CN104977448B - 具有高级触发能力的测试和测量仪器 - Google Patents

Abstract

本发明涉及具有高级触发能力的测试和测量仪器。一种测试和测量仪器，包括被配置成接收被测试信号的输入，被配置成接受来自用户的第一触发事件和第二触发事件的用户输入，被配置成对第一触发事件的发生进行触发并且生成第一触发信号的第一触发解码器，被配置成对发生在第一触发事件之后的第二触发事件的发生进行触发并且生成第二触发信号的第二触发解码器，以及被配置成响应于第一触发信号而获取被测试信号并且基于第二触发信号使第一触发信号生效还是无效而存储所获取的被测试信号的获取系统。

Description

具有高级触发能力的测试和测量仪器

技术领域

本公开一般地涉及经触发的测试和测量仪器的领域，并且更具体地涉及用于现代测试和测量仪器的高级触发系统。

背景技术

示波器是工程师用于获取和显示来自被测试电路的特定测试点的感兴趣波形的电子测试和测量仪器。最早的示波器没有触发能力，并且因而不能够产生感兴趣波形的稳定显示。触发电路被添加到早期的模拟示波器以通过总是响应于检测到触发事件而开始示波器屏幕上的波形的绘制来对显示提供稳定性。因此，触发事件的发生将会导致波形以稳定的方式显示在屏幕上的相同地方。

现代实时数字存储示波器（DSO）也采用触发系统来实现稳定显示，但是它们以实质上不同的方式进行操作。DSO连续地获取采样点并且将其存储在环形布置的获取存储器中。也就是说，当获取存储器中最后的存储器位置被填充时，存储器指针被重置到获取存储器的顶部，并且采样继续被获取和存储。在接收到触发事件之前收集的采样被称为预触发数据。触发事件的检测设置用于获取的“零”时间位置，并且随后所收集的采样被称为后触发数据。另一触发将不被接受，直到后触发数据的获取完成。

换言之，触发系统采用使得工程师能够捕获相对于时间上的特定事件的信号（对其进行触发）的技术。该技术通常被用于对高速数字电路进行故障排除（即调试）以标识导致那些电路的不适当操作的事件。所期望的触发事件可以是发生在时间上的单个点处的未预料到的模拟或数字操作的结果（异常）或作为逻辑序列的结果。

已经使得现代DSO能够对多种多样的事件进行触发。最常选择的触发是边沿触发，其针对正向或负向垂直转变的发生而检查被测试信号。此外，本领域中已知的高级触发的列表包括：毛刺（glitch）、矮波（runt）、脉冲宽度、电平、型式、状态、设立和保持违规、逻辑限定、超时、预定窗口、预定周期、时间限定转变、时间限定型式和串行数据触发。

序列触发在本领域中也是已知的并且在必须从两个不同事件来触发仪器时是有用的。在已知序列触发系统中，主（或A）触发事件选自可能的触发事件的菜单，并且延迟（或B）触发事件被占用（engaged）。在序列触发中A触发使示波器准备（arm）在接收到B触发时进行触发。

序列触发的形式在逻辑分析仪现有技术中也是已知的。然而，逻辑分析仪触发是基于时钟的、不连续的。也就是说，逻辑分析仪以其采样时钟对触发事件进行采样。在示波器中，触发事件以模拟形式应用于触发比较器；不牵涉时钟。在示波器中要求连续类型的触发以便示波器精确定位关于所接收的数据的时间上的触发点。而且，逻辑分析仪不响应于“模拟”触发（即要求与诸如上升时间、下降时间、窗口、矮波等之类的至少两个阈值的比较的那些触发）。最后，逻辑分析仪不采用除DC耦合之外的耦合模式。

不幸的是，甚至具有所有以上叙述的触发功能的DSO也不能对如在当今愈加复杂的电路中发现的某些复合事件进行触发。通过引用以其全部内容并入本文的美国专利No.7,191,079讨论了Pinpoint^TM触发的概念，其将序列触发的概念扩展至允许针对要在序列中识别的第一（或“A”）事件类型的多个选择、针对要在序列中识别的第二（或“B”）事件类型的多个选择以及包括第三（或“C”）事件和/或从A事件的超时以重置序列。然而，在所有这些情况中，单个A事件（不牵涉序列）或在A事件之后适当序列化的B事件成为触发事件（用于所捕获的波形的时间参考）。换言之，A触发使示波器准备在接收到B触发事件时进行触发。

所公开的技术解决现有技术的这些限制。

发明内容

根据所公开的技术的实施例的测试和测量仪器包括被配置成接收被测试信号的输入、被配置成接受来自用户的第一触发事件和第二触发事件的用户输入、被配置成对第一触发事件的发生进行触发并且生成第一触发信号的第一触发解码器、被配置成对发生在第一触发事件之后的第二触发事件的发生进行触发并且生成第二触发信号的第二触发解码器、以及被配置成响应于第一触发信号而获取被测试信号并且基于第二触发信号是否由第二触发解码器生成而存储所获取的被测试信号的获取系统。

所公开的技术的其他实施例包括一种用于触发被测试信号的获取的方法，包括接收被测试信号，接收第一触发事件和第二触发事件，对第一触发事件的发生进行触发并且生成第一触发信号，对发生在第一触发事件之后的第二触发事件的发生进行触发并且生成第二触发信号，以及响应于第一触发信号而获取被测试信号并且基于是否生成第二触发信号而存储所获取的被测试信号。

附图说明

图1是根据所公开的技术的实施例的测试和测量仪器的电路的框图。

图2是用于所公开的技术的实施例的触发电路的框图。

图3和4是根据所公开的技术的实施例的状态机示图。

图5-9是实现所公开的技术的测试和测量仪器的示例屏幕截图。

具体实施方式

在不一定按比例的附图中，所公开的系统和方法的相同或对应元素由相同的参考标记所标注。

图1示出了根据本发明的测试和测量仪器100的高级别框图。测试和测量仪器100包括用于从用户电路接收被测试信号（SUT）的输入102。尽管为了简单起见而被示为单个连接器，但是输入102实际上包括数目为n的输入通道（其中n为任何合理数目，但是通常为1、2、4或8）。n个信号线被应用于输入块104，该输入块104表示包括缓冲放大器、衰减电路等等以用于调节输入信号的测试和测量仪器100的“前端”。输入块104具有用于通过数目为t的线向多路复用器（Mux）阵列单元106提供信号的第一输入107，和用于向获取系统110提供经调节的输入信号的第二输出端子108，其中信号采样被重复地取得、被转换成数字形式并且被存储在获取系统110内的环形获取存储器中。Mux阵列106具有耦合到外部触发输入（Trigger-in）连接器104以用于接收外部应用的触发信号（如果有的话）的第二输入。Mux阵列106向触发比较器单元116的第一输入114应用数目为m的信号。

触发比较器单元116具有被耦合以从控制器（为了简单起见未示出）接收数目为p的阈值的第二输入118。触发比较器单元116可由用户编程以检测许多不同的触发条件，如以下将详细解释的那样。触发比较器单元116在检测到预定触发条件时生成输出信号，并且通过数目为r的线将输出信号耦合至触发机120的输入。作为响应，触发机120向获取系统110提供信号以将输入信号的特定部分与触发事件相关联。有利地，触发比较器单元116还包括可以由用户经由前面板控制或菜单选择所选择的各种耦合布置（即DC耦合、AC耦合、高频抑制等）。触发比较器单元116还包括一些斜率控制。

响应于触发事件的检测，获取电路110继续获取针对一些预定数目的采样的后触发数据，然后停止。在这点上，所获取的数据可以被移动至储存存储器122并且可以由波形变换系统124处理以用于在显示器126上的显示。

图2示出图1的触发机120的事件解码器部分200的简化图示。要注意的是，事件解码器200包括事件解码器和限定器A 202、事件解码器和限定器B 204、重置事件解码器206、以及超时计数器208。事件解码器和限定器A 202的输出信号被触发锁存器210锁存并且经由可编程延迟元件212应用到B触发锁存器214上的使能（EN）输入。事件解码器和限定器B204的输出信号被B触发锁存器214锁存。重要的是要注意，超时计数器208在A触发锁存器210产生“真”逻辑电平输出信号时开始计时。如果重置逻辑块218接收到来自重置事件解码器206的信号，或者如果重置逻辑块218接收到来自超时计数器208的时间结束（End-of-time）信号或者接收到B事件和重置事件解码器输出的更为复杂的组合，则该重置逻辑块218能够被编程以产生输出信号。在这些情况中的任一个中，来自重置逻辑块218的输出信号被应用于A触发锁存器210以对其进行重置，并且从而防止事件解码器和限定器B 204及其相关联的B触发锁存器214寻找其触发事件。应当理解的是，重置逻辑块218还可以被编程为不重置A触发锁存器210。而且，时间结束信号自身可以被用作触发事件。

要注意的是，事件解码器和限定器A 202、事件解码器和限定器B 204和重置事件解码器206中的每一个包括由控制器（未示出）响应于经由前面板控制或菜单的用户选择所控制的源和斜率控制输入。

在一个实施例中，事件0到事件3是由将来自通道1-4的输入信号与第一组中的四个触发电平的预定集合进行比较所引起的。事件4到事件7是由将来自通道1-4的输入信号与第二组中的四个触发电平的预定集合进行比较所引起的。其他触发源（统称为“辅助源”）在图2中被示出并且包括三个视频信号触发（COMP SYNC、VERT SYNC和FIELD SYNC）。又一辅助触发源为FEDGE（即快速边沿，来自外部触发源的校准信号）。另一辅助触发源为OPT（选项）。再一辅助触发源为AUX（外部触发输入端子）。最后，两个词语识别器（WORD A和WORD B）的输出可以用于触发示波器。

事件解码器部分200还包括B事件限定器/去限定器220、计时器222、多路复用器224和后触发计数器226。取决于测试和测量仪器的触发功能性的所选模式，B事件可以限定或去限定导致被测试信号的获取的A事件。

计时器222在A事件之后在指定时间段内开始计时，该指定时间段可以通过本文所讨论的用户接口来设置。来自B触发锁存器214的输出可以被用于在正常A-B序列触发期间启动后触发计数器，或者其可以被用作到B事件限定器/去限定器220中的输入。来自B触发锁存器214的输出和来自计时器222的输入可以被限定器/去限定器220用于使A触发生效或无效。限定器/去限定器220可以更改由触发机120发送到图1中的获取系统110的信息以废除由事件A触发的获取。

如以下更加详细地讨论的，基于A事件的获取将基于计时器222输出限定时段结束（end-of-qualification-period）信号之前B事件的存在或不存在而被保持或废除。尽管未示出，但是触发电路220还可以具有带有C触发锁存器的C事件解码器和限定器。C事件被发送到限定器/去限定器220并且可以充当限定时段结束信号，其类似于计时器222输出。也就是说，从A事件开始的获取将基于在来自C事件或计时器222的限定时段结束信号之前B事件的存在或不存在而被接受或拒绝。

本发明的装置可以按照状态机来描述，如图3中所示的。状态机在左上部进入并且等待A事件发生。如果选择仅A并且A事件发生，则状态机前进至等待后触发时间状态，并且此后退出。如果选择对第N个事件进行触发（Trig on Nth Event）并且A事件发生，则状态机前进至计数B事件状态并且停留在那里直到已经发生预定数目的B事件，或者直到已经发生重置。当实现所要求的数目的B事件时，状态机前进至等待后触发时间状态，并且此后退出。如果发生重置，则状态机返回到等待A事件状态。如果选择时间之后触发（Trig AfterTime）并且A事件发生，则状态机前进至等待超时状态达所要求的时段（或直到接收到重置）。如果所要求的时段已经过去，则状态机前进至等待B事件状态。如果发生重置，则状态机返回到等待A事件状态。状态机将停留在等待B事件状态直到B事件发生或者直到接收到重置。如果B事件发生，则状态机前进至等待后触发时间状态，并且此后退出。如果发生重置，则状态机返回到等待A事件状态。

依照所公开的技术的高级触发的示例如下。如果B生效/接受A（B Validates/Accepts A）模式被选择并且A事件发生，则状态机前进至X，其在图4中被示出。状态机前进至等待后触发时间状态，并且还在等待来自计时器222的限定时段结束信号（超时）的同时留意B事件。后触发计时器将运行至完成并且结束获取。并行地，状态机将留意B事件直至计时器222期满。基于经由菜单选择的用户配置和限定时段内的（一个或多个）B事件的发生或缺乏，状态机将直接退出到Y，让该获取生效，或者它将更改发送到获取系统的触发信息以使该获取无效并且废除该获取。如果（一个或多个）B事件的存在或不存在使A事件生效，则来自A事件的获取被传送至储存装置122并且可以通过波形变换系统124被处理并且在显示器126上被显示。如果（一个或多个）B事件的存在或不存在使A事件无效，则来自A事件的获取被废除。在任一情况中然后可以开始新的获取循环。

换言之，在所公开的技术中，触发序列可以被设立成具有通过B事件生效的A事件或者通过B事件无效的A事件。也就是说，如果A事件通过B事件生效，则获取仅在如果B事件发生在A事件之后且在来自计时器或C事件解码器的限定时段结束之前的情况下保持生效。如果A事件通过B事件无效，则获取仅在如果B事件未发生在A事件之后且在来自计时器或C事件解码器的限定时段结束之前的情况下保持生效。如果获取未被无效，则在A事件触发之后开始的被测试信号的获取被传送至储存装置122。

如本文所讨论的使A触发事件生效或无效的硬件解决方案提供了开始搜索下一A事件的快得多的重准备时间，而无需使用附加的数字化装置资源或获取存储器，如基于软件的后处理技术所要求的那样。在典型的使用情形中，这些硬件优点可以表现出相对于软件后处理的二至三个数量级的改进。

本文所描述的高级触发获取模式可以通过使用现有Pinpoint^TM触发硬件来实现；即，现场可编程门阵列（FPGA）和高速触发逻辑芯片。高速触发逻辑芯片被编程为其用于以上讨论的“A然后B”序列模式，除了现在将A触发用于停止获取系统110并且标记低速触发逻辑芯片（FPGA的区段）以读取A时间内插器。FPGA内的新的超时计数器（计时器222）开始并且等待重置时间段并且轮询高速触发逻辑芯片B时间内插器以确定B事件在A事件之后且在重置事件之前已经发生还是尚未发生。如果B事件的存在或不存在（取决于触发模式）已经使A事件生效，则FPGA向获取系统110传递A时间内插器数据以完成获取循环。高速触发逻辑芯片和低速触发逻辑芯片可以是专用集成电路并且结合其他触发事件生成芯片进行工作。

然而，如果A事件已经被无效，FPGA发信号通知获取系统110以拒绝该获取并且开始新的一个。

以上公开的且在美国专利No.7,191,079中讨论的硬件允许本文所讨论的高级触发系统的进一步增强。例如，通过经由串行触发通道向FPGA传递触发比较器输出并且对FPGA进行编程，各种C事件可以被识别为重置条件，而不是计时器或者除计时器之外。可替换地，A事件的第二次发生可以同时重置序列和开始另一序列。

本文所讨论的高级触发功能性可以与任何测试和测量的获取模式一起使用。然而，以上讨论的高级触发特别良好地适合于在由Tektronix制造的示波器中提供的FastAcq模式。在FastAcq模式中，获取速率是头等重要的。FastAcq模式使得能够实现许多所捕获的记录的快速叠加，例如高达每秒400000次获取。这种叠加可以直接被用于型式的视觉标识，或者数据可以在大量获取之后被进一步后处理以确定波形参数，例如在时间上的每个点处波形的平均和/或标准偏差。

图5描绘了被测试信号的屏幕截图，其中在通道1上捕获的有用信息在时间上通过通道3上的参考信号来定位。通道4上的限定信号可以发生得晚得多以指示通道1数据是否生效。通道3上的简单边沿触发引起通道1上的无效和生效数据的叠加。目标是能够触发示波器（scope）来仅获取用户已经指定为感兴趣数据的内容。

图6描绘了高级触发模式的屏幕截图，其示出在A时间之后5μs时在通道4上通过限定B事件生效的通道3上的A事件的选择。在该实例中，限定时段超时被设置为6μs。图7描绘了针对短时基设置的通过B事件生效的A事件的选择的示例屏幕截图，其中限定B事件发生在获取已经结束之后。在图6和7中，A事件是通道3上的正边沿并且B事件是测试和测量仪器的通道4上的正边沿。在将限定周期超时值设置成6μs的情况下，通道1数据不再示出其中数据在6ns内保持为低的型式，因为在那些实例中通道4上的生效脉冲不发生在限定时段超时之前。尽管为了解释的清楚起见而在图6和7中示出通道3和4，但是通道不需要被获取或显示以用于高级触发序列的适当操作。如果通道未被显示，更加数字化的资源可用于捕获附加数据通道和/或其他潜在的感兴趣信号。

当模式被设置成通过B事件生效的A事件时，仅显示在超时时段内后面是B事件的A事件，如图6和7中所示。描绘了较短时基的图7示出了在限定时段内伴随有后续B事件的多个数据型式呈现，即便使获取生效的B事件远在所获取的数据记录的结尾之后发生。也就是说，B事件必须发生在接收到限定时段结束信号之前，但不必发生在所期望的获取记录中。

图8和9图示了第二种情况，其中将高级触发功能性设置成通过B事件无效的A事件，如以上讨论的那样。图8描绘了长时基设置，而图9描绘了短时基设置。在该模式中，仅显示在限定时段内后面是B事件的A事件。图9图示了在通道3 A事件实例之后以6ns低脉冲呈现的仅一个数据型式，所述通道3 A事件实例在限定时段内未伴随有后续B事件。

图6-9可以表示例如来自被测试设备的通道1上的一系列输出测试矢量。通道3可以表示当前被调查的测试的关键部分处的时序参考并且通道4可以表示在测试的每一个重复的结尾处发生（如果真的发生的话）的测试失败指示。如果情况是这样，图6和7表示多个失败矢量的叠加，而图8和9仅表示通过的矢量。

优选地，测试和测量仪器是示波器。然而，测试和测量仪器可以是任何模拟监视实时仪器。

已经在所公开技术的优选实施例中描述和图示了所公开技术的原理，应当显而易见的是，所公开技术可以在布置和细节方面被修改而不脱离这样的原理。我们要求保护来自随附权利要求的精神和范围内的所有修改和变型。

Claims (15)

1.一种测试和测量仪器，包括：

输入，其被配置成接收被测试信号；

用户输入，其被配置成接受来自用户的第一触发事件和第二触发事件以及进一步被配置成接受来自用户的事件生效模式；

第一触发解码器，其被配置成对所述第一触发事件的发生进行触发并且生成第一触发信号；

第二触发解码器，其被配置成对发生在所述第一触发事件之后的第二触发事件的发生进行触发并且生成第二触发信号；以及

获取系统，其被配置成响应于所述第一触发信号而获取所述被测试信号并且被配置成基于所述事件生效模式以及所述第二触发信号是否由所述第二触发解码器生成而存储所获取的被测试信号。

2.根据权利要求1的测试和测量仪器，还包括计时器，其被配置成在所述第一触发信号被生成时开始对指定时间段进行计时并且在所述指定时间段结束时生成时间结束信号，

其中用户接口被配置成接受来自用户的所述指定时间段。

3.根据权利要求2的测试和测量仪器，其中所述获取系统被配置成在所述获取系统在所述时间结束信号之前接收到所述第二触发信号时存储所述被测试信号。

4.根据权利要求2的测试和测量仪器，其中所述获取系统被配置成在所述获取系统未在所述时间结束信号之前接收到所述第二触发信号时存储所述被测试信号。

5.根据权利要求2的测试和测量仪器，还包括重置电路，其被配置成在所述时间结束信号被生成时重置所述第一触发解码器。

6.根据权利要求2的测试和测量仪器，还包括重置电路，其被配置成如果所述第二触发信号被生成则重置所述第一触发解码器。

7.根据权利要求1的测试和测量仪器，其中所述用户输入还接受第三触发事件，并且所述测试和测量仪器还包括第三触发解码器，其被配置成对第三触发事件的发生进行触发并且生成第三触发信号，

其中所述获取系统还被配置成基于所述第二触发信号是否在生成所述第三触发信号之前被生成而存储所获取的被测试信号。

8.根据权利要求1的测试和测量仪器，其中所述第一和第二触发解码器是硬件组件。

9.根据权利要求2的测试和测量仪器，其中所述第一和第二触发解码器和所述计时器是硬件组件。

10.根据权利要求7的测试和测量仪器，其中所述第一、第二和第三触发解码器是硬件组件。

11.一种用于触发测试和测量仪器中的被测试信号的获取的方法，所述方法包括：

接收被测试信号；

接收第一触发事件和第二触发事件以及事件生效模式；

对所述第一触发事件的发生进行触发并且生成第一触发信号；

对发生在所述第一触发事件之后的第二触发事件的发生进行触发并且生成第二触发信号；以及

响应于所述第一触发信号而获取所述被测试信号并且基于所述事件生效模式以及是否生成所述第二触发信号而存储所获取的被测试信号。

12.根据权利要求11的方法，还包括根据所述第一触发信号何时被生成而对指定时间段进行计时并且在所述指定时间段结束时生成时间结束信号。

13.根据权利要求12的方法，其中存储所获取的被测试信号还包括在所述获取系统在所述时间结束信号之前接收到所述第二触发信号时存储所述被测试信号。

14.根据权利要求12的方法，其中存储所获取的被测试信号还包括在所述获取系统未在所述时间结束信号之前接收到所述第二触发信号时存储所述被测试信号。

15.根据权利要求11的方法，还包括：

接收第三触发事件；以及

对所述第三触发事件的发生进行触发并且生成第三触发信号，

其中基于所述第二触发信号是否在生成所述第三触发信号之前被生成而存储所获取的被测试信号。

Images