JP7237477B2 - 試験測定システム及びそのための方法 - Google Patents

Description

本発明は、試験測定システムのためのシステムと方法に関し、特に、試験測定システムにトリガをかけることと、そのための方法に関する。

オシロスコープのような試験測定装置は、あるイベントが生じたときに、波形その他のデータの一部分を捕捉でき、これは、トリガをかけると呼ばれる。トリガをかけるには、試験測定装置は、イベントについて直ぐにトリガをかけられる状態になっていなければならない（トリガ・イネーブル状態又はアーミング状態）。この操作は、試験測定装置を（トリガ）アーミングする（arming：すぐ使えるようにする、作動可能にする）と呼ばれる。トリガ・イベントは、被試験デバイス（ＤＵＴ）からの被試験信号（ＳＵＴ：signal-under-test）に生じたイベントかもしれないし、又は、別の信号に生じたイベントかもしれない。最新鋭オシロスコープのアーミング機構としては、典型的には、ユーザ・インタフェース（ＵＩ）操作装置を手動で選択すること、物理的なボタンを押すこと、又は、制御コンピュータからプログラマブル・インタフェース（ＰＩ）コマンドを送信することがある。オシロスコープがトリガ・イネーブル状態になれば、オシロスコープの種々のトリガ方法によって、被試験信号を表すデジタル化波形を捕捉できる。トリガ方法は、シンプル（エッジ、グリッチ、パルス幅など）であっても良いし、又は、例えば、エッジがあって、その後のある時間の後にパルス幅又はある個数のＢイベントが続くといった複合的なＡからＢ（A-to-B）シーケンス・トリガなどであっても良い。リセット・イベント又はロジック条件イベントのような追加のトリガ条件を適用しても良い。しかし、これらトリガ方法は、オシロスコープがトリガ・イネーブル状態になった後にだけ、波形を捕捉する。

特開２０１５－２０３７０１号公報 特開２０１７－２０１２９５号公報

トランジスタ技術ＳＰＥＣＩＡＬ編集部編、「ディジタル・オシロスコープ活用ノート」、「第５章 表示波形を安定させるトリガのテクニック」、第８５～１０４頁、トランジスタ技術ＳＰＥＣＩＡＬ ｆｏｒ フレッシャーズ Ｎｏ．９９、ＣＱ出版株式会社、２００７年７月１日発行 「トリガ入門（第３版）」、テクトロニクス、２０１０年６月発行、［online］、［２０１８年６月１９日検索］、インターネット<http://jp.tek.com/>

オシロスコープを手作業でトリガ・イネーブル又はアーミング状態に設定するのは、手動での入力が被試験信号中に生じているリアルタイムのイベントと無関係なことから、効果的でないことがあり、捕捉される波形の選択が大雑把になることがある。ＰＩコマンドによってオシロスコープをトリガ・イネーブル又はアーミング状態に設定するのも、同じ理由のために、又は、コンピュータからオシロスコープへの通信チャンネルが重要なリアルタイムの信号イベントを選択的に捕捉するには遅すぎるために、効果的でないことがある。更に、複合的な（complex：複雑な）トリガ方法だけでは、重要なイベントを捕捉するには、選択性が十分でないことがある。

本開示は、従来技術のこれら及び他の欠点を解決しようとするものである。

以下では、本願で開示される技術の説明に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

実施例１は、試験測定システムであって、少なくとも１つは被試験デバイスである１つ以上のデバイスから１つ以上の信号を受ける１つ以上のポートと、上記１つ以上の信号内に、該１つ以上の信号のリアルタイム・イベントであるトリガ・イネーブル・イベントが生じたときにトリガ・イネーブル信号を出力するよう構成されるトリガ・イネーブル・ロジック回路と、上記トリガ・イネーブル信号を受けた場合に上記１つ以上の信号の１つにトリガ・イベントが生じた後で複数のトリガ信号の夫々を生成するよう構成される１つ以上のトリガ・ロジック回路と、複数の上記トリガ信号の夫々に応じてデータを捕捉してメモリ中に記憶するよう構成されるアクイジション回路とを有している。なお、試験測定システムは、１つ以上のオシロスコープを含んでいても良い。

実施例２は、実施例１の試験測定システムであって、このとき、上記１つ以上のポートには、上記被試験デバイスからの第１信号を受ける第１ポートと、上記被試験デバイスからの第２信号を受ける第２ポートと、上記被試験デバイスからの第３信号を受ける第３ポートとがあり、上記トリガ・イネーブル・ロジック回路は、上記第１信号内にトリガ・イネーブル・イベントが生じた場合に上記トリガ・イネーブル信号を生成するよう更に構成され、上記１つ以上のトリガ・ロジック回路は、その１つ以上のトリガ・コンパレータが上記第２信号内にトリガ・イベントが生じたと判定した場合に複数のトリガ信号を夫々生成するよう更に構成され、アクイジション回路は、上記トリガ信号の夫々に応じて、上記第３信号の一部分を捕捉してメモリに記憶するよう更に構成されている。

実施例３は、実施例１の試験測定システムであって、このとき、メモリ中に記憶されるデータには、上記１つ以上の信号の一部分、タイムスタンプ、エラー・レート又は周波数が含まれる。

実施例４は、実施例１の試験測定システムであって、上記１つ以上の信号内に新たなトリガ・イネーブル・イベントが生じるまで上記トリガ・イネーブル信号が出力されないように、上記トリガ・イネーブル・ロジック回路のリセット条件に応じて上記トリガ・イネーブル・ロジック回路をリセットするリセット信号を出力するリセット回路を更に有している。

実施例５は、実施例４の試験測定システムであって、このとき、上記リセット条件には、タイマからタイマ信号を受ける処理か、又は、上記１つ以上の信号の１つにおけるリセット・イベントを検出する処理がある。

実施例６は、実施例１の試験測定システムであって、このとき、上記トリガ・イベントとしては、第２イベントが後に続く第１イベントがある。

実施例７ は、実施例１の試験測定システムであって、このとき、上記トリガ・イネーブル・イベントとしては、エッジ検出のイベント、所与の幅よりも大きいか又は小さいパルスのイベント、信号の所与の周波数のイベントの検出、又は、パルス・イベントの特定振幅の検出がある。

実施例８としては、試験測定システム中の複数のトリガ・イベントに応じて、１つ以上の信号の複数の部分を取り込む方法があり、被試験デバイスから１つ以上の信号を受ける処理と、上記１つ以上の信号のリアルタイム・イベントを含むトリガ・イネーブル・イベントが上記１つ以上の信号の１つにおいて検出された場合にトリガ・イネーブル信号を生成する処理と、初期化信号が生成された後に上記１つ以上の信号の１つにおいてトリガ・イベントが検出される度に複数のトリガ信号を生成する処理と、上記トリガ信号の夫々についてデータを取り込む処理と、上記データをメモリに記憶する処理とを有している。

実施例９は、実施例８の方法であって、このとき、上記トリガ・イネーブル信号は、第１信号内に上記トリガ・イネーブル・イベントが検出された場合に生成され、上記トリガ信号は、第２信号内に上記トリガ・イベントが検出された場合に生成され、取り込まれる部分は、第３信号の一部分である。

実施例１０は、実施例８の方法であって、このとき、リセット条件が生じた場合に、上記トリガ・イネーブル信号をリセットする処理を更に有している。

実施例１１は、実施例８の方法であって、このとき、上記データには、上記１つ以上の信号の一部分、タイムスタンプ、エラー・レート又は周波数が含まれる。

実施例１２は、実施例１０の方法であって、このとき、上記リセット条件には、タイマからタイマ信号を受ける処理か、又は、上記１つ以上の信号の１つにおけるリセット・イベントを検出する処理がある。

実施例１３は、実施例８の方法であって、このとき、上記トリガ・イベントとしては、第２イベントが後に続く第１イベントがある。

実施例１４は、実施例１３の方法であって、このとき、上記第１イベント及び上記第２イベントは、異なる信号内に検出される。

実施例１５は、実施例８の方法であって、このとき、上記トリガ・イネーブル・イベントとしては、エッジ検出のイベント、所与の幅よりも大きいか又は小さいパルスのイベント、信号の所与の周波数のイベントの検出、又は、パルス・イベントの特定振幅の検出がある。

実施例１６は、コンピュータ・プログラムであって、試験測定システムのプロセッサで実行されたときに、上記試験測定システムに、被試験デバイスから１つ以上の信号を受けさせ、トリガ・イネーブル・イベントが上記１つ以上の信号の１つにおいて検出された場合にトリガ・イネーブル信号を生成させ、上記トリガ・イネーブル信号が生成された後に上記１つ以上の信号の１つにおいてトリガ・イベントが検出される度に複数のトリガ信号を生成させ、上記トリガ信号の夫々についてデータを取り込ませ、上記データをメモリに記憶させる。

実施例１７は、実施例１６のコンピュータ・プログラムであって、このとき、上記トリガ・イネーブル信号は、第１信号内に上記トリガ・イネーブル・イベントが検出された場合に生成され、上記トリガ信号は、第２信号内に上記トリガ・イベントが検出された場合に生成され、取り込まれる部分は、第３信号の一部分である。

実施例１８は、実施例１６のコンピュータ・プログラムであって、上記試験測定システムのプロセッサで実行されたときに、上記試験測定システムに、リセット条件が生じた場合に、上記トリガ・イネーブル信号をリセットさせる命令が更にそこに蓄積されている。

実施例１９は、実施例１６のコンピュータ・プログラムであって、このとき、上記データには、上記１つ以上の信号の一部分、タイムスタンプ、エラー・レート又は周波数が含まれる。

実施例２０は、実施例１６のコンピュータ・プログラムであって、このとき、上記トリガ・イネーブル・イベントとしては、エッジ検出のイベント、所与の幅よりも大きいか又は小さいパルスのイベント、信号の所与の周波数のイベントの検出、又は、パルス・イベントの特定振幅の検出がある。

本開示の実施形態の態様、特徴及び効果は、添付の図面を参照し、以下の実施形態の説明を読むことで明らかとなろう。

図１は、本開示のいくつかの実施形態による例示的なオシロスコープのブロック図である。 図２は、本開示の別の実施形態による別の例示的なオシロスコープのブロック図である。 図３は、本開示の別の実施形態による別の例示的なオシロスコープのブロック図である。 図４は、本開示のいくつかの実施形態による図１～３のいずれかの例示的なトリガ・ハードウェアのブロック図である。 図５は、本開示のいくつかの実施形態による図４のトリガ・ハードウェアのタイミング関係図の例である。 図６は、本開示のいくつかの実施形態による図４のトリガ・ハードウェアのタイミング関係図の別の例である。 図７は、本開示のいくつかの実施形態による図４のトリガ・ハードウェアのタイミング関係図の別の例である。 図８は、本発明の実施形態によるオシロスコープのスクリーンショットである。

大まかに言えば、本開示の実施形態によれば、ユーザは、受けた信号のリアルタイムのイベントであるトリガ・イネーブル・イベント（又は、後述のアーミング・イベント）を定義又は選択できる。装置が、受けた信号のトリガ・イネーブル・イベントを検出すると、装置は、利用できるトリガ・モード（非特許文献２参照）を利用して、トリガ・システムが直ぐにトリガをかけられることを可能に（イネーブル）する。これは、本願では、オシロスコープをアーミングするアーミング・イベント、トリガをかける前のホールドオフ（先送り）イベント、又は、トリガを初期化する初期化イベントとも呼ぶ。Ａ-to-Ｂシーケンス・トリガの場合では、トリガ・イネーブル・イベントは、完全なＡ-to-Ｂシーケンス・トリガ（リセット・イベントが伴う場合もあれば、伴わない場合もある）が続く「プリＡイベント」と考えられるか又は扱われるとしても良い。このアプローチは、完全なＡ-to-Ｂシーケンス・トリガ機能を維持するが、信号上のリアルタイムのイベントに基づいて、こうした機能をイネーブルすることも可能にする。即ち、トリガ・イネーブル状態は、ＳＵＴの１つ以上のトリガ・アクイジションに渡って持続する。ソフトウェア、別の信号又はタイムアウト・イベントで、このトリガ・イネーブル状態をリセットできる。

ある実施形態では、オシロスコープにおいて「Ａでアーミング、Ｂでトリガ（Arm-on-A, Trigger-on-B）」の方法を実現する。この方法は、Ａイベントが生じたときにオシロスコープをアーミングし、次いで、１つ以上のＢイベントが生じたときにオシロスコープにトリガをかける。いくつかの実施形態では、この方法をハードウェアで実現し、アーミング・イベントとトリガ・イベントの検出の間の待ち時間を最小化する。信号中のリアルタイムのＡイベントの検出でオシロスコープをアーミングすることによって、Ｂイベントが、数ナノ秒の遅れでオシロスコープにトリガをかけて波形を捕捉でき、波形捕捉（キャプチャ）の選択性を大幅に改善できる。

１つ以上のＢイベントにトリガをかけるようオシロスコープをアーミングするのに必要なのは、１つのＡイベントだけである。これは、オシロスコープにトリガをかけるために、各Ｂイベントの前にＡイベントが生じることを必要とした従来の全てのＡ-to-Ｂシーケンス・トリガ方法とは、大きく異なっている。オシロスコープのトリガをアーミングする、このアーミングＡイベントは、シンプルなエッジ・イベント、所与の幅（時間）より大きい又は小さいパルス、所与の周波数の信号の検出、などであっても良い。Ｂイベントは、任意のピンポイント・トリガ形式（エッジ、グリッチ、幅、タイムアウト、周期／周波数など）であっても良く、視覚的なトリガのような追加の後処理トリガ条件を伴っても、伴わなくても良い。

図１は、本開示の実施形態によるオシロスコープ１００のブロック図である。当業者には理解されるように、オシロスコープ１００には、図示しない追加のコンポーネントがあっても良い。オシロスコープ１００には、１つ以上のデバイスから１つ以上のアナログ信号を受けるアナログ・フロント・エンド１０２があり、これらデバイスの少なくとも１つは、被試験デバイスである。アナログ信号はトラック及びホールド回路１０４で受けるが、これは、１つ以上のアナログ信号を追跡（トラック）し、サンプル・クロックに応じてアナログ信号のサンプルを保持（ホールド）する。トラック及びホールド回路１０４の保持されたサンプルは、アナログ・デジタル・コンバータ（ＡＤＣ）１０６へ送られるのに加えて、トリガ・ハードウェア１０８へと送られる。デジタル化されたサンプルは、ＡＤＣ１０６からアクイジション回路１１０へと送られる。

トリガ・ハードウェア１０８には、コンパレータ１１２とロジック回路１１４がある。コンパレータ１１２は、１つ以上の信号における所定イベントの検出に応じて信号を出力し、これらは、ロジック回路１１４へ送られる。コンパレータ１１２で定める所定イベントは、単一のアナログ信号についてのイベントであっても良いし、又は、複数のアナログ信号を組み合わせたものについての所定イベントを含んでいても良い。所定イベントは、ユーザによって選択されたか又は定義されたトリガである。コンパレータ１１２は、受けた複数の信号の夫々を複数の所定イベントと比較する。もしイベントが検出されたら、イベント信号がロジック回路１１４へ送られる。

ロジック回路１１４には、図示していない種々のコンポーネントがあるが、特に言えば、トリガ・イネーブル・ロジック回路１１６及びトリガ・ロジック回路１１８を含んでいる。トリガ・イネーブル・ロジック回路１１６には、コンパレータ１１２からの信号に基づいて、１つ以上のアナログ信号の中の１つにトリガ・イネーブル・イベントが生じているか否かを判定するコンポーネントがあっても良い。もしトリガ・イネーブル・イベントが生じているなら、トリガ・ロジック回路１１８がイネーブルされ、そして、１つ以上のトリガ・イベントの検出に応じて、トリガ・ロジック回路１１８がアクイジション回路１１０へトリガ信号を送る。アクイジション回路１１０は、トリガ・ロジック回路１１８から受けたトリガ信号に応じて、デジタル化された波形を表すことができる複数のサンプルのシーケンスを取込み、更なる処理や表示のために、取り込まれた部分をアクイジション・メモリ１２０に蓄積する。いくつかの実施形態では、アクイジション回路１１０が、１つ以上のトリガ・イベントの中の１つの部分の代わりに、又は、これに加えて、他のデータを取り込む。例えば、このデータとしては、タイムスタンプ、エラー・レート、周波数その他の派生したデータが含まれていても良い。

図２及び３は、本開示の他の実施形態によるオシロスコープ２００及び３００のブロック図を提示している。図２及び３は、図１と類似しており、ここでは、同様のコンポーネントについては、更なる説明はしない。図１に示すように、コンパレータ１１２でアナログ信号を受けるのではなく、コンパレータ１１２は、図２に示すように、ＡＤＣ１０６からトラック及びホールのサンプルのデジタル信号を受けても良い。コンパレータ１１２は、次いで、複数のデジタル信号を所定イベントに対して比較し、もしこれら信号のいずれかが所定イベントに関する条件に合致したら、ロジック回路１１４へ信号を送る。

図３では、オシロスコープ３００には、アナログ・フロント・エンド１０２ではなくて、デジタル・フロント・エンド３０２があり、デジタル・フロント・エンド３０２の出力は、直接、コンパレータ１１２へと送られて、受けた複数のデジタル信号のいずれかに所定のイベントが生じているか否かを決める。即ち、トリガ・ハードウェア１０８は、トリガをイネーブルし、そして、アナログ及びデジタル信号の両方についてトリガをかけるのに利用できる。

図４は、図１～３のロジック回路１１４の例示的なブロック図を示す。イベント４００が生じているとコンパレータ１１４が判定した場合、イベント４００は、トリガ・イベント・デコーダ４０２、トリガ・イネーブル・イベント・デコーダ４０４及びリセット・イベント・デコーダ４０６へ送られる。デコーダ４０２、４０４及び４０６の夫々は、そのイベントが、トリガ・イベント、トリガ・イネーブル・イベント又はリセット・イベントのどれかの条件を夫々満たしたか否かを判定する。

トリガ・イネーブル・イベント・デコーダ４０４によってトリガ・イネーブル・イベントが検出された場合、トリガ・イネーブル・ラッチ４０８が、トリガ・ラッチ４１０へトリガ・イネーブル信号を出力する。トリガ・イネーブル・イベントとしては、エッジ検出のイベント、所与の幅よりも大きいか又は小さいパルスのイベント、信号の所与の周波数のイベントの検出、パルス・イベントの特定振幅の検出、などがあっても良い。トリガ・イネーブル信号は、あるイベントがトリガ・イベントとしての条件を満たしたとトリガ・イベント・デコーダ４０２が判定したときに、トリガ・ラッチ４１０がラッチするのを可能に（イネーブル）する。トリガ・ラッチ４１０からの出力信号は、アクイジション回路１１０へ送られ、アクイジション回路１１０は、ＡＤＣ１０６からの１つ以上のデジタル・サンプルに関係するデータ（１つ以上のデジタル・サンプルの一部分、タイムスタンプ、エラー・レート、周波数その他の派生データなど）を取り込む。もしトリガ・イベント・デコーダ４０２が、あるイベントがトリガとしての条件を満たすと判定したとしても、トリガ・ラッチ４１０でトリガ・イネーブル信号を受けていないのなら、そのトリガ・イベントは破棄され、信号はアクイジション回路１１０へは送られない。

もしリセット・イベント・デコーダ４０６によってリセット・イベントが特定されると、リセット・ロジック回路４１４中のリセット・ロジック４１２によって、トリガ・イネーブル・ラッチ４０８がリセットされても良い。更に、リセット・ロジック４１２は、タイマ４１６に基づいて、トリガ・イネーブル・ラッチ４０８をリセットしても良い。しかし、トリガ・ラッチ４１０にトリガ・イネーブル信号が存在している限り、トリガ・イベント・デコーダ４０２がトリガ・イベントをデコードする度に、トリガ・ラッチ４１０は、アクイジション回路１１０へ信号を引き続き送る。即ち、トリガ・イネーブル・イベントが一旦検出されたら、リセット・ロジック４１２でリセットされるように指示されるまで、トリガ・イネーブル・ラッチ４０８はラッチされたままになる。これによって、オシロスコープは、連続的に動作するものの、トリガ・イネーブル信号を受けた場合にだけ、トリガをかける処理を開始する。

図４は、単一のトリガ・ロジック回路１１８を示しているが、単一のトリガ・ロジック回路１１８は、様々な拡張トリガ機能を実現する種々の他の複数のコンポーネントを含んでいても良い。当業者には理解できるように、トリガ・ロジック回路１１８は、シンプルな又は高度な複数のトリガ機能に基づいてトリガをかけることができても良く、単一のトリガ・イベントには限定されず、複数イベントの組み合わせを含んでいても良い。例えば、トリガ・イベントとしては、Ａイベントに続いてＢイベントが生じたときにトリガ信号がアクイジション回路１１０へ送られるようなＡ-to-Ｂイベント・シーケンス・トリガがあっても良い。トリガ・イベント用の種々のトリガの例としては、エッジ、グリッチ、ラント、パルス幅、レベル、パターン、ステート（状態）、セットアップ・ホールド違反、ロジック条件（logic-qualified）、タイムアウト、所定ウィンドウ、所定期間、トランジション時間条件、パターン時間条件やシリアル・データ・トリガがあり、これらに、視覚的なトリガのような後処理による追加のトリガ条件の有無があっても良い。いくつかの実施形態では、複数のトリガ・ロジック回路１１８があっても良い。即ち、トリガ・イネーブル信号が存在する場合において、「Ａ」イベントが生じて、これに「Ｂ」イベントが続いた度に、オシロスコープが信号を取り込んでも良い。

図１～４に関して上述したトリガ・ハードウェア１０８は、単一の独立した（スタンド・アローン）のオシロスコープに組み込んでも良いのに加えて、複数オシロスコープのスタック（Stack：積み重ねたもの）に組み込んでも良い。例えば、４台のオシロスコープのスタックでは、４台のオシロスコープの夫々の２００ギガ・サンプル毎秒の波形のチャンネルの信号を取り込むときに、このスタックのマスター・オシロスコープのそれ以外のチャンネルに入力される別の信号についてトリガをかける。このトリガは、マスター・オシロスコープのもう１つ別のチャンネルの信号におけるトリガ・イネーブル・イベントによってイネーブルにされても良い。更に、トリガ・イネーブル信号がトリガ機能をイネーブルにするので、トリガ・ハードウェア１０８は、種々のアクイジション（取込み）モードで利用されても良い。従って、これは、単一ステップ・モード、連続実行（run：ラン）モード、高速アクイジション・モードで利用されても良く、これは、システムのデバッグから自動試験に渡る多種多様な試験測定状況において、選択的な波形の捕捉を改善できる。

図８は、ある応用例について有用な本発明の実施形態を示す。この例では、ＦＰＧＡ（field programmable gate array）の設計者が、ステート・マシーンが所与のステートにあるときにだけ、連続的に出てくる信号にトリガをかけて捕捉する必要がある。単純な立ち上がりエッジ信号が、ＦＰＧＡから試験ポイントへと送られて、そのステートに入るときにトリガをイネーブルし、そのステートから抜けたときにトリガをディセーブル（disable）する。そして、ステート・マシーンが、トリガ・イネーブル・ロジック回路１１６で特定される所望のステートにあるときだけ、アクイジション回路１１０によって波形を捕捉するように、連続的に出てくる信号は、複数のトリガ・イベントをリアルタイム・オシロスコープに供給する。図８は、本発明の実施形態によるオシロスコープのスクリーンショットであり、チャンネル１（Ｃｈ１又はＣ１）の立ち上がりエッジでアーミングするＡイベント（トリガしきい値レベル：－３１４.０ｍＶ）とチャンネル３（Ｃｈ３又はＣ３）の立ち上がりエッジ・トリガのＢイベント（トリガしきい値レベル：０.０Ｖ）の波形キャプチャと共に、「Ａでアーミング、Ｂでトリガ（Arm-on-A, Trigger-on-B）」のＵＩ選択ボタン８１０を示している。

図５は、トリガ・イネーブル処理の別の例を示す。図５は、パルス幅変調されるモータ・システムから受けた複数の信号を示す。このパルス幅変調モータ・システムには、オシロスコープで観測が必要となる種々の信号があるが、パルス幅変調が、所与の周波数レンジ内にあるときだけである。この例では、オシロスコープは、チャンネル１でトリガ・イネーブル・イベントを検出するのに利用するパルス幅変調信号（第１信号）を受け、チャンネル２でトリガ・イベントを検出するのに利用する第２信号を受け、チャンネル３でトリガ信号に応じて取り込まれる第３信号を受ける。必要であれば、第３信号に加えて、第１及び第２信号がトリガ信号に応じて取り込まれても良い。

例えば、図５に示されるように、トリガは、パルス幅変調信号（第１信号）のパルス幅が１０ｍｓより小さいときだけイネーブルされる。１０ｍｓより小さいパルス幅のトリガ・イネーブル・イベント５００が検出されたとき、オシロスコープは、トリガの準備をし、次いで、トリガ・イベント信号（第２信号）におけるトリガ・イネーブル・イベント５００の後の最初のパルス５０２でトリガを実際にかけ、そして、その後の各トリガ・イベントに関して、上述のようにリセット・イベントが生じるまで、第３信号のデータが捕捉される。しかし、トリガ・イネーブル・イベント５００より前にトリガ・イベントが生じた場合には、何らのアクイジションも取り込まれない。図５の２信号では、「Ｘ」は「トリガ無し」を示し、「Ｔ」は「トリガ」を示す。

図６は、トリガ・イネーブル処理の別の例を示す。図６は、図５に示す例と類似しており、パルス幅変調されるモータ・システムから受けた複数の信号を示す。図５と同様に、トリガは、パルス幅変調信号のパルス幅が１０ｍｓより小さいときだけイネーブルされる。図６に示されるように、パルス６００は、１０ｍｓよりも小さく、そのため、トリガ・イベント信号のその次のトリガ・イベント６０２で、第３信号の波形レコードが捕捉される。しかし、図６では、パルス幅変調モータ信号のパルス６００に続くパルス６０４は、１０ｍｓに戻っている。リセット・ロジック４１２は、リセット・イベント（パルス幅変調信号の１０ｍｓ以上）が生じていると判定してトリガ・イネーブル・ロジック回路１１６をリセットし、それによって、トリガ・イネーブル信号は、もはや出力されず、装置は、その次のトリガ・イベント６０６についてトリガをかけない。図６に示されるように、リセット・イベントが生じる前には、単一のトリガ・イネーブル・イベントだけが生じたので、１つの波形レコードだけが捕捉（キャプチャ）される。

図７は、トリガ・イネーブル処理の別の例を示す。光試験システムは、信号をロング・ファイバ再循環ループへ切り替え、このループの各遷移の間に、高速フレーム・アクイジション・モードを使って、この信号を捕捉し、時間経過に伴う信号品質の特性を求める。パルス７００は、スイッチを動かしたときに光制御システムから放出され、そして、これは、光信号がループを通って循環している既定の滞留期間、オシロスコープのトリガをイネーブルする又はアーミングするのに利用されても良い。第２信号におけるトリガ・イベント７０２は、トリガとして利用できる。このトリガ・イベントは、ループを回る信号の通過の夫々についての高速フレーム波形を捕捉するように、定期的に出される。即ち、トリガ・イネーブル・イベント７００の後、オシロスコープは、直ぐにトリガをかけられるように準備し、次いで、最初のトリガ・イベント７０２について実際にトリガをかける。第３信号のデータは、各トリガ・イベントに基づいて捕捉される。いくつかの実施形態では、波形の一部分が捕捉されても良く、波形の複数の部分（タイムスタンプ、エラー・レート、周波数、その他の派生データ）が捕捉されても良い。波形の複数部分を捕捉するとき、ユーザは、最初のキャプチャやループの最初の通過のフレームと、最初のキャプチャやループの第２の通過のフレームとを比較できても良く、これは、ユーザに有益な情報を提供できる。

本開示の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本発明の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。一般に、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はそれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含むことができる。

コンピュータ記憶媒体は、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は排除される。

通信媒体は、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。

本開示の実施例は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本発明の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。一般に、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

本願開示の態様は、様々な変更及び代替形態で動作する。特定の態様は、図面に例として示されており、詳細に説明した。しかしながら、本願に開示された実施例は、説明を明確にする目的で提示されており、明示的に限定されない限り、開示される一般的概念の範囲を本願に記載の具体例に限定することを意図していない。このように、本開示は、添付の図面及び特許請求の範囲に照らして、記載された態様のすべての変更、均等物及び代替物をカバーすることを意図している。

明細書における実施形態、態様、実施例などへの言及は、記載された項目が特定の特徴、構造又は特性を含み得ることを示す。しかしながら、開示される各態様は、そうした特定の特徴、構造又は特性を含んでいても良いし、必ずしも含んでいなくても良い。更に、このような言い回しは、特に明記しない限り、必ずしも同じ態様を指しているとは限らない。更に、特定の態様に関連して特定の特徴、構造又は特性が記載されている場合、そのような特徴、構造又は特性は、そのような特徴が他の開示された態様と明示的に関連して記載されているか否かに関わらず、そうした他の開示された態様と関連して使用しても良い。

開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。

加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

説明の都合上、本開示の具体的な実施例を図示し、説明してきたが、本開示の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本開示は、添付の特許請求の範囲を除いて限定されるべきではない。

１００ オシロスコープ
１０２ アナログ・フロント・エンド
１０４ トラック及びホール回路
１０６ アナログ・デジタル・コンバータ（ＡＤＣ）
１０８ トリガ・ハードウェア
１１０ アクイジション回路
１１２ トリガ・コンパレータ
１１４ ロジック回路
１１６ トリガ・イネーブル・ロジック回路
１１８ トリガ・ロジック回路
１２０ アクイジション・メモリ
２００ オシロスコープ
３００ オシロスコープ
３０２ デジタル・フロント・エンド
４００ イベント
４０２ トリガ・イベント・デコーダ
４０４ トリガ・イネーブル・イベント・デコーダ
４０６ リセット・イベント・デコーダ
４０８ トリガ・イネーブル・ラッチ
４１０ トリガ・ラッチ
４１２ リセット・ロジック
４１４ リセット・ロジック回路
４１６ タイマ
５００ トリガ・イネーブル・イベント
５０２ トリガ・イベント
６００ トリガ・イネーブル・イベント
６０２ トリガ・イベント
７００ トリガ・イネーブル・イベント
７０２ トリガ・イベント
８１０ Ａでアーミング、ＢでトリガのＵＩ選択ボタン

Claims (7)

1. 少なくとも１つは被試験デバイスである１つ以上のデバイスから１つ以上の信号を受ける１つ以上のポートと、
   上記１つ以上の信号のいずれか信号のリアルタイム・イベントであるトリガ・イネーブル・イベントが生じたときにトリガ・イネーブル信号を出力するよう構成されるトリガ・イネーブル・ロジック回路と、
   上記トリガ・イネーブル信号を受けた後に、上記１つ以上の信号のいずれかに基づいて２つ以上のトリガ信号を生成するよう構成される１つ以上のトリガ・ロジック回路と、
   ２つ以上の上記トリガ信号の夫々に応じてデータを捕捉してメモリ中に記憶するよう構成されるアクイジション回路と
   を具える試験測定システム。
2. 上記１つ以上の信号は、第１信号、第２信号及び第３信号を含み、上記１つ以上のポートには、上記被試験デバイスからの上記第１信号を受ける第１ポートと、上記被試験デバイスからの上記第２信号を受ける第２ポートと、上記被試験デバイスから上記第３信号を受ける第３ポートとがあり、
   上記トリガ・イネーブル・ロジック回路は、上記第１信号内にトリガ・イネーブル・イベントが生じた場合に上記トリガ・イネーブル信号を生成するよう更に構成され、
   上記１つ以上のトリガ・ロジック回路は、その１つ以上のトリガ・コンパレータが上記第２信号内にトリガ・イベントが生じたと判定した場合に２つ以上の上記トリガ信号を生成するよう更に構成され、
   上記アクイジション回路は、上記トリガ信号の夫々に応じて、上記第３信号の一部分を捕捉して上記メモリに記憶するよう更に構成される請求項１の試験測定システム。
3. 上記１つ以上の信号のいずれかの信号において新たなトリガ・イネーブル・イベントが生じるまで上記トリガ・イネーブル信号が出力されないように、上記トリガ・イネーブル・ロジック回路のリセット条件に応じて上記トリガ・イネーブル・ロジック回路をリセットするリセット信号を出力するリセット回路を更に具える請求項１の試験測定システム。
4. 試験測定システム中の複数のトリガ・イベントに応じて、１つ以上の信号の複数の部分を取り込む方法であって、
   被試験デバイスから１つ以上の信号を受ける処理と、
   上記１つ以上の信号のいずれかの信号のリアルタイム・イベントであるトリガ・イネーブル・イベントが検出された場合にトリガ・イネーブル信号を生成する処理と、
   上記トリガ・イネーブル信号が生成された後に上記１つ以上の信号の１つにおいてトリガ・イベントが検出される度に２つ以上のトリガ信号を生成する処理と、
   上記トリガ信号の夫々に応じてデータを取り込む処理と、
   上記データをメモリに記憶する処理と
   を具える方法。
5. 上記１つ以上の信号は、第１信号、第２信号及び第３信号を含み、上記トリガ・イネーブル信号は、上記第１信号内に上記トリガ・イネーブル・イベントが検出された場合に生成され、上記トリガ信号は、上記第２信号内に上記トリガ・イベントが検出された場合に生成され、取り込まれる部分は、上記第３信号の一部分である請求項４の方法。
6. リセット条件が生じた場合に、上記トリガ・イネーブル信号をリセットする処理を更に具える請求項４又は５の方法。
7. 試験測定システムのプロセッサで実行されたときに、上記試験測定システムに、請求項４から６のいずれかの方法を実行させるコンピュータ・プログラム。

Images