CN107144781B - 具有数字边沿触发检测电路的测量系统 - Google Patents

具有数字边沿触发检测电路的测量系统 Download PDF

Info

Publication number
CN107144781B
CN107144781B CN201710061709.6A CN201710061709A CN107144781B CN 107144781 B CN107144781 B CN 107144781B CN 201710061709 A CN201710061709 A CN 201710061709A CN 107144781 B CN107144781 B CN 107144781B
Authority
CN
China
Prior art keywords
processors
time
sample
processor
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061709.6A
Other languages
English (en)
Other versions
CN107144781A (zh
Inventor
M路娴蜂鸡
M·海伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keysight Technologies Inc
Original Assignee
Keysight Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keysight Technologies Inc filed Critical Keysight Technologies Inc
Publication of CN107144781A publication Critical patent/CN107144781A/zh
Application granted granted Critical
Publication of CN107144781B publication Critical patent/CN107144781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0254Circuits therefor for triggering, synchronisation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3173Marginal testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0272Circuits therefor for sampling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

提供了一种测量系统(100),其具有能够在测量系统(100)的全信号带宽下操作的数字边沿触发电路。数字边沿触发电路包括多个处理器(2101),其处理从各个时间交织adc(111a)输出的时间交织的数字数据样本,以执行边沿触发检测。处理器(2101)彼此共享边沿检测信息,以增加执行边沿触发检测的速度,以使得数字边沿触发电路能够在测量系统(100)的全信号带宽操作。

Description

具有数字边沿触发检测电路的测量系统
技术领域
本发明涉及具有数字边沿触发检测电路的测量系统。
背景技术
在诸如数字示波器的测量系统中,施加的波形的连续采样值被数字化,存储在存储器中,然后用于通过读取和处理存储的值在显示设备上将波形重建为可显示图像(“轨迹”)。所存储的数字值通常称为采集记录,其内容对应于施加的波形的历史中的确定时间间隔。时间间隔的长度主要由专用于信号捕获的可寻址存储器位置的数目和获取样本的速率加以确定。
用示波器执行的许多活动要求获取记录的显示部分与波形中检测到的事件(例如波形的上升或下降沿)具有某种限定的关系。检测到的事件通常称为触发事件或触发。当检测到的触发事件是波形本身的条件时,该事件称为内部触发事件。当检测的触发事件是与被测波形具有某种关系的波形(例如另一波形)之外的条件时,该事件称为外部触发事件。响应于检测到的触发,通常显示采集记录的一些子集以允许轨迹的平移和缩放。
图1示出包括上升沿3和下降沿4的波形2的一部分的时间-电压曲线图,该上升沿3和下降沿4将被用于定义边沿触发器的含义,如本文所使用的术语那样。触发阈值电压电平5是示波器应该触发的电压电平。对于上升沿3,下阈值电压电平6定义滞后带。为了在上升沿3引起触发,信号必须低于下阈值电压电平6,然后超过触发阈值电压电平5。对于下降沿4,上阈值电压电平7定义滞后带。对于下降沿4引起触发,信号必须从高于上阈值电压电平7跨到低于触发阈值电压电平5。对于标准边沿触发,没有时间限制信号需要多长时间分别在下或上阈值电压电平6和7和触发阈值电压电平5之间交叉,但是特殊触发模式可能具有这样的时间限制。
直到最近,示波器触发由在指定触发带宽上运行的模拟电路执行。尽管已经开发了数字触发电路,但是大多数示波器触发电路仍然是模拟电路(即,连续时间)。数字触发电路在数据由模数转换器(ADC)数字化之后对数据进行操作,而不是直接对模拟信号进行操作,因此工作在离散时域中。
示波器的带宽越高,开发模拟触发电路越困难。模拟触发电路包括比较器,其本质上是非常高的增益放大器。高带宽比较器推动可用技术的增益带宽积,因此触发电路带宽通常远低于最高带宽示波器的信号带宽。例如,具有大于60吉赫兹(GHz)的信号带宽的示波器可具有仅20GHz的触发电路BW。
最高带宽数字示波器对多个ADC进行时间交织,以实现所需的采样速率。对于现有的数字触发电路,触发通道的所有用于确定信号是高于高阈值电平、低于低阈值电平还是在低阈值电平和高阈值电平之间的数字比较结果必须汇集在一个地方,然后以示波器的全采样率进行处理。对于非常高的采样率,例如大于每秒100千兆采样(GSa/s)的采样率,这提出了困难,特别是在信号路由和功率消耗方面。
存在对具有数字边沿触发电路的高带宽测量系统的需求,该数字边沿触发电路能够在测量系统的全信号带宽下操作,并且避免了在信号路由和功率消耗方面的上述困难。
发明内容
本实施例涉及具有能够在测量系统的全信号带宽下操作的数字边沿触发电路和边沿检测方法的测量系统。测量系统包括N个时间交织的ADC和N个处理器。时间交织的ADC接收和采样时变波形以分别产生N个数字数据集,其中N是等于或大于2的正整数。每个数字数据集包括与其他数字数据集的数字数据样本时间相交织的数字数据样本。每个处理器接收相应数字数据集并且执行边沿触发检测算法,所述算法处理相应数字数据集以确定是否存在低于低阈值THL的相应早期时间样本、确定是否存在低于THL或高于高阈值THH的相应近期时间样本、并且确定是否存在高于THH的相应早期时间样本。各处理器共享关于低于THL的任何早期时间样本、低于THL或高于THH的任何近期时间样本、高于THH的任何早期时间样本的信息,以确定是否已经检测到触发阈值电平交叉。
根据实施例,所述处理器以菊花链配置连接,使得每个处理器以菊花链配置与至少一个相邻处理器通信。每个处理器执行边沿触发检测算法,其处理相应数字数据集,以确定是否存在低于下阈值THL的相应早期时间样本、确定是否存在小于THL或高于高阈值THH的相应近期时间样本,并且确定是否存在高于THH的相应早期时间样本,处理器经由菊花链配置共享关于小于THL的任何早期时间样本,小于THL或高于THH的任何近期时间样本、高于THH的任何早期时间样本的信息,以确定小于THL的哪个早期时间样本在存在的情况下是小于THL的最早时间样本、小于THL或大于THH的哪个近期时间样本在存在的情况下是小于THL或大于THH的最新时间样本、并且大于THH的哪个早期时间样本在存在的情况下是大于THH的最早时间样本,并且其中,N个处理器的至少一个用作主处理器,其使用小于THL的最早时间样本、小于THL或高于THH的最新时间样本、比小于THL的早期时间样本更晚的大于THH的早期时间样本,以确定是否已经检测到触发阈值电平交叉。
根据实施例,该方法包括:
在接收从相应时间交织ADC输出的时间交织样本的多个处理器中,彼此协作以执行边沿触发检测算法的第一遍处理,其中所述第一遍处理包括:
确定在低于下阈值电平THL的多个时隙中的每一个中是否存在最早的时间样本,如果存在,则识别最早的样本,
确定在小于THL或高于高阈值水平THH的每个时隙中是否存在最新时间样本,如果存在,则识别最新样本,以及
产生指示最近时间样本是小于THL还是大于THH的指示;和
在所述多个处理器中,彼此协作以执行所述边缘检测算法的第二遍处理,其中所述第二遍处理包括:
对于每个时隙,如果所述指示指示来自先前时隙的最新时间样本小于THL,则通过确定在当前时隙中是否存在最早时间样本高于THH来检测触发阈值电平交叉,以及
对于每个时隙,如果所述指示指示来自前一时隙的最新时间样本高于THH,则通过确定在当前时隙中是否存在最早时间样本高于THH来检测触发阈值电平穿越,并且晚于在当前时隙中小于THL的最早时间样本。
这些和其它特征和优点从以下描述,权利要求和附图中变得显而易见。
附图说明
当与附图一起阅读时,从下面的详细描述可以最好地理解示例性实施例。要强调的是,各种特征不一定按比例绘制。实际上,为了清楚的讨论,可以任意地增加或减小尺寸。只要适用和可行,相同的附图标记就表示相同的元件。
图1示出包括上升沿和下降沿并且证明边沿触发的波形的一部分的电压对时间轨迹。
图2示出根据说明性实施例的测量系统的框图。
图3示出根据说明性实施例的与图2所示的测量系统的单个信道相关联的图2所示触发系统200的部分200a的框图。
图4示出表示由图3所示的处理器执行的用于定位边沿触发的边沿检测算法的流程图。
图5A示出根据说明性实施例的两遍边沿检测算法的第一遍的流程图。
图5B示出根据说明性实施例的两遍边沿检测算法的第二遍的流程图。
图6示出在一时间段上从图3所示的ADC输出的数字数据样本的图,用于提供图3所示的处理器处理从相应ADC输出的样本并共享信息以检测上升沿触发的方式的示例。
图7示出在一时间段上从图3所示的ADC输出的数字数据样本的图,用于提供图3所示的处理器处理从相应ADC输出的样本并共享信息以检测上升沿触发的方式的另一示例。
具体实施方式
在在以下详细描述中,出于解释而非限制的目的,阐述公开了特定细节的代表性实施例,以提供对于本教导的彻底理解。然而,对于已受益于本公开优点的本领域技术人员明显的是,根据本教导的脱离在此公开的特定细节的其它实施例仍在所附权利要求的范围内。而且,公知的设备和方法的描述可予以省略,以便不会使得示例实施例的描述变得模糊。这些方法和设备显然在本教导的范围内。
这里使用的术语仅仅出于描述特定实施例的目的,而并非旨在限制。定义的术语是对本领域通常理解和接受的术语定义的技术含义和科技含义的补充。
如说明书和所附权利要求中使用的那样,术语“一种”和“所述/该”包括单数和复数指代,除非上下文另有明确指示。因此,例如,“一种设备”包括一个设备和多个设备。
相对术语可以用于描述各种元件彼此的关系,如附图中所示。这些相对术语旨在除了涵盖附图所描绘的取向外,还涵盖设备和/或元件的不同取向。
应当理解,当元件称为“连接到”或“耦合到”或“电耦合到”另一元件时,它可以是直接连接或耦合,或者可以存在中间元件。
图2示出根据说明性实施例的测量系统100的部分的框图,该测量系统100具有包括数字边沿触发电路的数据采集系统110。测量系统100还包括数据采集系统110、探针120、垂直系统130、水平系统140、显示系统150和显示设备160、控制面板180和触发系统200。探针120是将信号从被测设备(DUT)121路由到测量系统100的输入设备。垂直系统130控制显示设备160上的电压标度。水平系统140控制显示设备上的时间标度。显示系统150控制信息在显示设备160上的显示。控制面板180是输入设备,其允许用户通过进行由数据采集系统110的所述N个处理器中的处理器112识别和作用的选择来控制测量系统100。
数据采集系统110还包括ADC 111、存储器控制器113和存储器设备114。处理器112控制数据采集系统110的操作。从ADC 111输出的数字数据采样通过存储器控制器而写入和读出自存储器设备114。
根据说明性实施例,数字触发电路是触发系统200的一部分。触发系统200检测触发事件并在检测到触发事件时通知数据采集系统110。触发系统200还稳定和聚焦测量系统100,使得显示在显示设备160上的波形看起来是静态的和非压缩的。
图3示出根据说明性实施例的图2所示的触发系统200的部分200a的框图。对于测量系统100的每个通道,触发系统200通常具有图2所示的各部分200a中的一个。根据该实施例,触发系统部分200a包括接收ADC111a-111d的输出的四个处理器210a-210d。ADC 111a-111d是数据采集系统110的一部分,但是它们的输出被触发系统200使用。测量系统100可以具有任意数量的N个ADC和处理器,其中N是大于或等于2的正整数。ADC111a-111d是时间交织的,这是因为它们每个在与其他ADC 111a-111d采用波形的时间窗稍微偏移的时间窗口中对正在测量的输入波形进行采样。每个ADC 111a-111d产生包括多个数字数据样本的相应采集记录。
ADC 111a-111d输出的数字数据样本由相应的处理器210a-210d接收。根据该说明性实施例,每个处理器210a-210d是配置为执行边沿触发检测算法的单独ASIC芯片,边沿触发检测算法处理从相应的ADC 111a-111d接收的数字数据采样以找到边沿触发。根据说明性实施例,每个处理器210a-210d分别具有第一和第二串行器/解串器(SERDES)接口201和202,通过这些接口,处理器210a-210d以菊花链配置互连。换句话说,第一处理器210a连接到第二处理器210b,第二处理器210b连接到第三处理器210c,第三处理器210c连接到第四处理器210d,第四处理器210d连接到第一处理器210b。
由于SERDES技术是公知的,为了简洁起见,这里将不提供SERDES接口201和202的详细讨论。通常,SERDES接口201将并行比特流转换为一个或多个串行比特流以供接收处理器210a-210d使用,并且SERDES接口202将一个或多个串行比特流转换为并行比特流以传输到相邻处理器210a-210d。SERDES接口201和202允许以非常高的速度经由菊花链配置传送特定的有限量的信息,以使得处理器210a-210d能够彼此协作以快速定位边沿触发,如现在将参照图4描述的那样。
图4示出表示由处理器210a-210d执行以在单个块或时隙中定位边沿触发的边沿检测算法的流程图。处理器210a-210d以时隙或块来处理数据。块具有由SERDES接口201和202的带宽以及ADC 111a-111d的采样率所确定的大小。每个块由来自所有ADC 111a-111d的样本组成。如上所述,ADC111a-111d在时间上交错,因这是为它们在稍微不同的时刻对波形进行采样。在一些情况下,期望使块尽可能小以限制等待时间并限制临时存储数据的处理器210a-210d内部的缓冲器(未示出)的大小。对于该示例,还假定边沿检测算法在算法开始时“武装(arm)”。如下面将更详细地描述的,当检测到低于下阈值电平THL的当前块中的最早时间样本或先前块中的最新时间样本时,该算法变得武装。
处理器210a-210d中的每一个处理从ADC 111a-111d中的相应一个接收的数字数据样本,以定位可以指示边沿触发的存在的样本,如框221所示。该样本在下文中称为“边沿触发样本候选”。本文所使用的术语“边沿触发样本候选”表示在算法已经武装之后在高于THH的最早时间样本。如上所述,出于示例性目的,假定由于较早检测到低于THL的样品,所述算法已经被武装。可能的是,处理器210a-210d中没有一个定位高于THH并且在算法变成武装后发生的样本,但是对于该示例,将假设处理器210a-210d中的至少一个已经检测到边沿触发样本候选。为了示例性目的,假设处理器210a充当主处理器,则其他处理器210b-210d通过菊花链配置在它们之间以及与主处理器210a共享关于它们的边沿触发样本候选的信息,如框222所示。主处理器210a然后基于共享信息确定哪个边沿触发样本候选在时间上最早出现,如框223所示。如下面更详细地描述的,处理器210a-210d中的哪一个用作主处理器在执行边沿触发检测算法期间改变。
根据说明性实施例,边沿触发检测算法是两遍算法,这是因为其执行第一遍以确定何时武装算法,第二遍确定触发阈值电平交叉发生在何处。每个处理器210a-210d知道其正在处理的样本的相对时间偏移。例如,如果在图3所示的四路交织系统中以5纳秒(ns)块来处理数据,则每个处理器210a-210d知道它是采样时间顺序中的第一、第二、第三还是第四。其还知道其是处理顺序中的第一、最后还是其他。在一些实施例中,处理器210a-210d中的每一个可以知道其他信息,诸如其在处理顺序中是否邻近最后一个。
处理顺序中的第一处理器开始传递在第一遍期间获得的信息,并且其他处理器等待,直到它们在将它们的第一遍信息传递到处理顺序的下一处理器之前,从处理顺序的前一处理器接收第一遍信息。然后,每个处理器在将第一遍信息传递给下一处理器之前修改第一遍信息,或者在不修改第一遍信息的情况下对其进行传递,如下面参考图5A和5B所描述的。处理顺序中的最后一个处理器完成第一遍处理,因此具有可用于开始第二遍处理的完全解析的第一遍信息。因此,第二遍处理可以由处理顺序中的倒数第二处理器完全解决。
为了便于说明,在本文所描述的所有说明性实施例中,处理器210a被描述为主处理器,处理器210b被描述为处理顺序中的第一处理器。然而,主处理器更有效地改变,使得在每次通过之后,处理顺序中较早的一个位置的处理器成为用于下一次通过的主处理器,但是在块之间旋转主处理器通常没有获得优点。此外,虽然本文描述了第一遍和第二遍处理,就好像第一遍处理在当前块上的第二遍处理完成时在下一个块上开始一样,但通常不是这种情况。例如,可以将第一遍和第二遍处理分开处理五十个块,使得在对块#1执行第二遍处理的同时对块#51执行第一遍处理。
在框222表示的步骤中共享的信息通常是多位索引。例如,根据说明性实施例,索引是十位索引。索引的低有效位指示数据在时间顺序上从ADC111a-111d中的哪一个输出。索引的高有效位指示由索引引用每个ADC111a-111d的哪些样本。例如,如果在每个ADC111a-111d的块中存在160个样本,并且存在四路时间交织,则在块中存在640个样本。高有效位指示索引引用640个样本的160个样本中的哪些样本。
图5A和5B分别示出图3所示的触发器系统部分200a执行的边沿检测算法的第一遍处理和第二遍处理的流程图。该算法使用低阈值电压电平THL和高阈值电压电平THH用于滞后。对于上升沿触发,触发阈值电平为THH。在第一遍上,处理顺序中的第一处理器确定其在时间上低于THL的最早样本的索引,如框271所示。为了示例性目的,假定处理顺序中的第一处理器是处理器210b,并且处理顺序中的最后一个处理器是处理器210a。还将假设处理器210a是主处理器。确定在第一遍处理期间在时间上低于THL的最早样本是尽可能早地武装算法的一部分,以准备它在第二遍处理的稍后时间检测时隙中的触发阈值电平穿越。
第一处理器210b还确定其在时间上高于THH或低于THL的最新样本的索引,如框272所示。在时间上低于THL或高于THH的最新样本将在下文中称为作为最新合格样品。在第一遍处理期间确定最新合格样本是确定用于指示算法是否在其开始处理下一个块的时间被武装的开始状态的一部分。如果最新合格样本低于THL,则在开始处理下一个块之前布置算法,因此当处理下一个块时可以跳过第一遍处理。如果当前块中的时间上的最新样本高于THH,则算法在其开始处理下一个块的时间没有武装,因此对下一块执行第一遍处理以确定低于THL的最早样本,其将确定算法为该块武装的时刻。
然后,第一处理器210b向处理顺序中的下一个处理器210c发送最早和最新样本的对应索引,如框273所示。第一处理器210b还发送指示框272处确定的最新合格样本是高于THH还是低于THL的指示(例如,比特),以及指示样本是“有效”还是“无效”的指示(例如,比特)。在该示例中,需要少于所有可用索引,因此可以使用否则未使用的索引(例如全1)来指示无效。“无效”指示之一指示处理器210b未找到低于THL的样本。无效指示之一指示处理器210b未找到最新合格样本。“有效”指示指示与无效指示相反。为了便于讨论,将假定所有这些指示和索引本身包括“索引信息”。
在由框274表示的步骤中,处理器210c-210d和210a中的每一个分别以菊花链配置分析从先前处理器210b-210d接收的索引信息,以确定其索引信息或所接收的索引信息是否对应于在时间上低于THL的最早样本。如上所述,每个处理器210c-210d和210a在进行其确定之前,等待接收由处理器210b-210d之前的处理器按照处理顺序确定的索引信息。为了减少等待时间,每个处理器已经确定其在时间上低于THL的最早样本,直到它按照处理顺序从前面的处理器接收索引信息的时间。由框274表示的过程以如下顺序执行:处理器210b执行该过程并将所得到的索引信息发送到处理器210c;处理器210c执行该过程并将其得到的索引信息发送到处理器210d;处理器210d执行该处理并将其索引信息发送到处理器210a。
在由框275表示的步骤中,处理器210c-210d和210a中的每一个分别分析从菊花链中的前面处理器210b-210d接收到的索引信息,以确定其索引信息或接收到的索引信息是否对应于在时间上的高于THH或低于THL的最新样本。与框274表示的过程一样,框275表示的过程由处理器210c-210d和210a按照处理顺序按顺序执行。
在框276表示的步骤中,处理器210b-210d中的每一个以菊花链配置将最早样本和最新合格采样的索引信息发送到其后的处理器。如上所述,索引信息包括最早样本和最新合格样本是有效还是无效以及最新样本是否低于THL或高于THH的指示(例如,一个或多个比特)。因为在该示例中处理器210a是处理顺序中的主处理器和最后一个处理器,所以它不将索引信息转发到处理器210b。主处理器210a跟踪来自先前块的最新合格样本,使得它知道在最新样本低于THL的情况下用于当前块的起始状态。例如,假设块N中的最新合格样本高于THL,并且对于许多后续组块或时隙,信号进入并保持在THL和THH之间的滞后区域中,则随着主处理器210a在时隙N+1内完成第一遍处理,它将根据与索引信息一起发送的相应无效比特来观察,对于时隙N+1,没有低于THL或高于THH的最新样本。主处理器210a将保留该信息作为时隙N+1的最终状态,并且将该信息向前传递通过与在后续时隙的后续处理中确定起始状态所需的一样多的时隙。在这种情况下,算法将不会武装,直到它找到在时间上低于THL的最早样本。
在框277表示的步骤,主处理器210a分析从菊花链中的先前处理器(在该示例中为处理器210d)接收的索引信息,并且确定其索引信息或接收到的索引信息是否对应于时间上低于THL的最早样本。在框278表示的步骤,主处理器210a分析从处理器210d接收的索引信息,并确定其索引信息或接收到的索引信息是否对应于最新合格样本。步骤277和278包括分析有效和无效位,并且步骤278还包括分析指示最新合格样本是否低于THL或高于THH的位。
与在步骤277确定的最早样本相对应的索引信息变为由处理顺序中的第一处理器使用的参考索引信息,在该示例中是处理器210b,以开始第二遍处理。该索引信息对应于算法变为武装的时间点。因此,如块279所示,在处理顺序中将在状态277确定的参考索引发送到第一处理器。如果参考索引无效,则不需要执行第二遍处理,尽管它可以被执行。
参考图5B,在算法的第二遍期间,第一处理器210b使用参考索引来确定晚于参考索引并高于THH的最早样本,如框281所示。然后,第一处理器210b发送对应索引信息和参考索引到下一个处理器210c,如框282所示。第一处理器之外的处理器然后顺序地确定哪个索引对应于比参考索引晚并且高于THH的最早样本,如框284所示。术语“顺序地”意味着处理器210c在其自己的早期索引和由处理器210b传递给它的索引之间确定哪一个是最早的,并将最早的索引信息和参考索引传递给处理器210d;处理器210d然后在其自己的早期索引和传递给它的索引信息之间确定哪个是最早索引并将其和参考索引传递给处理器210a。
在框285,主处理器210a确定其接收的索引或其自己的索引是否是在高于THH的参考索引之后的最早索引。假设这些索引中的一个晚于参考索引并且高于THH,则主处理器210a将在块286确定发生了有效触发。该索引对应于信号越过THH之后的最早样本。基于该信息,主处理器210a知道在步骤285确定的样本和紧接在前的样本之间发生触发阈值电平交叉。
图6示出在一段时间内从ADC 111a-111d输出的数字数据样本的图,并且将用于提供处理器210a-210d处理样本和共享信息以检测上升沿触发的方式的示例。为了实现高采样率,从ADC 111a-111d输出的数字数据采样是时间交织的。对于该示例,使用三个时隙:时隙0,时隙1和时隙2。仅示出时隙0的最后部分和时隙2的第一部分。垂直虚线表示相邻时隙之间的边界。水平虚线表示THL和THH。在每个时隙内,确定是否发生触发阈值电平交叉。根据本实施例,如上所述,还在每个时隙内确定下一时隙的开始状态。对于该示例,假定处理器210a用作主处理器并且执行上述的两遍算法。
该图示出由多个数字数据样本组成的五个波形。图中的顶部波形301示出来自时间交织ADC 111a-111d的时间交织样本。顶部波形301示出组合以清楚地描绘它们在时间上彼此的关系的样本,尽管它们实际上不在处理器210a-200d中的任何一个中组合。如上所述,已知的数字触发电路要求所有数字比较结果在一个位置集合在一起以执行触发检测,但这不是本文所述的说明性实施例的要求。
来自由样本A0-A6组成的曲线图的顶部的第二波形302对应于ADC 111a的输出。来自样本B0-B6组成的绘图顶部的第三波形303对应于ADC 111b的输出。来自样本C0-C6组成的绘图顶部的第四波形304对应于ADC111c的输出。来自样本D0-D6组成的曲线图的顶部的第五波形305对应于ADC 111d的输出。第二波形302输入到处理器210a。第三波形303输入到处理器210b。第四波形304输入到处理器210c。第五波形305输入到处理器210d。
对于该示例,对于时隙0只描述了时间上定位最新合格采样的算法的第一遍的部分。如上所述,第一遍还确定时间上低于THL的最早样本,但是为了便于说明,对于时隙0未描述第一遍的部分。在第一遍期间,处理器210a-210d及时地定位相应的最新合格样本。在时隙0中,所有四个样本A0,B0,C0和D0在它们各自的处理器210a-210d内合格。处理器210b将样本B0索引发送到处理器210c。样品索引指示样品何时发生。基于该信息,处理器210c确定其在时间上的最新样本(样本C0)在时间上晚于样本B0,因此将样本C0索引发送到处理器210d。基于该信息,处理器210d确定其在时间上最新的样本D0在时间上晚于采样C0,并且因此将采样D0索引发送到处理器210a。基于该信息,充当主处理器的处理器210a确定样本D0在时间上晚于样本A0,因此保存指示在时隙0中存在最新合格样本并且样本低于THL的信息。存在最新合格样本以及它低于THL还是高于THH是处理器210a确定在时隙1中存在触发所需要的全部情况,如果处理器210a随后确定时隙1中的任何样本高于THH的话。因此,在给定时隙的第一次通过期间找到的最新合格样本用于确定用于处理后续时隙中的样本的开始状态,除非在解除算法的后续时隙之一中发生触发。
尽管为了便于图示仅示出时隙0的一部分,但是来自时隙0的第一遍信息指示时间上的最新合格采样是采样D0,并且它低于THL。例如,如果样品A1高于THH,则触发将存在于样品D0和样品A1之间的某处。时隙1的第一遍执行如下。在处理器210a-210d内,处理器210a-210d确定样本A1,B1,C1和D1分别是在时间上低于THL的最早的样本。处理器210b将样本B1索引信息发送到处理器210c。基于该信息,处理器210c确定其最早时间样本C1比时间晚于采样B1,并且因此将采样B1索引信息发送到处理器210d。基于该信息,处理器210d确定其最早的时间样本D1比时间B1晚于样本B1,并且因此将样本B1索引信息发送到处理器210a。基于该信息,处理器210a确定样本B1在时间上晚于样本A1,因此确定样本A1是时隙1中的低于THL的最早样本。然而,因为处理器210a已经指示在时隙0中发现低于THL的较早样本的索引信息,所以处理器210a忽略样本A1。换句话说,由于时隙0中的最新合格样本(样本D0)低于THL,所以当算法开始处理时隙1时,该算法已经武装。
同样在时隙1中的第一遍期间,处理器210a-210d定位其在时间上的相应最新合格样本。如上所述,时隙1中的最新合格样本用于确定时隙2的开始状态。在时隙1中,样本A4,B4,C4和D4是它们各自的处理器210a-210d内的最新合格样本。然而,在所有这些情况下,那些样品都高于THH。因为时隙1中的最终完全处理的合格样本在THH之上,所以时隙2的第一遍处理需要在使能算法能够检测触发之前找到低于THL的样本。
时隙1的算法的第二次通过定位在高于THH的最早时间样本,并且在低于THL的最早时间样本之后,其是采样D0。如上所述,这个最早的样本可以来自先前的时隙,在这种情况下是时隙0。因此,先前的时隙索引将是在图5A的步骤279从主处理器210a发送到第一处理器210b的参考索引。然而,不需要发送整个参考索引。发送单个比特是足够的,其指示来自先前时隙的参考索引是低于THL的最早样本。如上所述,利用无效指示符,可以使用否则未使用的索引来表示该状态而不是唯一的比特。在时隙1中,样本A4,B4,C4和D3在它们各自的处理器210a-210d内限定为高于THH和D0之后的最早时间样本。处理器210b将样本B4索引信息发送到处理器210c。基于该信息,处理器210c确定其最早时间样本C4在时间上不比样本B4早,因此将样本B4索引信息发送到处理器210d。基于该信息,处理器210d确定其最早的时间样本D3早于时间样本B4,因此将样本D3索引信息发送到处理器210a。
在这一点上,处理器210a知道触发发生在样本D3与其紧接的前趋样本之间,其是样本C3。该算法可以适于执行附加的通过以获得至少样本C3和D3的实际样本值。如上所述,内插可以用于确定何时在时间上在样本C3和D3之间发生触发阈值电平交叉,或者可以假定在出现样本C3和D3时的各时刻之间的中途时刻出现触发。如本领域技术人员根据本文提供的讨论将理解的,可以以许多方式修改算法以定位期望的精确度内的触发阈值水平交叉。
可以共享更多的周围样本以允许使用更高阶插值技术。在延迟和触发器定位精度之间可能存在折衷,例如,在使用的SERDES的数量和数据速率与在确定精确触发阈值水平交叉位置时遇到的延迟量之间的折衷。
已知为“免抖动”技术的技术已由本申请的受让人在美国专利No.6,753,677中获得专利,该专利的全部内容通过引用并入本文。免抖动技术可用于校正示波器或其他数据采集系统中由水平噪声和触发事件的模拟信号路径的不完全响应引起的触发抖动。无抖动法依赖于标准触发硬件来将波形中的触发事件定位在一些小误差内,例如一纳秒(ns)或更小。一旦定位了触发事件,则免抖动法然后处理围绕触发事件获取的数据,可选地校正信道以用于信道的信号路径中的各种损伤,然后定位数据中的触发阈值交叉的时间。触发阈值交叉的时间然后可以用于其他目的,例如绘图,进行测量和进一步的信号处理。在假定触发阈值电平交叉已发生在样本C3和D3发生的各时刻之间的中途时刻的情况下,结合本文所公开的系统和方法使用免抖动技术使得该假设甚至更可接受。
为了便于说明,仅示出时隙0和2的一部分。在时隙2中,先前的时隙以高于THH的合格采样结束,并且在时隙2中没有低于THL的采样。因此,在图6所示的时隙2的部分中不能存在触发。这在第一遍的算法上快速确定。如果样本A6已经低于THL,则算法将在样本A6和B6之间找到触发。在这种情况下,样本A6将是低于THL的第一个样本,并且样本B6将是在样本A6之上的高于THH的最早样本。
根据本文所述的说明性实施例,算法仅在每个时隙找到一个触发,并且根据本实施例,算法找到每个时隙的第一触发。这是足够的,这是因为例如示波器之类的测量系统仅能够每秒处理有限数量的触发器,并且目前没有能够在高带宽示波器的全信号带宽处触发的现有解决方案。该算法可以容易地适于定位每个时隙中的最后触发。
图7示出在一段时间内从ADC 111a-111d输出的数字数据样本的图,并且将用于提供处理器210a-210d处理样本和共享信息以检测上升沿触发的方式的另一示例。在该示例中,采样波形311是高频正弦波。波形312-315分别由从ADC 111a-111d输出并分别输入到处理器210a-210d的数字数据样本A-D组成。正弦波形311具有四个样本的周期,因此具有是交错的采样率的四分之一的频率。对于处理器210a-210d中的每一个,信号看起来像直流(DC)信号,其中A和D采样低于THL,B和C采样高于THH
在针对时隙0-2的算法的第一遍,处理器210a基于经由处理器210a-210d的菊花链配置与其共享的索引信息,确定低于THL的最早样本来自处理器210a,并且最新合格样本来自处理器210d。在算法的第一遍中,处理器210b通知处理器210c它没有低于THL的样本。如上所述,为此目的发送无效指示。处理器210c将相同的信息发送到处理器210d。处理器210d将其早期和晚期样本索引发送到处理器210a。处理器210a确定用于时隙1作为其低于THL的最早样本的索引的参考索引是来自先前时隙的采样D0的索引,最新合格采样是采样D4,并且采样D4低于THL。用于时隙2作为其低于THL的最早样本的参考索引是来自先前时隙的采样D4的索引。
在算法的第二遍,处理器210c通过经由处理器210a-210d的菊花链配置与其共享的索引信息确定时隙1中在THH之上和在样本D0之后的最早样本是样本B1,并且其在时隙2中在THH之上和在样本D4之后的最早的样本是样本B5。基于处理器210a在算法的第一和第二遍期间获得的所有这些信息,处理器210a确定来自处理器210b的样本B1和B5指示在时隙1中的采样A1和B1之间以及时隙2中的采样A5和B5之间发生触发阈值电平交叉。
尽管已经参照检测上升沿触发器描述了说明性实施例,但是鉴于本文提供的描述,本领域技术人员将理解处理器210a-210d可以类似地共享信息以检测在测量系统100的全速率的其他类型的边沿触发,包括下降沿触发和更复杂的边沿触发。例如,为了检测下降沿触发,处理器210a-210d将经由图3所示的菊花链配置来共享信息,主处理器例如处理器210a可以通过其确定时间上最新的合格数字数据样本以及时间上最早并且高于THH的数字数据样本。可以类似地检测“任一边沿”触发。
还应当注意,图3所示的菊花链配置是可用于在处理器210a-210d之间传递信息的多种配置中的一种。可以使用的配置的另一示例将是在主处理器上使用附加的SERDES接口,以将每个处理器直接连接到主处理器。每个处理器然后将其索引信息直接传递给主处理器,并且主处理器将下一遍的索引信息直接传递给N个处理器中的每个其他处理器。
上面参照图2-7描述的算法是处理器210a-210d执行或使得由处理器210a-210d执行。为了实施与执行这些算法相关联的任务,处理器210a-210d配置为以软件和/或固件的形式执行计算机指令或代码,或者仅在硬件中执行一些或全部任务。对于在软件和/或固件中执行的任务,指令存储在测量系统100内部或外部的一个或多个存储器设备中。这样的存储器设备构成非暂时性计算机可读介质。各种非暂时性计算机可读介质适用于本发明,包括例如固态存储设备、磁存储设备和光存储设备。
应当注意,已经参考说明性或代表性实施例描述了本发明,并且本发明不限于所公开的实施例。鉴于本文提供的描述、附图和所附权利要求,本领域技术人员将理解,在不偏离本发明的范围的情况下,可以对公开的实施例做出许多变化。

Claims (9)

1.一种测量系统(100),包括:
N个时间交织的模数转换器,其接收和采样时变波形以分别产生N个数字数据集,其中N是等于或大于2的正整数,每个数字数据集包括与其他数字数据集的数字数据样本时间交织的数字数据样本;和
包括N个处理器的数字边沿触发系统(200),所述N个处理器中的每个处理器接收相应的数字数据集并且执行边沿触发检测算法,所述边沿触发检测算法处理相应的数字数据集,以确定是否存在低于低阈值THL的相应早期时间样本、确定是否存在低于THL或高于高阈值THH的相应近期时间样本、并且确定是否存在高于THH的相应早期时间样本,所述处理器共享关于低于THL的任何早期时间样本、低于THL或高于THH的任何近期时间样本以及高于THH的任何早期时间样本的信息,以确定是否已经检测到触发阈值电平交叉,
其中,所述处理器中的至少一个基于所共享的信息,确定低于THL的哪个早期时间样本在存在的情况下是低于THL的最早时间样本、低于THL或高于THH的哪个近期时间样本在存在的情况下是低于THL或高于THH的最新样本以及高于THH的哪个早期时间样本在存在的情况下是高于THH的最早时间样本,并且其中,所述N个处理器中的所述至少一个处理器使用低于THL的最早时间样本、低于THL或高于THH的最新样本、和高于THH并且在低于THL的最早时间样本之后的最早时间样本,以确定是否已经检测到触发阈值电平交叉。
2.根据权利要求1所述的测量系统(100),其中,所述处理器以菊花链配置连接,使得所述N个处理器中的每个处理器连接到两个相邻的处理器,并且所述N个处理器的至少一个用作所述菊花链配置的主处理器(210a)。
3.根据权利要求2所述的测量系统(100),其中,所述N个处理器中的每个处理器包括分别连接到至少一个其他处理器(210b)的第一和第二串行接口的第一和第二串行器/解串器(SERDES)接口,以在处理器之间形成菊花链互连。
4.如权利要求1所述的测量系统(100),其中,所述N个处理器中的所述至少一个处理器是主处理器(210a),并且直接连接到所有其他处理器(210b)。
5.根据权利要求4所述的测量系统(100),其中所述N个处理器中的每个处理器包括连接到所述N个处理器中的所述主处理器(210a)的相应SERDES接口的至少一个串行器/解串器(SERDES)接口。
6.一种测量系统(100),包括:
N个时间交织的模数转换器,所述模数转换器在时间上彼此偏移的时刻采样时变波形,以产生N个时间交织的相应数字数据集,每个数字数据集包括数字数据样本,并且其中N是等于或大于2的正整数;和
N个处理器,所述N个处理器中的每个处理器与相应模数转换器互连以从所述相应模数转换器接收相应数字数据集,所述处理器以菊花链配置连接,使得所述N个处理器中的每个处理器以菊花链配置与所述N个处理器中的至少一个相邻处理器(210a)通信,并且其中所述N个处理器中的每个处理器执行边沿触发检测算法,所述边沿触发检测算法处理相应数字数据集,以确定是否存在低于下阈值THL的相应早期时间样本、确定是否存在低于THL或高于高阈值THH的相应近期时间样本,并且确定是否存在高于THH的相应早期时间样本,所述处理器经由所述菊花链配置共享关于低于THL的任何早期时间样本、低于THL或高于THH的任何近期时间样本和高于THH的任何早期时间样本的信息,以确定低于THL的哪个早期时间样本在存在的情况下是低于THL的最早时间样本、低于THL或高于THH的哪个近期时间样本在存在的情况下是低于THL或高于THH的最新时间样本、并且高于THH的哪个早期时间样本在存在的情况下是高于THH的最早时间样本,并且其中,N个处理器(210)中的至少一个用作主处理器(210a),所述主处理器(210a)使用低于THL的最早时间样本、低于THL或高于THH的最新时间样本和比低于THL的最早时间样本更晚的高于THH的最早时间样本,以确定是否已经检测到触发阈值电平交叉。
7.根据权利要求6所述的测量系统(100),其中,所述N个处理器中的每个处理器包括分别连接到至少一个其他处理器(210b)的第一和第二串行接口的第一和第二串行器/解串器(SERDES)接口,以形成所述菊花链配置。
8.根据权利要求6所述的测量系统(100),其中,所述N个处理器中的所述主处理器(210a)确定在先前时隙中小于THL或高于THH的最新时间样本是否低于THL,如果是,则如果存在当前时隙中的高于THH的并且比来自当前时隙低于THL的最早样本在时间上更晚的最早时间样本,那么确定已经在当前时隙中检测到触发阈值电平交叉,并且其中,如果所述N个处理器中的所述主处理器(210a)确定在先前时隙中低于THL或高于THH的最新时间样本高于THH,则如果存在当前时隙中的高于THH的并且比当前时隙中的低于THL的最早样本在时间上更晚的最早时间样本,那么所述N个处理器中的所述主处理器(210a)确定已经在当前时隙中检测到触发阈值电平交叉,并且其中,如果所述N个处理器中的主处理器(210a)确定已经检测到触发阈值交叉,则所述N个处理器中的主处理器(210a)判定在当前时隙中高于THH的最早样本和高于THH的最早样本的前一样本之间的某个时刻出现触发阈值电平交叉。
9.根据权利要求8所述的测量系统(100),其中,如果所述N个处理器中的所述主处理器(210a)确定发生了触发阈值电平交叉,则所述N个处理器中的所述主处理器(210a)执行一估计算法,所述估计算法估计在出现高于THH的最早样本的时刻与出现在高于THH的最早样本的前一样本的时刻之间的中途时刻出现触发阈值电平交叉。
CN201710061709.6A 2016-03-01 2017-01-26 具有数字边沿触发检测电路的测量系统 Active CN107144781B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662302127P 2016-03-01 2016-03-01
US62/302,127 2016-03-01
US201662314332P 2016-03-28 2016-03-28
US62/314,332 2016-03-28

Publications (2)

Publication Number Publication Date
CN107144781A CN107144781A (zh) 2017-09-08
CN107144781B true CN107144781B (zh) 2021-09-17

Family

ID=59722729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061709.6A Active CN107144781B (zh) 2016-03-01 2017-01-26 具有数字边沿触发检测电路的测量系统

Country Status (3)

Country Link
US (1) US10527650B2 (zh)
JP (1) JP6886823B2 (zh)
CN (1) CN107144781B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789039B2 (en) * 2018-12-17 2023-10-17 Tektronix, Inc. Abstracting of digital acquisition memory
KR102097223B1 (ko) * 2018-12-27 2020-04-03 한국산업기술대학교산학협력단 고주파 계측기를 위한 계측 신호 처리 방법 및 장치
DE102019112447A1 (de) * 2019-05-13 2020-11-19 Jenoptik Optical Systems Gmbh Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal
US11137428B2 (en) * 2019-06-28 2021-10-05 Rohde & Schwarz Gmbh & Co. Kg Interleaved acquisition system, single-house device as well as method of acquiring a high bandwidth input signal
US11431323B2 (en) * 2019-06-28 2022-08-30 Rohde & Schwarz Gmbh & Co. Kg Signal acquisition circuit, a single-housed device as well as method of acquiring data of an input signal
US10924130B1 (en) * 2019-10-10 2021-02-16 Guzik Technical Enterprises High resolution digital trigger detector
CN112485493B (zh) * 2020-11-12 2021-09-14 电子科技大学 一种基于示波器测量参数的触发方法
EP3936877B1 (en) * 2021-01-22 2022-12-21 Rohde & Schwarz GmbH & Co. KG Measurement instrument, measurement system, and signal processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311060A (ja) * 2001-04-17 2002-10-23 Yokogawa Electric Corp 波形測定器
CN101086510A (zh) * 2006-03-24 2007-12-12 特克特朗尼克公司 改进型数字触发器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888588A (en) 1988-10-17 1989-12-19 Tektronix, Inc. Digital trigger
US6753677B1 (en) 2003-02-28 2004-06-22 Agilent Technologies, Inc. Trigger jitter reduction for an internally triggered real time digital oscilloscope
US7072804B2 (en) 2004-09-28 2006-07-04 Agilent Technologies, Inc. Digital trigger filter for a real time digital oscilloscope
US20070200550A1 (en) * 2006-02-28 2007-08-30 Corredoura Paul L Trigger architecture, measurement system and method of use
US8374811B2 (en) * 2009-12-07 2013-02-12 Tektronix, Inc. High waveform throughput with a large acquisition memory
US20120001657A1 (en) * 2010-06-30 2012-01-05 Tektronix, Inc. Apparatus and method for improved edge triggering in a test and measurement instrument
US9239343B2 (en) * 2011-06-06 2016-01-19 Tektronix, Inc. Interleaved digital down-conversion on a test and measurement instrument
US8866659B2 (en) * 2012-08-07 2014-10-21 Guzik Technical Enterprises Data acquisition device with real time digital trigger
CN102880071B (zh) * 2012-09-24 2014-05-14 电子科技大学 一种具有高精度时间标记的数据采集系统
CN204349940U (zh) * 2014-12-17 2015-05-20 上海凌云天博光电科技有限公司 一种双边沿触发电路
CN104868887B (zh) * 2015-05-13 2017-10-03 中国电子科技集团公司第四十一研究所 一种基于高速数据采集平台的触发定位方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311060A (ja) * 2001-04-17 2002-10-23 Yokogawa Electric Corp 波形測定器
CN101086510A (zh) * 2006-03-24 2007-12-12 特克特朗尼克公司 改进型数字触发器

Also Published As

Publication number Publication date
US10527650B2 (en) 2020-01-07
CN107144781A (zh) 2017-09-08
JP6886823B2 (ja) 2021-06-16
JP2017167121A (ja) 2017-09-21
US20170254835A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
CN107144781B (zh) 具有数字边沿触发检测电路的测量系统
JP2733746B2 (ja) ロジック信号表示方法
JP4989840B2 (ja) 高速データストリームの捕捉および評価
JP2001352350A (ja) 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法
US20070222430A1 (en) Digital trigger
US9442136B2 (en) Real-time oscilloscope for generating a fast real-time eye diagram
JP4907663B2 (ja) デジタル信号においてクロックを再生するストローブ技法
US7668235B2 (en) Jitter measurement algorithm using locally in-order strobes
US7573957B2 (en) Strobe technique for recovering a clock in a digital signal
WO2001092904A2 (en) Ate timing measurement unit and method
US20070118316A1 (en) Determining frequency components of jitter
CN106353788B (zh) 模拟数字混合式脉冲幅度分析器及其分析方法
US9874587B1 (en) One-pass trigger jitter reduction for digital instruments
US10320407B1 (en) Low power synchronization of multiple analog to digital converters
US11789051B2 (en) Real-equivalent-time oscilloscope
US6901339B2 (en) Eye diagram analyzer correctly samples low dv/dt voltages
US8024142B1 (en) Method and system for analyzing signal waveforms
US8478554B1 (en) Reducing eye monitor data samplers in a receiver
US20140300371A1 (en) Device and method to prevent inter-system interference
US6912474B2 (en) Method and apparatus for high-speed synchronous digital acquisition derived in real -time from analog samples
US11789039B2 (en) Abstracting of digital acquisition memory
US6990416B2 (en) Qualification signal measurement, trigger, and/or display system
US20220260635A1 (en) Circuit for transferring data from one clock domain to another
US11994967B2 (en) Protocol aware oscilloscope for busses with sideband and control signals for error detection
RU225431U1 (ru) Устройство для определения места повреждения линии электропередачи

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant