CN204349940U - 一种双边沿触发电路 - Google Patents

Abstract

本申请公开一种双边沿触发电路，所述双边沿触发电路包括电压选通控制电路和比较分压电路，所述电压选通控制电路与外接电路相连接，能够接收外接电路传输的输出信号，并将所述输出信号转化成控制信号，所述比较分压电路获取所述控制信号后，将所述控制信号与基准电压相比较，据此产生相应的触发信号，并将所述触发信号传输至单片机，通过所述触发信号触发单片机进入ISP模式。本申请公开的双边沿触发电路，能够将外接电路输出的输出信号转化成相应的触发信号，并通过所述触发信号触发单片机进入ISP模式。这个过程中，不需要单片机的业务中断，从而提高单片机的工作效率。

Description

一种双边沿触发电路

技术领域

本公开涉及电路领域，尤其涉及一种双边沿触发电路。

背景技术

ISP(In-System Programming，在线编程)技术是一种广泛应用在单片机中的技术。通过ISP技术，能够通过简单的下载线直接为单片机芯片写入或者擦除程序，并支持在线调试，从而不需要编程器就可以实现对单片机芯片的开发。因此，具有ISP功能的单片机芯片可以直接焊接在电路板上，避免了在对单片机芯片进行调试时，频繁插入、取出单片机芯片对单片机芯片和电路板带来的不便，在单片机芯片领域得到了广泛的应用。

当通过ISP技术开发单片机芯片时，需要触发ISP程序。现有技术中在触发ISP程序时，采用的传统方法通常是对单片机进行插拔电处理，使单片机的业务中断，然后将单片机与外接的电路相连接，向单片机输入特定的触发信号，以便触发单片机进入ISP模式。当单片机进入ISP模式后，再为单片机供电，使单片机开始工作。

但是，发明人发现，采用传统方法触发单片机进入ISP模式时，单片机的业务会发生中断，降低单片机的工作效率。

实用新型内容

为克服相关技术中存在的问题，本公开提供一种双边沿触发电路。

为了解决上述技术问题，本实用新型实施例公开了如下技术方案：

根据本公开实施例的第一方面，提供一种双边沿触发电路，包括：互相连接的电压选通控制电路和比较分压电路，其中，

所述电压选通控制电路分别与外接电路和第一基准电源相连接，所述电压选通控制电路接收所述外接电路传输的输出信号，将所述输出信号转化成控制信号，并将所述控制信号传输至所述比较分压电路；

所述比较分压电路与第二基准电源相连接，在接收到所述电压选通控制电路输出的所述控制信号后，所述比较分压电路将所述控制信号与所述第二基准电源提供的基准电压相比较，产生相应的触发信号，并将所述触发信号传输至单片机。

结合第一方面，在第一方面第一种可能的实现方式中，所述电压选通控制电路包括：左控制电路、右控制电路和选通比较电路，其中，

所述左控制电路分别与外接电路，以及第一基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述左控制电路根据所述输出信号，产生相应的下降沿波形或上升沿波形，其中，所述第一基准电源包括所述第一基准子电源；

所述右控制电路分别与外接电路，以及第二基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述右控制电路根据所述输出信号，产生与所述左控制电路相反的波形，其中，若所述左控制电路产生下降沿波形，则所述右控制电路产生上升沿波形，若所述左控制电路产生上升沿波形，则所述右控制电路产生下降沿波形，所述第一基准电源包括所述第二基准子电源；

所述选通比较电路分别与所述左控制电路，以及右控制电路相连接，在接收到所述左控制电路和右控制电路产生的波形后，所述选通比较电路对所述波形进行选通处理，并输出控制信号。

结合第一方面第一种可能的实现方式，在第一方面第二种可能的实现方式中，所述左控制电路包括：第六电阻、第五电容、第三电容、第四电容、第一NMOS管、第二NMOS管、第四电阻、第七电阻、第七电容和第十电阻，其中，

所述第六电阻的第一端与所述外接电路相连接，接收所述单片机传输的所述输出信号，所述第六电阻的第二端与所述第五电容的第一端，以及所述第二NMOS管的栅极相连接；

所述第五电容的第一端与所述第六电阻的第二端相连接，所述第五电容的第二端接地；

所述第二NMOS管的漏极与所述第四电容的第二端，以及所述第七电阻的第二端相连接，所述第二NMOS管的栅极与所述第五电容的第一端，以及所述第六电阻的第二端相连接，所述第二NMOS管的源极接地；

所述第三电容的第一端接地，第二端分别与第一基准子电源、第四电容的第一端和第七电阻的第一端相连接；

所述第四电容的第一端接地，第二端分别与第七电阻的第二端、第一NMOS管的栅极，以及第二NMOS管的漏极相连接；

所述第一NMOS管的栅极分别与第七电阻的第二端、第四电容的第二端，以及第二NMOS管的漏极相连接，所述第一NMOS管的漏极与所述第四电阻的第二端相连接，所述第一NMOS管的源极分别于第七电容的第一端、第十电阻的第一端，以及所述选通比较电路相连接；

所述第四电阻的第一端与所述第三电容的第二端相连接，所述第四电阻的第二端与所述第一NMOS管的漏极相连接；

所述第七电阻的第一端分别与所述第一基准子电源、第三电容的第二端，以及第四电阻的第一端相连接，所述第七电阻的第二端分别与所述第四电容的第二端、第一NMOS管的栅极，以及第一NMOS管的漏极相连接；

所述第七电容的第一端分别与所述第一NMOS管的源极、第十电阻的第一端，以及所述选通比较电路相连接，所述第七电容的第二端接地；

所述第十电阻的第一端分别与所述第一NMOS管的源极和所述选通比较电路相连接，所述第十电阻的第二端接地。

结合第一方面第一种可能的实现方式，在第一方面第三种可能的实现方式中，所述右控制电路包括：第五电阻、第九电阻和第六电容，其中，

所述第五电阻的第一端与所述外接电路相连接，接收所述单片机传输的所述输出信号，所述第五电阻的第二端与第二基准子电源相连接；

所述第九电阻的第一端分别与所述外接电路，以及所述第五电阻的第一端相连接，所述第九电阻的第二端分别与所述选通比较电路，以及所述第六电容的第一端相连接；

所述第六电容的第一端分别与所述第九电阻的第二端，以及所述选通比较电路相连接，所述第六电容的第二端接地。

结合第一方面第一种可能的实现方式，在第一方面第四种可能的实现方式中，所述选通比较电路包括：第一二级管、第二二极管和第十一电阻，其中，

所述第一二极管的阳极与所述右控制电路相连接，所述第一二极管的阴极分别与所述第二二极管的阴极、第十一电阻的第一端，以及所述比较分压电路相连接；

所述第二二极管的阳极与所述左控制电路相连接，所述第二二极管的阴极分别与所述第一二极管的阴极、第十一电阻的第一端，以及所述比较分压电路相连接；

所述第十一电阻的第一端分别与所述第一二极管的阴极、第二二极管的阴极，以及所述比较分压电路相连接，所述第十一电阻的第二端接地。

结合第一方面，在第一方面第五种可能的实现方式中，所述比较分压电路包括：第八电阻、第三电阻、第二电容、第一运算放大器、第一电容、第二电阻和第一电阻，其中，

所述第八电阻的第一端接地，所述第八电阻的第二端分别与所述第三电阻的第二端，以及与所述第一运算放大器的负向输入端相连接；

所述第三电阻的第一端分别与所述第二电容的第二端、第二基准电源，以及所述第一电容的第二端相连接，所述第三电阻的第二端分别与第八电阻的第一端，以及所述第一运算放大器的负向输入端相连接；

所述第二电容的第一端接地，第二端分别与所述第二基准电源，以及所述第三电阻的第一端相连接；

所述第一运算放大器的负向输入端分别与所述第三电阻的第二端，以及所述第八电阻的第一端相连接，所述第一运算放大器的正向输入端与所述电压选通控制电路相连接，所述第一运算放大器的输出端与所述第二电阻的第二端相连接，所述第一运算放大器的负电源端接地，所述第一运算放大器的正电源端分别与所述第一电容的第二端以及所述第二基准电源、所述第二电容的第二端，以及所述第三电阻的第一端相连接；

所述第一电容的第一端接地，第二端分别与所述第二基准电源，以及所述第一运算放大器的正电源端相连接；

所述第二电阻的第一端分别与所述第一电阻的第一端，以及所述单片机相连接，所述第二电阻的第二端与所述第一运算放大器的输出端相连接；

所述第一电阻的第一端分别于所述第二电阻的第一端，以及所述单片机相连接，所述第一电阻的第二端接地。

本公开的实施例提供的技术方案可以包括以下有益效果：

本申请公开一种双边沿触发电路，所述双边沿触发电路包括互相连接的电压选通控制电路和比较分压电路，其中，所述双边沿触发电路中的电压选通控制电路分别与外接电路和第一基准电源相连接，能够接收外接电路传输的输出信号，并将所述输出信号转化成控制信号，所述比较分压电路与第二基准电源相连接，在获取所述控制信号后，所述比较分压电路将所述控制信号与所述第二基准电源产生的基准电压相比较，据此产生相应的触发信号，并将所述触发信号传输至单片机。

本申请公开的双边沿触发电路，能够将外接电路输出的输出信号转化成相应的触发信号，并通过所述触发信号触发单片机进入ISP模式。这个过程中，不需要单片机的业务中断，从而提高单片机的工作效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

图1是根据一示例性实施例示出的一种双边沿触发电路的电路结构示意图；

图2是根据一示例性实施例示出的一种双边沿触发电路的电路结构图；

图3是根据一示例性实施例示出的一种双边沿触发电路中，输出的波形示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本实用新型相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本实用新型的一些方面相一致的装置和方法的例子。

为了解决现有技术中存在的，在触发ISP程序时，需要单片机的业务发生中断，降低单片机的工作效率的问题，本申请公开了一种双边沿触发电路。

在本申请公开的一种双边沿触发电路中，所述双边沿触发电路包括：互相连接的电压选通控制电路和比较分压电路。

其中，所述电压选通控制电路分别与外接电路和第一基准电源相连接，所述电压选通控制电路接收所述外接电路传输的输出信号，将所述输出信号转化成控制信号，并将所述控制信号传输至所述比较分压电路；

所述比较分压电路与第二基准电源相连接，在接收到所述电压选通控制电路输出的所述控制信号后，所述比较分压电路将所述控制信号与所述第二基准电源提供的基准电压相比较，产生相应的触发信号，并将所述触发信号传输至单片机。

本申请公开一种双边沿触发电路，所述双边沿触发电路包括互相连接的电压选通控制电路和比较分压电路，其中，所述双边沿触发电路中的电压选通控制电路分别与外接电路和第一基准电源相连接，能够接收外接电路传输的输出信号，并将所述输出信号转化成控制信号，所述比较分压电路与第二基准电源相连接，在获取所述控制信号后，所述比较分压电路将所述控制信号与所述第二基准电源产生的基准电压相比较，据此产生相应的触发信号，并将所述触发信号传输至单片机。

本申请公开的双边沿触发电路，能够将外接电路输出的输出信号转化成相应的触发信号，并通过所述触发信号触发单片机进入ISP模式。这个过程中，不需要单片机的业务中断，从而提高单片机的工作效率。

参见图1所示的电路结构示意图，本申请公开的边沿触发电路中，包括相互连接的电压选通控制电路1和比较分压电路2。其中，所述电压选通控制电路1包括：左控制电路100、右控制电路200和选通比较电路300。

其中，所述左控制电路100分别与外接电路，以及第一基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述左控制电路根据所述输出信号，产生相应的下降沿波形或上升沿波形，其中，所述第一基准电源包括所述第一基准子电源；

所述右控制电路200分别与外接电路，以及第二基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述右控制电路200根据所述输出信号，产生与所述左控制电路100相反的波形，其中，若所述左控制电路100产生下降沿波形，则所述右控制电路200产生上升沿波形，若所述左控制电路100产生上升沿波形，则所述右控制电路200产生下降沿波形，所述第一基准电源包括所述第二基准子电源；

所述选通比较电路300分别与所述左控制电路100，以及右控制电路200相连接，在接收到所述左控制电路100和右控制电路200产生的波形后，所述选通比较电路300对所述波形进行选通处理，并输出控制信号。

其中，所述第一基准子电源和第二基准子电源均属于所述第一基准电源。在实际应用中，所述第一基准子电源和第二基准子电源可以是两个独立的电源，并输出相同大小的电平信号。另外，所述第一基准子电源和第二基准子电源也可以为同一电源，并且该电源分别与所述左控制电路，以及所述右控制电路相连接。

参见图2所示的电路结构示意图，其中，所述左控制电路包括：第六电阻R6、第五电容C5、第三电容C3、第四电容C4、第一NMOS管Q1、第二NMOS管Q2、第四电阻R4、第七电阻R7、第七电容C7和第十电阻R10。

其中，所述第六电阻R6的第一端与所述外接电路相连接，接收所述外接电路传输的所述输出信号，所述第六电阻R6的第二端与所述第五电容C5的第一端，以及所述第二NMOS管Q2的栅极相连接；其中，所述PIO0_1为所述外接电路传输的输出信号；

所述第五电容C5的第一端与所述第六电阻R6的第二端相连接，所述第五电容C5的第二端接地；

所述第二NMOS管Q2的漏极与所述第四电容C4的第二端，以及所述第七电阻R7的第二端相连接，所述第二NMOS管Q2的栅极与所述第五电容C5的第一端，以及所述第六电阻R6的第二端相连接，所述第二NMOS管Q2的源极接地；

所述第三电容C3的第一端接地，第二端分别与第一基准子电源、第四电容C4的第一端和第七电阻R7的第一端相连接；

所述第四电容C4的第一端接地，第二端分别与第七电阻R7的第二端、第一NMOS管Q1的栅极，以及第二NMOS管Q2的漏极相连接；

所述第一NMOS管Q1的栅极分别与第七电阻R7的第二端、第四电容C4的第二端，以及第二NMOS管Q2的漏极相连接，所述第一NMOS管Q1的漏极与所述第四电阻R4的第二端相连接，所述第一NMOS管Q1的源极分别于第七电容C7的第一端、第十电阻R10的第一端，以及所述选通比较电路相连接，具体的，所述第一NMOS管Q1的源极与所述选通比较电路中，第二二极管D2的阳极相连接；

所述第四电阻R4的第一端与所述第三电容C3的第二端相连接，所述第四电阻R4的第二端与所述第一NMOS管Q1的漏极相连接；

所述第七电阻R7的第一端分别与所述第一基准子电源、第三电容C3的第二端，以及第四电阻R4的第一端相连接，所述第七电阻R7的第二端分别与所述第四电容C4的第二端、第一NMOS管Q1的栅极，以及第一NMOS管Q1的漏极相连接；

所述第七电容C7的第一端分别与所述第一NMOS管Q1的源极、第十电阻R10的第一端，以及所述选通比较电路相连接，所述第七电容C7的第二端接地，具体的，所述第七电容C7的第一端与选通比较电路中，第二二极管D2的阳极相连接；

所述第十电阻R10的第一端分别与所述第一NMOS管Q1的源极和所述选通比较电路相连接，所述第十电阻R10的第二端接地。具体的，所述第十电阻R10的第一端与所述选通比较电路中，第二二极管D2的阳极相连接。

进一步的，本申请公开的双边沿触发电路中，所述右控制电路包括：第五电阻R5、第九电阻R9和第六电容C6。

其中，所述第五电阻R5的第一端与所述外接电路相连接，接收所述外接电路传输的所述输出信号，所述第五电阻R5的第二端与第二基准子电源相连接；其中，所述PIO0_1为所述外接电路传输的输出信号；

所述第九电阻R9的第一端分别与所述外接电路，以及所述第五电阻R5的第一端相连接，所述第九电阻R9的第二端分别与所述选通比较电路，以及所述第六电容C6的第一端相连接，具体的，所述第九电阻R9的第二端与所述选通比较电路中，第一二极管D1的阳极相连接；

所述第六电容C6的第一端分别与所述第九电阻R9的第二端，以及所述选通比较电路相连接，所述第六电容C6的第二端接地，具体的，所述第六电容C6的第一端与所述选通比较电路中，第一二极管D1的阳极相连接。

进一步的，所述选通比较电路包括：第一二级管D1、第二二极管D2和第十一电阻R11。

其中，所述第一二极管D1的阳极与所述右控制电路相连接，所述第一二极管D1的阴极分别与所述第二二极管D2的阴极、第十一电阻R11的第一端，以及所述比较分压电路相连接，具体的，所述第一二极管D1的阳极分别与所述右控制电路中，第九电阻的第二端，以及第六电阻的第一端相连接，所述第一二极管D1的阴极与所述比较分压电路中，第一运算放大器的正向输入端相连接；

所述第二二极管D2的阳极与所述左控制电路相连接，所述第二二极管D2的阴极分别与所述第一二极管D1的阴极、第十一电阻R11的第一端，以及所述比较分压电路相连接，其中，所述第二二极管D2的阳极与所述左控制电路中，第十电阻R10的第一端、第七电容C7的第一端，以及第一NMOS管Q1的源极相连接，所述第二二极管D2的阴极与所述比较分压电路中第一运算放大器的正向输入端相连接；

所述第十一电阻R11的第一端分别与所述第一二极管D1的阴极、第二二极管D2的阴极，以及所述比较分压电路相连接，所述第十一电阻R10的第二端接地。具体的，所述第十一电阻R10的第一端与所述比较分压电路中第一运算放大器的正向输入端相连接。

进一步的，所述比较分压电路包括：第八电阻R8、第三电阻R3、第二电容C2、第一运算放大器U1A、第一电容C1、第二电阻R2和第一电阻R1。

其中，所述第八电阻R8的第一端接地，所述第八电阻R8的第二端分别与所述第三电阻R3的第二端，以及与所述第一运算放大器U1A的负向输入端相连接；

所述第三电阻R3的第一端分别与所述第二电容C2的第二端、第二基准电源，以及所述第一电容C1的第二端相连接，所述第三电阻R3的第二端分别与第八电阻R8的第一端，以及所述第一运算放大器U1A的负向输入端相连接；

所述第二电容C2的第一端接地，第二端分别与所述第二基准电源，以及所述第三电阻R3的第一端相连接；

所述第一运算放大器U1A的负向输入端分别与所述第三电阻R3的第二端，以及所述第八电阻R8的第一端相连接，所述第一运算放大器U1A的正向输入端与所述电压选通控制电路相连接，所述第一运算放大器U1A的输出端与所述第二电阻R2的第二端相连接，所述第一运算放大器U1A的负电源端接地，所述第一运算放大器U1A的正电源端分别与所述第一电容C1的第二端以及所述第二基准电源、所述第二电容C2的第二端，以及所述第三电阻R3的第一端相连接，具体的，所述第一运算放大器U1A的正向输入端与所述电压选通控制电路中，第一二级管D1的阴极以及第二二级管D2的阴极相连接；

所述第一电容C1的第一端接地，第二端分别与所述第二基准电源，以及所述第一运算放大器U1A的正电源端相连接；

所述第二电阻R2的第一端分别与所述第一电阻R1的第一端，以及所述单片机相连接，所述第二电阻R2的第二端与所述第一运算放大器U1A的输出端相连接；

所述第一电阻R1的第一端分别于所述第二电阻R2的第一端，以及所述单片机相连接，所述第一电阻R1的第二端接地。

其中，所述第二基准电源可以为一个独立的电源，并且输出的电平信号与所述第一基准电源相等，或者，所述第二基准电源与所述第一基准电源为同一基准电源。

另外，所述第二电阻R2的第一端，以及所述第一电阻R1的第一端均与所述单片机相连接，从而能够将触发信号传输至所述单片机。

本申请公开的双边沿触发电路，能够接收外接电路传输的输出信号，并将所述输出信号转化为触发信号，并将所述触发信号传输至单片机，以便通过所述触发信号使单片机进入ISP模式。

其中，外接电路传输的输出信号包括多种形式，如：高电平、低电平、高电平变为低电平，以及低电平变为高电平等。当所述输出信号为高电平变为低电平的形式时，则可在本申请公开的双边沿触发电路的作用下，转换为触发信号，从而触发单片机进入ISP模式。

参见图2所示的电路图，其中，PIO0_1为外接电路传输的输出信号。当PIO0_1由高电平变为低电平时，左控制电路中的第五电容C5处的电压U1，会由第六电阻R6放电，第二NMOS管Q2截止；在C5放电致使Q2截止后，第一基准子电源VCC通过第七电阻R7给第四C4充电，达到阈值电压后Q1导通，第一基准子电源VCC通过第四电阻R4给第七电容C7充电，此时第七电容C7处的电压U2呈现上升波形；在右控制电路中，此时第六电容C6处的电压U4经过第九电阻R9和第十一电阻R11放电；然后进入选通电路中，初始时刻电压U4高于电压U2，第一二极管D1导通，第二二极管D2截止，一段时间后，电压U2高于电压U4，D2导通；电压U3进入比较分压电路，在PIO0_1电平由高变低的过程中，会出现一段时间内的电压值小于基准电压值，其中，所述基准电压值为第二基准电源VCC产生的电压，这种情况下，经过第一运算放大器后输出低电平的电信号。所述低电平的电信号即为触发信号，参见图2所示的电路图，Reset端口处输出所述触发信号，并将所述触发信号传输至单片机，以便使单片机进入ISP模式。

由此可知，当外接电路传输的输出信号由高电平变为低电平时，本申请公开的双边沿触发电路输出电压将会出现某一时段的低电平，其余时间均为高电平，其波形如图3所示，当输出电压为低电平时，该输出电压即为触发信号，能够触发单片机进入ISP模式。

另外，当外接电路的输出信号PIO0_1由低电平变为高电平时，左控制电路中第五电容C5处的电压U1经过电阻R6充电，当电压高于Q2阈值电压时，Q2导通；在第五电容C5充电致使第二NMOS管Q2导通后，第四电容C4通过Q2放电，当C4处的电压小于阈值电压后Q1截止，第七电容C7通过第十电阻R10放电，此时U2呈现下降波形，波形见图h；在右控制电路中，外接电路的输出信号PIO0_1经过第九电阻R9给第六电容C6充电；进入选通电路后，开始时电压U2高于电压U4，D2导通，D1截止，一段时间后，电压U4高于电压U2，D1导通，D2截止；U3电压进入比较分压电路后，在PIO0_1的电平由低变高的过程中，会出现一段时间内的电压值小于基准电压值，经过第一运算放大器后输出低电平的电信号，所述低电平的电信号即为触发信号，参见图2所示的电路图，Reset端口处输出所述触发信号，并将所述触发信号传输至单片机，以便使单片机进入ISP模式。

由此可知，当外接电路传输的输出信号由低电平变为高电平时，本申请公开的双边沿触发电路输出电压将会出现某一时段的低电平，其余时间均为高电平，其波形如图3所示，当输出电压为低电平时，该输出电压即为触发信号，能够触发单片机进入ISP模式。

根据上述的描述可知，当外接电路传输的输出信号由高电平变为低电平，或者由低电平变为高电平时，本申请公开的双边沿触发电路都能够将所述输出信号转化为触发信号，并传输给单片机，使单片机在触发下进入ISP模式。通过本申请公开的双边沿电路触发单片机进入ISP模式，这个过程中，不需要单片机的业务中断，从而不会降低单片机的工作效率。

另外，当外接电路的输出信号PIO0_1为高电平时，左控制电路中的第五电容C5被充电，第五电容C5处的电压U1为高电平，达到第二NMOS管Q2的阈值电压，Q2导通，此时Q2的漏极电压近似于0V电压，无法达到第一NMOS管Q1的阈值电压，Q1关闭，Q2源极电压U2为0V；在右控制电路中，第六电容C6处的电压U4位于高电平，U2，U4进入选通比较电路，由于电压U4高于电压U2，此时二极管D2截止，第一二极管D1导通，电压U3为电压U4减去第一二极管D1的导通压降后的差值；通过合理配置第二基准电源VCC，使第八电阻R8处的基准电压值U5小于电压U3，通过第一运算放大器后输出高电平U6，并通过第一电阻R1和第二电阻R2做分压处理。这种情况下，所述双边沿电路的输出端Reset输出高电平。

另外，当外接电路的输出信号PIO0_1为低电平时，左控制电路中的第一电容C1处的电压U1处于低电平，未达到第二NMOS管Q2的阈值电压，所以Q2不导通，此时第一NMOS管Q1的栅极通过上拉电阻处于高电平，Q1导通，于是第七电容C7处的电压U2处于高电平，右控制电路中第六电容C6处的电压U4处于低电平。U2，U4进入选通比较电路，由于此时电压U2高于电压U4，第二二极管D2导通，D1截止，电压U3为电压U2减去D2的导通压降后的差值，U3与第八电阻R8处的基准电压值U5相比较，输出高电平U6，并通过第一电阻R1和第二电阻R2做分压处理。这种情况下，所述双边沿电路的输出端Reset输出高电平。

由此可知，当外接电路的输出信号PIO0_1为高电平或低电平时，双边沿触发电路的输出均为高电平。若单片机进入ISP模式，双边沿触发电路的输出端Reset向单片机传输高电平的电信号后，接收到所述高电平的电信号的单片机开始工作。

由此可知，本申请所公开的双边沿触发电路与外接电路和单片机相连接。当需要触发单片机进入ISP模式时，可对所述外接电路进行调节，使所述外接电路输出高电平变为低电平的电信号，或者使所述外接电路输出低电平变为高电平的电信号，本申请公开的双边沿触发电路接收到外接电路的输出信号后，将其转化为触发信号，并传输至单片机，使接收到触发信号的单片机进入ISP模式。

当单片机进入ISP模式后，可对所述外接电路进行调节，使所述外接电路输出高电平或者低电平的电信号，本申请公开的双边沿触发电路接收到外接电路的输出信号后，输出高电平的电信号，并将所述高电平的电信号传输至单片机，单片机接收到所述高电平的电信号后，开始工作。

通过上述陈述可知，通过本申请公开的双边沿触发电路，能够将外接电路传输的输出信号转化为触发信号，并将所述触发信号传输给单片机，使单片机在触发下进入ISP模式，这个过程中，不需要单片机的业务中断，从而提高单片机的工作效率。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本实用新型的其它实施方案。本申请旨在涵盖本实用新型的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本实用新型的真正范围和精神由下面的权利要求指出。

应当理解的是，本实用新型并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。

Claims (6)

1.一种双边沿触发电路，其特征在于，包括：互相连接的电压选通控制电路和比较分压电路，其中，

所述电压选通控制电路分别与外接电路和第一基准电源相连接，所述电压选通控制电路接收所述外接电路传输的输出信号，将所述输出信号转化成控制信号，并将所述控制信号传输至所述比较分压电路；

所述比较分压电路与第二基准电源相连接，在接收到所述电压选通控制电路输出的所述控制信号后，所述比较分压电路将所述控制信号与所述第二基准电源提供的基准电压相比较，产生相应的触发信号，并将所述触发信号传输至单片机。

2.根据权利要求1所述的电路，其特征在于，所述电压选通控制电路包括：左控制电路、右控制电路和选通比较电路，其中，

所述左控制电路分别与外接电路，以及第一基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述左控制电路根据所述输出信号，产生相应的下降沿波形或上升沿波形，其中，所述第一基准电源包括所述第一基准子电源；

所述右控制电路分别与外接电路，以及第二基准子电源相连接，在接收到所述外接电路产生的输出信号后，所述右控制电路根据所述输出信号，产生与所述左控制电路相反的波形，其中，若所述左控制电路产生下降沿波形，则所述右控制电路产生上升沿波形，若所述左控制电路产生上升沿波形，则所述右控制电路产生下降沿波形，所述第一基准电源包括所述第二基准子电源；

所述选通比较电路分别与所述左控制电路，以及右控制电路相连接，在接收到所述左控制电路和右控制电路产生的波形后，所述选通比较电路对所述波形进行选通处理，并输出控制信号。

3.根据权利要求2所述的电路，其特征在于，所述左控制电路包括：第六电阻、第五电容、第三电容、第四电容、第一NMOS管、第二NMOS管、第四电阻、第七电阻、第七电容和第十电阻，其中，

所述第六电阻的第一端与所述外接电路相连接，接收所述单片机传输的所述输出信号，所述第六电阻的第二端与所述第五电容的第一端，以及所述第二NMOS管的栅极相连接；

所述第五电容的第一端与所述第六电阻的第二端相连接，所述第五电容的第二端接地；

所述第二NMOS管的漏极与所述第四电容的第二端，以及所述第七电阻的第二端相连接，所述第二NMOS管的栅极与所述第五电容的第一端，以及所述第六电阻的第二端相连接，所述第二NMOS管的源极接地；

所述第三电容的第一端接地，第二端分别与第一基准子电源、第四电容的第一端和第七电阻的第一端相连接；

所述第四电容的第一端接地，第二端分别与第七电阻的第二端、第一NMOS管的栅极，以及第二NMOS管的漏极相连接；

所述第一NMOS管的栅极分别与第七电阻的第二端、第四电容的第二端，以及第二NMOS管的漏极相连接，所述第一NMOS管的漏极与所述第四电阻的第二端相连接，所述第一NMOS管的源极分别于第七电容的第一端、第十电阻的第一端，以及所述选通比较电路相连接；

所述第四电阻的第一端与所述第三电容的第二端相连接，所述第四电阻的第二端与所述第一NMOS管的漏极相连接；

所述第七电阻的第一端分别与所述第一基准子电源、第三电容的第二端，以及第四电阻的第一端相连接，所述第七电阻的第二端分别与所述第四电容的第二端、第一NMOS管的栅极，以及第一NMOS管的漏极相连接；

所述第七电容的第一端分别与所述第一NMOS管的源极、第十电阻的第一端，以及所述选通比较电路相连接，所述第七电容的第二端接地；

所述第十电阻的第一端分别与所述第一NMOS管的源极和所述选通比较电路相连接，所述第十电阻的第二端接地。

4.根据权利要求2所述的电路，其特征在于，所述右控制电路包括：第五电阻、第九电阻和第六电容，其中，

所述第五电阻的第一端与所述外接电路相连接，接收所述单片机传输的所述输出信号，所述第五电阻的第二端与第二基准子电源相连接；

所述第九电阻的第一端分别与所述外接电路，以及所述第五电阻的第一端相连接，所述第九电阻的第二端分别与所述选通比较电路，以及所述第六电容的第一端相连接；

所述第六电容的第一端分别与所述第九电阻的第二端，以及所述选通比较电路相连 接，所述第六电容的第二端接地。

5.根据权利要求2所述的电路，其特征在于，所述选通比较电路包括：第一二极管、第二二极管和第十一电阻，其中，

所述第一二极管的阳极与所述右控制电路相连接，所述第一二极管的阴极分别与所述第二二极管的阴极、第十一电阻的第一端，以及所述比较分压电路相连接；

所述第二二极管的阳极与所述左控制电路相连接，所述第二二极管的阴极分别与所述第一二极管的阴极、第十一电阻的第一端，以及所述比较分压电路相连接；

所述第十一电阻的第一端分别与所述第一二极管的阴极、第二二极管的阴极，以及所述比较分压电路相连接，所述第十一电阻的第二端接地。

6.根据权利要求1所述的电路，其特征在于，所述比较分压电路包括：第八电阻、第三电阻、第二电容、第一运算放大器、第一电容、第二电阻和第一电阻，其中，

所述第八电阻的第一端接地，所述第八电阻的第二端分别与所述第三电阻的第二端，以及与所述第一运算放大器的负向输入端相连接；

所述第三电阻的第一端分别与所述第二电容的第二端、第二基准电源，以及所述第一电容的第二端相连接，所述第三电阻的第二端分别与第八电阻的第一端，以及所述第一运算放大器的负向输入端相连接；

所述第二电容的第一端接地，第二端分别与所述第二基准电源，以及所述第三电阻的第一端相连接；

所述第一运算放大器的负向输入端分别与所述第三电阻的第二端，以及所述第八电阻的第一端相连接，所述第一运算放大器的正向输入端与所述电压选通控制电路相连接，所述第一运算放大器的输出端与所述第二电阻的第二端相连接，所述第一运算放大器的负电源端接地，所述第一运算放大器的正电源端分别与所述第一电容的第二端以及所述第二基准电源、所述第二电容的第二端，以及所述第三电阻的第一端相连接；

所述第一电容的第一端接地，第二端分别与所述第二基准电源，以及所述第一运算放大器的正电源端相连接；

所述第二电阻的第一端分别与所述第一电阻的第一端，以及所述单片机相连接，所述第二电阻的第二端与所述第一运算放大器的输出端相连接；

所述第一电阻的第一端分别于所述第二电阻的第一端，以及所述单片机相连接，所 述第一电阻的第二端接地。