JP4943274B2 - 波形表示方法 - Google Patents
波形表示方法 Download PDFInfo
- Publication number
- JP4943274B2 JP4943274B2 JP2007219969A JP2007219969A JP4943274B2 JP 4943274 B2 JP4943274 B2 JP 4943274B2 JP 2007219969 A JP2007219969 A JP 2007219969A JP 2007219969 A JP2007219969 A JP 2007219969A JP 4943274 B2 JP4943274 B2 JP 4943274B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- waveform
- data
- write cycles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
「HOW TO USE DDR SDRAM」、Elpida Memory, Inc.、[平成19年8月24日検索]、インターネット<URL:http://www.elpida.com/pdfs/E0234E40.pdf>(対応日本語版、インターネット<URL:http://www.elpida.com/pdfs/J0234E40.pdf>) 「DPO7000 Series and DSA/DPO70000 Series Digital Phosphor Oscilloscopes Quick Start User Manual」、Tektronix, Inc.、[平成19年8月24日検索]、インターネット<URL:http://www2.tek.com/cmswpt/mafinder.lotr?va=1> 「A Time-Saving Method for Analyzing Signal Integrity in DDR Memory Buses」、Agilent Technologies, Inc.、[平成19年8月24日検索]、インターネット<URL:http://cp.literature.agilent.com/litweb/pdf/5989-6664EN.pdf>(対応日本語版<URL:http://cp.literature.agilent.com/litweb/pdf/5989-6664JAJP.pdf>) 「Agilent InfiniiScanを用いたDDRのREAD/WRITE切り分け」、Agilent Technologies, Inc.、[平成19年8月24日検索]、インターネット<URL:http://jp.tm.agilent.com/tmo/mibu/adf/applications/ddr/DDR_Infiniiscan.pdf>
1)両サイクルのバースト信号のDQS振幅の差
2)両サイクルのDQSバースト信号の立ち上がり又は立ち下がり時間の差
3)両サイクルのDQSプリアンブルのパルス幅の差
72 第2チャンネル入力増幅回路
74 トリガ回路
76 記録制御回路
78 第1チャンネル・アナログ・デジタル変換回路
80 第2チャンネル・アナログ・デジタル変換回路
82 アクイジション・メモリ
86 表示メモリ
88 表示装置
Claims (3)
- 波形表示装置を用いたソース・シンクロナス・バスのリード及びライト・サイクル夫々に関する信号波形から設定された一方の信号波形を表示する波形表示方法であって、
上記リード及びライト・サイクル夫々のデータ・ストローブ信号及びデータ信号の夫々を上記波形表示装置の異なるチャンネルで受けるステップと、
上記リード又はライト・サイクルのデータ・ストローブ信号中のバースト信号の前にあるアイドル時間を検出することによって、上記バースト信号の最初の部分でトリガをかけるステップと、
上記バースト信号の周波数を測定するステップと、
測定された上記周波数を用いて、上記バースト信号のエッジ位置に対する上記リード及びライト・サイクル夫々の上記データ信号の推定エッジ位置を求めるステップと、
上記バースト信号の上記エッジ位置及び上記推定エッジ位置の関係を用いて、上記リード及びライト・サイクル夫々の上記データ・ストローブ信号にトリガをかけ、夫々の振幅を測定するステップと、
上記リード及びライト・サイクル夫々の上記データ・ストローブ信号の上記振幅の間の振幅差を用いて、上記リード及びライト・サイクルの一方に関する上記データ・ストローブ信号又は上記データ信号の波形を表示するステップと
を具える波形表示方法。 - 波形表示装置を用いたソース・シンクロナス・バスのリード及びライト・サイクル夫々に関する信号波形から設定された一方の信号波形を表示する波形表示方法であって、
上記リード及びライト・サイクル夫々のデータ・ストローブ信号及びデータ信号の夫々を上記波形表示装置の異なるチャンネルで受けるステップと、
上記リード及びライト・サイクル夫々のデータ・ストローブ信号中のバースト信号の前にあるアイドル時間を検出することによって、上記バースト信号の最初の部分でトリガをかけるステップと、
上記バースト信号の周波数を測定するステップと、
測定された上記周波数を用いて、上記バースト信号のエッジ位置に対する上記リード及びライト・サイクル夫々の上記データ信号の推定エッジ位置を求めるステップと、
上記バースト信号の上記エッジ位置及び上記推定エッジ位置の関係を用いて、上記リード及びライト・サイクル夫々の上記データ・ストローブ信号にトリガをかけ、夫々の上記バースト信号の上記エッジの立ち上がり時間又は立ち下がり時間を測定するステップと、
上記リード及びライト・サイクル夫々の上記立ち上がり時間又は上記立ち下がり時間の間に時間差を用いて、上記リード及びライト・サイクルの一方に関する上記データ・ストローブ信号又は上記データ信号の波形を表示するステップと
を具える波形表示方法。 - 波形表示装置を用いたソース・シンクロナス・バスのリード及びライト・サイクル夫々に関する信号波形から設定された一方の信号波形を表示する波形表示方法であって、
上記リード及びライト・サイクル夫々のデータ・ストローブ信号及びデータ信号の夫々を上記波形表示装置の異なるチャンネルで受けるステップと、
上記リード及びライト・サイクル夫々のデータ・ストローブ信号中のバースト信号の前にあるアイドル時間を検出することによって、上記バースト信号の最初の部分でトリガをかけるステップと、
上記リード及びライト・サイクル夫々の上記データ・ストローブ信号中のプリアンブルのパルス幅を複数回測定するステップと、
上記パルス幅にばらつきがある場合に、上記パルス幅の差を用いてトリガをかけることにより、上記リード及びライト・サイクルの一方に関する上記データ・ストローブ信号又は上記データ信号の波形を表示するステップと
を具える波形表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219969A JP4943274B2 (ja) | 2007-08-27 | 2007-08-27 | 波形表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219969A JP4943274B2 (ja) | 2007-08-27 | 2007-08-27 | 波形表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009053032A JP2009053032A (ja) | 2009-03-12 |
JP4943274B2 true JP4943274B2 (ja) | 2012-05-30 |
Family
ID=40504238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219969A Expired - Fee Related JP4943274B2 (ja) | 2007-08-27 | 2007-08-27 | 波形表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4943274B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11169191B2 (en) | 2019-03-29 | 2021-11-09 | Rohde & Schwarz Gmbh & Co. Kg | Method and apparatus for estimating a phase relation between binary signals |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5269457B2 (ja) * | 2008-03-27 | 2013-08-21 | テクトロニクス・インコーポレイテッド | 波形表示方法 |
US9599639B2 (en) * | 2013-04-05 | 2017-03-21 | Tektronix, Inc. | Device and method to prevent inter-system interference |
US11906583B2 (en) | 2021-12-08 | 2024-02-20 | Rohde & Schwarz Gmbh & Co. Kg | Method and measurement instrument for testing a device under test |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011692A (ja) * | 1998-06-16 | 2000-01-14 | Advantest Corp | メモリ試験装置 |
-
2007
- 2007-08-27 JP JP2007219969A patent/JP4943274B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11169191B2 (en) | 2019-03-29 | 2021-11-09 | Rohde & Schwarz Gmbh & Co. Kg | Method and apparatus for estimating a phase relation between binary signals |
Also Published As
Publication number | Publication date |
---|---|
JP2009053032A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451189B2 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
US7307895B2 (en) | Self test for the phase angle of the data read clock signal DQS | |
JP4943274B2 (ja) | 波形表示方法 | |
JPWO2007129386A1 (ja) | 試験装置および試験方法 | |
JP5143836B2 (ja) | 検出装置及び試験装置 | |
US7100099B2 (en) | Test apparatus | |
KR20110093606A (ko) | 수신 장치, 시험 장치, 수신 방법, 및 시험 방법 | |
TWI479499B (zh) | 測試裝置以及測試方法 | |
JP7237477B2 (ja) | 試験測定システム及びそのための方法 | |
JPH10267999A (ja) | Pllジッタ測定方法及び集積回路 | |
TW201300806A (zh) | 測試裝置以及測試方法 | |
JP5269457B2 (ja) | 波形表示方法 | |
JP4782271B2 (ja) | 半導体デバイス試験方法・半導体デバイス試験装置 | |
TWI471865B (zh) | 測試裝置以及測試方法 | |
US7495429B2 (en) | Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines | |
US20080232538A1 (en) | Test apparatus and electronic device | |
US10002650B1 (en) | Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method | |
JP5314755B2 (ja) | 受信装置、試験装置、受信方法および試験方法 | |
JP5160999B2 (ja) | トリガ条件良否判定方法 | |
JPWO2008123282A1 (ja) | ノイズイミュニティ評価装置 | |
TWI390226B (zh) | Receiving device, test device, receiving method and test method | |
US11906583B2 (en) | Method and measurement instrument for testing a device under test | |
JP5158424B2 (ja) | 波形測定装置 | |
JP2009128081A (ja) | ウィンドウ判定回路 | |
US9959185B2 (en) | Memory system capable of generating notification signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101022 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120229 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |