JP5160999B2 - トリガ条件良否判定方法 - Google Patents

Description

本発明は、オシロスコープ等の波形表示装置におけるトリガ条件の良否を判定する方法に関し、特に複雑なトリガ条件が適当なものかどうか、自動的に判断できるようにする方法に関する。

オシロスコープのごとき波形表示装置は、種々の電気信号（被測定信号）を波形として表示し、被測定信号の特性の測定に使用される。

図１は、デジタル・オシロスコープのごとき波形表示装置の一例の機能ブロック図である。図示せずも、ＣＰＵが採用され、これによってオシロスコープの各ブロックが制御される。また、表示画面及び操作パネルを用いて、ユーザはオシロスコープに種々の設定が行える。なお、図１では入力チャンネルが２チャンネルの例を示すが、もっと多数の入力チャンネルを有するものも販売されている。

第１及び第２チャンネル入力増幅回路７０及び７２は、第１及び第２入力信号に応じて適切に増幅し、夫々対応する第１及び第２アナログ・デジタル変換回路（ＡＤＣ）７８及び８０に供給する。第１及び第２ＡＤＣ７８及び８０は、アナログの第１及び第２入力信号をデジタル・データ（波形データ）に変換し、アクイジション（Acquisition）メモリ８２に供給する。トリガ回路７４は、設定されたトリガ条件を満たす部分（トリガ点）が入力信号中にあるか否かを検出する。記録制御回路７６は、入力信号の周波数に応じて第１及び第２ＡＤＣ７８及び８０のサンプリング・レートを変更するとともに、トリガ回路７４がトリガ点を検出すると、トリガ点の時間的位置がアクイジション・メモリ８２中の波形データの中心となるように制御しつつ、アクイジション・メモリ８２が満杯になるまで波形データを更新してメモリ８２に記憶させる。なお、トリガ点の後に信号に応じて設定されるホールド・オフ期間中は、トリガ条件を満たしてもトリガはかからない。

ラスタライザ８６は、アクイジション・メモリ８２に取り込まれた線形な波形データから、表示に使用する部分の波形データをラスタ化し、表示画面と対応する２次元アドレス空間を有するラスタライザ・メモリ８８に記憶する。ラスタ走査メモリ９０は、２次元アドレス空間を有し、過去にラスタライザ・メモリ８８から渡された波形データを、各アドレスに累積する。減衰制御回路９２は、ラスタ走査メモリ９０内の各記憶位置に蓄積された値を単位時間当たり所定量（選択された値）だけ減らす。これよって、ラスタ走査メモリ９０の各記憶位置の値は、波形データの発生頻度に応じた値となる。表示装置９４は、ラスタ走査メモリ９０の各記憶位置の値に応じた画像を表示する。このとき、虹の七色に対応させ、頻度が高いほど赤に近い色、頻度が低いほど紫に近い色とすることで、表示装置９４の画面には、頻度に応じた色を有する波形として被測定信号が表示される。

例えば、米国テクトロニクス社製ＤＰＯ７０００シリーズ型オシロスコープでは、非特許文献１の「Automated Measurement Selections」に記述されるように、被測定信号の種々の基本特性値を容易に測定できる機能が標準で用意されている。基本特性値としては、例えば、周期、振幅、最大値、最小値などがある。また、正及び負パルス幅や、電圧を時間で積分した値（面積:Area）といった特性値も測定可能となっている。正パルス幅とは、パルス信号のグランド・レベルより正の部分のパルス幅（時間で示される）であり、負パルス幅とはグランド・レベルより負の部分のパルス幅である。

ＤＰＯ７０００シリーズでは、非特許文献１にあるように、立ち上がり又は立ち下がりエッジでトリガをかけるエッジ・トリガの他にも、多数のピンポイント・トリガを設定できる。そのうちのいくつかを説明すると、セットアップ／ホールドタイム違反トリガは、設定した一定時間中に入力信号に変化があると、トリガをかける。ラント（Runt）トリガは、２つのしきい値の一方を通過してから他方を通過する前に、最初のしきい値を再度通過すると、トリガをかける。トランジション（遷移）トリガは、指定した時間より高速又は低速に２つのしきい値の間を遷移するパルス・エッジを検出してトリガをかける。パルス幅トリガは、設定した時間内にパルス幅が収まるか又は収まらない場合にトリガをかける。

こうした種々のトリガを組み合わせることで、ＤＤＲ（Double Data Rate）メモリの双方向性バスにおけるデータ・ストローブ信号（ＤＱＳ）及びデータ信号（ＤＱ）信号のリード・サイクルとライト・サイクルを切り分けて取得し、その特性を試験することが行われている。なお、ＤＱＳは、ＤＱに対するクロック信号の役割を果たす信号である。

図２を参照すると、その方法の１つは、両サイクルのトグル部分のＤＱＳの最初の立ち上がりエッジに対するＤＱ信号の立ち上がりエッジの位相差を利用する方法である。試験では、ＤＱ信号として、リード・サイクルのＱａ０及びライト・サイクルのＤ０が”１”なる試験パターンが利用される。そして、リード・サイクルでは、トグル部分のＤＱＳの最初の立ち上がりエッジとＱａ０の立ち上がりエッジがほぼ同相となり、ライト・サイクルでは、トグル部分のＤＱＳの最初の立ち上がりエッジとＤ０の立ち上がりエッジがほぼ９０度異なる。そこで、例えば、ＤＱＳのトグル部分の両エッジに対してしきい値を設定して検出すると伴に、この両エッジから９０度ずれた位相の付近におけるＤＱに関して、セットアップ／ホールドタイム違反トリガを設定する。すると、ＤＱＳのバースト信号の立ち上がり又は立ち下がりエッジに対し、９０度ずれた位相の付近におけるＤＱにおいて”０”から”１”又は”１”から”０”への遷移による最初の立ち上がり又は立ち下がりエッジが現れた位置でトリガがかかり、アクイジション・メモリにライト・サイクルのＤＱＳとＤＱが保持される。

この他にも次のような両サイクルの差を利用して切り分けが行われる。こうしたトリガ条件の設定については、例えば、特願２００７−２１９９６９明細書に開示されている。ただし、これら条件は製品個別の特性に応じた適切な調整が必要で、この点がトリガ条件の設定を困難にしている。
・両サイクルのトグル部分のＤＱＳ振幅の差
・両サイクルのＤＱＳトグル部分の立ち上がり又は立ち下がり時間の差
・両サイクルのＤＱＳプリアンブルのパルス幅の差

なお、ＤＤＲメモリの動作については、非特許文献２に詳しい。

「DPO7000 Series and DSA/DPO70000 Series Digital Phosphor Oscilloscopes Quick Start User Manual」、Tektronix, Inc.、［平成２０年７月２５日検索］、インターネット＜URL：http://www2.tek.com/cmswpt/mafinder.lotr?va=1＞ 「HOW TO USE DDR SDRAM」、Elpida Memory, Inc.、［平成２０年７月２５日検索］、インターネット＜URL：http://www.elpida.com/pdfs/E0234E40.pdf＞（対応日本語版、インターネット＜URL：http://www.elpida.com/pdfs/J0234E40.pdf＞） 特願２００７−２１９９６９明細書

ＤＤＲメモリにおけるリード及びライト・サイクル間の信号の切り分けでは、ＤＤＲメモリの特性によっては、両サイクルを切り分けられない、即ち、設定したトリガ条件ではトリガが適切にかからない場合も多い。この場合、上述したＤＱＳ振幅差を適切に捕らえるため、これに対するしきい値レベルを修正するといったトリガ条件の修正が必要となる。また、デバイスの特性試験では、デバイスに精通したユーザが実施しないこともあるので、所望の被測定信号が得られる端子でない端子にプローブを取り付けてしまい、誤った信号をオシロスコープに入力する場合も多々起こる。こうした状況において、設定した複雑なトリガ条件（以下、複合トリガ条件と呼ぶ）の良否を波形表示装置が自動的に判断してくれれば、ユーザは複合トリガ条件の種々の条件を修正したり、または、プローブの取付端子の誤りに早く気づくことができ、試験時間を短縮できる。しかし、現状では、ユーザが表示画面の表示状態を見て、トリガが適切にかかっているが否かを判断している。

そこで、複雑なトリガ条件を設定した場合において、トリガ条件の良否を装置が自動的に判断できるようにすることで、より適切なトリガ条件への修正をユーザに促したり、その他の設定変更の必要性に短時間で気づくようにすることが望まれている。

本発明は、入力信号をアナログ・デジタル変換して波形データを生成する装置において実施される。まず、入力信号の周期など、所定の基本特性値が装置の標準的な機能を用いて測定される。この選択された基本特性値に応じて、トリガ条件の良否判定条件が設定される。そして、所望の複雑なトリガ条件を設定し、このトリガ条件に応じて入力信号から波形データを生成し、この波形データに対して良否判定条件を適用することによって、トリガ条件の良否を判定する。

上述の複雑なトリガ条件（複合トリガ条件）とは、複数のトリガ条件を組み合わせたものであり、入力信号の基本特性値を測定する際に用いたトリガ条件をその１つとして含んでも良い。これによって、もし複合トリガ条件で同じ入力信号についてトリガがかかれば、トリガ点が基本特性値を求めた場合と同様の位置関係となる。

本発明によって、トリガ条件の良否を装置が自動的に判断できれば、ユーザはより適切なトリガ条件へ修正すべきことにより短時間で気づくことができる。また、プローブを接続した端子が間違っているためにトリガ条件の不良となる場合もあるので、ユーザは正しい端子へ接続すべきことに早く気づくことができる。さらには、トリガ条件の良否を装置が自動的に判断できれば、複雑なトリガ条件の段階的な修正を装置が行うようにプログラムすることも可能となってくる。

図３は、本発明によるオシロスコープ等の波形表示装置の機能ブロック図である。本発明では、アクイジション・メモリ８２又はラスタ走査メモリ９０に記憶された波形データを選択的に利用する。スイッチ機能ブロック９６及びトリガ条件良否判定機能ブロック９８は、具体的にはＣＰＵによる演算機能によって実現される。

図４は、本発明の第１の実施形態によるフローチャートである。その概要は、最初に入力信号（被測定信号）の基本特性の１つとして周期を測定し、これを用いて複雑な複合トリガ条件の良否を判定する。

ステップ１２及びステップ１４では、波形表示装置が入力信号の周期を測定する。代表的な測定方法としては、エッジ・トリガを用いて、入力信号の波形データをアクイジョション・メモリ８２に取込み、この波形データから良品判定の基準とする周期を測定する。別の方法としては、ラスタ走査メモリ９０に取り込んだ累積的波形データを用いて、複数のパルスを平均した周期を用いても良い。

次に、得られた周期を用いて、複合トリガ条件の良否を判定するための良否判定条件が波形表示装置に設定される（ステップ１６）。図５は、基本測定値として周期を用いた場合の良否判定条件を説明する図である。図５Ａは、良否判定条件の設定を示し、ステップ１２で得られたトリガ点を基準に周期の−５％〜１０５％の部分が測定ゲートに設定される。以後、波形データは、測定ゲート内にあるものだけが測定対象となる。そして、複合トリガ条件で入力信号の波形を生成したとき、測定ゲート内に立ち上がりエッジが２つあれば、複合トリガ条件を満たしていると判断する。

図５Ｂは、入力信号は、所望の信号であったものの、複合トリガ条件が適切でなかった場合の例を示す。なお、波形表示装置は、入力信号にトリガ条件を満たす部分が所定時間以上現れない場合は、強制的に入力信号を取り込む設定（オート・トリガ・モード）になっているものとする。この場合、入力信号は、トリガがかかっていないので、表示画面上で波形は流れ、止まっては表示されない（フリー・ラン）。このため、測定ゲート内に２つの立ち上がりエッジが現れないと判断され、複合トリガ条件は不良と判定される。

ステップ１８では、所望の複合トリガ条件が設定され、これに応じて入力信号から新たに波形データが生成される。複合トリガ条件は、例えば、上述したＤＤＲメモリのリード及びライト・サイクルの信号を切り分けるためのトリガ条件である。この複合トリガ条件は、複数のトリガ条件の組み合わせであり、その１つのトリガ条件として、ステップ１２で基本特性値を測定するために用いたトリガ条件（ここではエッジ・トリガ）が含まれる。これによって、複合トリガ条件でも、同じ入力信号にトリガがかかった場合であれば、図５Ａと同様な位置関係でトリガ点及び測定ゲートが定まる。

ステップ２０で、測定ゲート内に２つの立ち上がりエッジが存在するか検出され、検出されない場合は、トリガ条件不良と判定される（ステップ２２）。この場合、オプションで、複合トリガ条件を修正するステップ３０を設け、再度ステップ２０に進むようにしても良い。複合トリガ条件の修正とは、例えば、上述のＤＤＲメモリに対するものであれば、両サイクルのＤＱＳプリアンブルのパルス幅の差を検出するためのしきい値の設定（レベル）を修正するものである。

ステップ２０で、測定ゲート内に２つの立ち上がりエッジの存在が検出された場合は、ステップ２４でカウント値を１つ増加させ、ステップ２６に進み、所定時間内に所定カウント値（例えば、５）になるまで、ステップ２０での検出処理を行う。これは、１回だけでは複合トリガ条件が安定して満たされない場合があるためである。この所定カウント値（ループする回数）は、周期に対して測定ゲートの幅をどの程度にするかによって適切に設定する。そのため、最初だけ、測定ゲートの幅を調整して、所定カウント値をいくつとすると複合トリガ条件が確かに良好と判定できるか、初期調整すると良い。

図４では、ステップ２０〜２４のループを用いる例を示したが、これは、アクイジション・メモリ８２からの波形データを用いた場合である。ラスタ走査メモリ９０から波形データを用いた場合で、所定の頻度値以上を有する波形データを用いれば、波形データ自身が複数回の波形データの平均的なデータとなっているので、ステップ２０〜２４のループを用いず、ステップ２０において１回だけで良否を判定するようにしても良い。

図６は、本発明の別の実施形態を示すフローチャートである。その概要は、最初に入力信号（被測定信号）の基本特性の１つとしてパルス幅の積分値（パルス幅の面積）を測定し、これを基準（即ち、基準パルス幅積分値）として用いて複雑な複合トリガ条件の良否を判定する。

良品判定の基準となるパルス幅積分値を得るため、波形表示装置は、エッジ・トリガを設定する（ステップ１０２）。この処理により、トリガ・レベルが設定され、パルスの立ち上がりエッジがトリガ・レベルを超えた時点がトリガ点となり、アクイジション・メモリ８２中にトリガ点を時間的な中心とする入力信号の波形データが生成される。図７Ａでは、リード・サイクルのＤＱＳでトリガをかけるようにトリガ・レベルを設定した例を示す。

アクイジション・メモリ８２に記憶された波形データを用いて、パルス幅積分値が測定される（ステップ１０４）。波形表示装置で正パルス幅（POS WIDTH：0Vより正のパルス幅）についての面積（AREA）を測定する設定にすると、トリガ点の存在する正パルスに関し、図７Ａの斜線に示す正パルス幅積分値（面積）が測定される。なお、パルス幅を決める基準は、パルス振幅の５０％が初期値（デフォルト）であるが、任意に変更も可能である。

続いて、複合トリガ条件の良否判定条件が波形表示装置に設定される（ステップ１０６）。この条件は基本測定値として何を選択したかで異なるが、この実施形態では、信号の基本測定値として正パルス幅積分値を利用しているので、これに応じて測定ゲートが設定される。図７Ａを参照すると、この測定ゲートは、トリガ点の存在する正パルスに関し、正パルス幅の−５％の位置に設定される第１測定ゲート・カーソルと、同じく正パルス幅の１０５％の位置に設定される第２測定ゲート・カーソルとで特定される。

次に、波形表示装置には複合トリガ条件が設定され、入力信号の取込みが行われる（ステップ１０８）。複合トリガ条件は、例えば、上述したＤＤＲメモリのリード及びライト・サイクルの信号を切り分けるためのトリガ条件であり、第１及び第２チャンネルにＤＱＳ信号及びＤＱ信号を夫々受けて、これら２チャンネルの信号と振幅、位相等の関係を利用したトリガ条件が設定される。この複合トリガ条件には、複数あるトリガ条件の１つとして、ステップ１０２で用いたエッジ・トリガが含まれる。これによって、複合トリガ条件でトリガがかかった場合には、測定ゲートと波形の位置関係が図７Ａの場合と同様となる。

もし複合トリガ条件が適切であれば、第１及び第２チャンネルの入力信号に関する波形データがトリガ点を基準にしてアクイジション・メモリ８２に生成される。波形表示装置は、複合トリガ条件が適切でなく、トリガがかからない場合でも、所定時間経過後に強制的に波形データを取り込むモードに設定されている。よって、トリガがかからなくても、アクイジション・メモリ８２上に波形データが生成されるが、波形取込みの基準となるトリガ点がないので、画面では波形が流れて表示される（図７Ｂ参照）。

次に、アクイジション・メモリ８２内のＤＱＳ信号に関する波形データについて測定ゲート内の正パルス幅積分値が測定される（ステップ１１０）。これがステップ１０４で測定された基準正パルス幅積分値と比較され、差分が３％以内であれば複合トリガ条件が良好と判定される（ステップ２８）。もし差分が３％より大きい場合には、複合トリガ条件が不良と判定される（ステップ２２）。例えば、もしトリガがかからず、波形が流れていると、正パルス幅積分値の差分は３％を超えてしまうので、不良と判断される。なお、不良の場合には、オプションで、立ち上がり時間等の複合トリガ条件を一部修正し（ステップ３０）、その上で再度入力信号の波形データを生成し、これに対してステップ１１２での比較を行うようにしても良い。

なお、ＤＤＲメモリのリード及びライト・サイクルの信号を切り分けるためのトリガ条件の場合、トリガがかかったとしても、リード及びライト・サイクルの信号が重なって表示される場合もある（図８参照）。これは、両サイクルの信号切り分けがうまくいっていないので、複合トリガ条件としては適当ではなく、この場合も正パルス幅積分値が基準正パルス幅積分値と異なってくるので、トリガ条件が不良と判断される。

また、複合トリガ条件を満たさない限り、波形データを取り込まないモード（ノーマル・トリガ・モード）設定として、所定時間経過しても複合トリガ条件が満たされない場合には、複合トリガ条件を不良と判定する処理フローとしても良い（この場合の処理フローは図示せず）。

以上のように、本発明によれば、最初に入力信号の基本的な特性値を測定した後、複雑な複合トリガ条件を設定し、基本特性値を利用して複合トリガ条件が適切か否か判断する。これによって、ユーザがより適切なトリガ条件への修正すべきことにより短時間で気づくことができる。また、プローブを接続した端子が間違っているためにトリガ条件が不良となる場合もあるので、ユーザは正しい端子へ接続すべきことにより短時間で気づくことができる。さらには、トリガ条件の良否を装置が自動的に判断できれば、複合トリガ条件の段階的な修正を装置が自動で行うようにするにプログラムすることも可能となる。なお、トリガ条件の良否の判断結果を例えば画面上に表示し、ユーザが確認できるようにしても良い。

デジタル・オシロスコープの従来の一例の機能ブロック図である。 ＤＤＲメモリのリード及びライト・サイクルのＤＱＳ及びＤＱのタイミング・チャートである。 本発明によるオシロスコープ等の波形表示装置の機能ブロック図である。 本発明の第１の実施形態によるフローチャートである。 基本測定値として周期を用いた場合の良否判定条件を説明する図である。 本発明の別の実施形態を示すフローチャートである。 基本測定値として正パルス幅積分値を用いた場合の良否判定条件を説明する図である。 ＤＤＲメモリのリード及びライト・サイクルのＤＱＳ及びＤＱの波形が重なった状態で表示された波形図である。

符号の説明

７０ 第１チャンネル入力増幅回路
７２ 第２チャンネル入力増幅回路
７４ トリガ回路
７６ 記録制御回路
７８ 第１チャンネル・アナログ・デジタル変換回路
８０ 第２チャンネル・アナログ・デジタル変換回路
８２ アクイジション・メモリ
８６ ラスタライザ
８８ ラスタライザ・メモリ
９０ ラスタ走査メモリ
９２ 減衰制御回路
９４ 表示装置
９６ 波形データ切換えスイッチ機能ブロック
９８ 良否判定機能ブロック

Claims (1)

1. 入力信号をアナログ・デジタル変換して波形データを生成するステップと、
   第１トリガ条件を用いて上記入力信号の基本特性値を測定するステップと、
   複数のトリガ条件から構成される第２トリガ条件の良否を判定するための上記基本特性値を用いた良否判定条件を設定するステップと、
   上記第２トリガ条件を設定するステップと、
   上記第２トリガ条件に応じて生成した上記波形データに対して上記良否判定条件を適用することによって、上記第２トリガ条件の良否を判定するステップと
   を具え、上記基本特性値が、上記入力信号の周期、振幅、最大値、最小値、パルス幅又は振幅積分値であることを特徴とするトリガ条件良否判定方法。

Images