TWI390226B - Receiving device, test device, receiving method and test method - Google Patents

Receiving device, test device, receiving method and test method Download PDF

Info

Publication number
TWI390226B
TWI390226B TW099113987A TW99113987A TWI390226B TW I390226 B TWI390226 B TW I390226B TW 099113987 A TW099113987 A TW 099113987A TW 99113987 A TW99113987 A TW 99113987A TW I390226 B TWI390226 B TW I390226B
Authority
TW
Taiwan
Prior art keywords
unit
clock
phase
reproduction clock
signal
Prior art date
Application number
TW099113987A
Other languages
English (en)
Other versions
TW201105989A (en
Inventor
Nobuei Washizu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201105989A publication Critical patent/TW201105989A/zh
Application granted granted Critical
Publication of TWI390226B publication Critical patent/TWI390226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

接收裝置、試驗裝置、接收方法及試驗方法
本發明係有關於一種接收裝置、試驗裝置、接收方法及試驗方法。
已知有一種發送資料信號及時脈信號之元件(DDR-SDRAM等)。對此種元件進行試驗之試驗裝置，係使用多重選通功能，對資料信號與時脈信號之間的相位關係進行試驗。
專利文獻1日本專利公開公報第2003-315428號
專利文獻2日本專利公開公報第2004-127455號
然而，當對並行地輸出資料信號及時脈信號之元件進行試驗時，試驗裝置，必須在試驗之前進行調整，以在適當之時序產生多重選通。但是，若在調整後，時脈信號的相位例如因抖動、偏移及漂移等而發生偏離，則資料信號與時脈信號之相位關係會發生偏離，從而無法進行準確的試驗。
為了解決上述問題，在本發明的第1態樣中，提供一種接收裝置、試驗裝置、接收方法及試驗方法，該接收裝置，用於接收資料信號及用以表示導入上述資料信號之基準時序之時脈信號，其具備：第1再生時脈生成部，其生成上述時脈信號的第1再生時脈；第1多重選通產生部，其根據上述第1再生時脈的脈衝，產生相位彼此不同之第1複數個選通；第1檢出部，其基於上述第1複數個選通的各個時序中之上述時脈信號的值，檢出相對於上述第1複數個選通之上述時脈信號的邊緣位置；第1調整部，其根據上述時脈信號的邊緣位置，調整上述第1再生時脈的相位；以及第2調整部，其根據上述第1調整部所實施的上述第1再生時脈的相位調整量，調整用以導入上述資料信號之時序。
再者，上述發明概要並未列舉本發明的所有必要特徵，該等特徵群的次組合亦可成為發明。
以下，藉由發明之實施形態來說明本發明，然而以下之實施形態並非對申請專利範圍之發明作出限制。又，發明之解決手段不一定必需包含實施形態中所說明之特徵之所有組合。
第1圖係將關於本實施形態之試驗裝置10的構成與被試驗元件300一同表示。試驗裝置10，對被試驗元件300進行試驗。被試驗元件300，輸出資料信號及用以表示導入資料信號之基準時序之時脈信號。被試驗元件300，例如可為DDR-SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)等元件。
又，被試驗元件300，亦可發送1個時脈嵌入信號。此時，試驗裝置10，將1個時脈嵌入信號分支為2個信號。並且，試驗裝置10，接收分支後之其中一個信號作為資料信號，並且接收另一個信號來作為時脈信號。又，被試驗元件300，亦可發送另行之2個時脈嵌入信號。此時，試驗裝置10，接收其中一個時脈嵌入信號作為資料信號，並且接收另一個時脈嵌入信號來作為時脈信號。
試驗裝置10，具備接收裝置20、判定部22及控制部24。接收裝置20，接收自被試驗元件300所輸出之資料信號及時脈信號。
接收裝置20，具有第1端子對應電路26及第2端子對應電路28。第1端子對應電路26，係對應於被試驗元件300的時脈信號的輸出端子而設。第1端子對應電路26，對自被試驗元件300接收之時脈信號的邊緣進行再生，而生成第1再生時脈。
第2端子對應電路28，係對應於被試驗元件300的資料信號的輸出端子而設。第2端子對應電路28，在用於生成第2再生時脈之訓練期間，對自被試驗元件300所接收之資料信號的邊緣進行再生，而生成第2再生時脈。
進而，第2端子對應電路28，在訓練期間的結束後的資料發送期間，基於在訓練期間所生成之第2再生時脈，導入資料信號。又，第2端子對應電路28，在資料發送期間，亦進行資料信號的抖動(jitter)的測定。又，進而，第2端子對應電路28，在資料發送期間，根據藉由第1端子對應電路26所再生之第1再生時脈的相位變動，對第2再生時脈的相位進行校正。
判定部22，基於藉由接收裝置20導入資料信號之結果，來判定被試驗元件300的良否。控制部24，對接收裝置20及判定部22的動作進行控制。
再者，被試驗元件300，亦可與時脈信號一同輸出複數個資料信號。此時，接收裝置20，係成為具有與用以輸出複數個資料信號之複數個輸出端子分別對應之複數個第2端子對應電路28之構成。
第2圖係表示關於本實施形態之接收裝置20內的第1端子對應電路26及第2端子對應電路28的構成。第1端子對應電路26，包括第1再生時脈生成部30、第1多重選通生成部32、第1接收部34、第1取得部36、第1檢出部38及第1調整部40。
第1再生時脈生成部30，生成時脈信號的第1再生時脈。第1再生時脈生成部30，根據自第1調整部40所給予之控制量，使第1再生時脈的相位發生變化。
第1多重選通生成部32，根據第1再生時脈的脈衝，產生相位彼此不同之第1複數個選通。作為一例，第1多重選通生成部32，自第1再生時脈中之基準相位，產生每隔特定間隔而延遲之第1複數個選通。
第1接收部34，將自外部所接收之時脈信號與臨限值進行位準比較，並輸出用以表示邏輯值之時脈信號。第1取得部36，在由第1多重選通生成部32所產生之第1複數個選通的各個時序中，取得自第1接收部34所輸出之時脈信號的值。
第1檢出部38，基於由第1取得部36所取得之第1複數個選通的各個時序中的時脈信號的值，檢出相對於第1複數個選通之時脈信號的邊緣位置。亦即，第1檢出部38，由依時間序列排列之時脈信號的值中之變化點，來判斷是否已藉由第1複數個選通中的任一個選通而檢出時脈信號的邊緣位置。繼而，第1檢出部38，將檢出時脈信號的邊緣位置之選通的位置，輸出至第1調整部40。
第1調整部40，根據時脈信號的邊緣位置，調整第1再生時脈的相位。更詳細而言，第1調整部40，藉由對第1再生時脈生成部30給予控制量，而調整第1再生時脈的相位，以將第1複數個選通中預定的第1邊界選通的位置，調整成與時脈信號的邊緣位置一致。
再者，第1邊界選通的位置，既可為第1複數個選通中的一個選通位置，亦可為第1複數個選通中的鄰接之2個選通間的位置。又，第1邊界選通的位置，例如亦可自外部進行變更。
作為一例，第1調整部40，具有第1差值計算部42、第1運算部44及第1積分部46。第1差值計算部42，檢出第1差值資料與第1E/L符號；該第1差值資料，係用以表示第1邊界選通的位置與檢出時脈信號的邊緣位置之選通的位置之差值，該第1E/L符號，係用以表示時脈信號的邊緣位置及第1邊界選通的位置的前後關係。
第1差值計算部42，在第1邊界選通的位置處於時脈信號的邊緣位置之前時，輸出用以表示早(EARLY)之第1E/L符號。又，第1差值計算部42，在第1邊界選通的位置處於時脈信號的邊緣位置之後時，輸出用以表示遲(LATE)之第1E/L符號。
第1運算部44，基於由第1差值計算部42所檢出的第1差值資料及第1E/L符號，在每個週期，生成用於調整第1再生時脈的相位之控制量。第1積分部46，對控制量進行積分，並給予至第1再生時脈生成部30。作為一例，第1積分部46，可對在每個週期被輸出之控制量進行低通濾波，並給予第1再生時脈生成部30。
如上所述之第1端子對應電路26，在第1再生時脈的週期或第1再生時脈的特定數倍週期的每個週期，執行第1複數個選通的產生、時脈信號的邊緣位置的檢出及第1再生時脈的相位調整。藉此，第1端子對應電路26，可生成與時脈信號的邊緣位置的相位同步之第1再生時脈。
第2端子對應電路28，包括第2再生時脈生成部50、第2多重選通生成部52、第2接收部54、第2取得部56、第2檢出部58、第2調整部60、計時器部62、延遲部64、資料值取得部66及抖動測定部68。第2再生時脈生成部50，生成第2再生時脈。第2再生時脈生成部50，根據自第2調整部60所給予之控制量，使第2再生時脈的相位發生變化。
第2多重選通生成部52，根據第2再生時脈的脈衝，產生相位彼此不同之第2複數個選通。作為一例，第2多重選通生成部52，由第2再生時脈中之基準相位，產生每隔特定間隔而延遲之第2複數個選通。
第2接收部54，將自外部所接收之資料信號與臨限值進行位準比較，並輸出用以表示邏輯值之資料信號。第2取得部56，在由第2多重選通生成部52所產生之第2複數個選通的各個時序中，取得自第2接收部54所輸出之資料信號的值。
第2檢出部58，基於由第2取得部56所取得之第2複數個選通的各個時序中的資料信號的值，檢出相對於第2複數個選通之資料信號的邊緣位置。亦即，第2檢出部58，由依時間序列排列之資料信號的值中之變化點，判斷是否已藉由第2複數個選通中的任一個選通而檢出資料信號的邊緣位置。繼而，第2檢出部58，將檢出資料信號的邊緣位置之選通的位置，輸出至第2調整部60。
第2調整部60，藉由對第2再生時脈生成部50給予控制量，調整第2再生時脈的相位。在第2再生時脈的訓練期間，第2調整部60，根據資料信號的邊緣位置，調整第2再生時脈的相位。更詳細而言，在訓練期間內，第2調整部60，將第2複數個選通中預定的第2邊界選通的位置，調整成與資料信號的邊緣位置一致。
再者，第2邊界選通的位置，既可為第2複數個選通中的一個選通位置，亦可為第2複數個選通中的鄰接之2個選通間的位置。又，第2邊界選通的位置，例如亦可自外部進行變更。
又，在訓練期間結束後的資料發送期間，第2調整部60，根據第1調整部40所實施的第1再生時脈的相位調整量，調整第2再生時脈的相位。在資料發送期間內，作為一例，第2調整部60，與第1調整部40所實施的第1再生時脈的相位調整量同量地，調整第2再生時脈的相位。藉此，第2調整部60，可根據第1調整部40所實施的第1再生時脈的相位調整量，調整用以導入資料信號之時序。
作為一例，第2調整部60，具有第2差值計算部70、切換部72、第2調整部74及第2積分部76。第2差值計算部70，檢出第2差值資料及第2E/L符號；該第2E/L符號係用以表示第2邊界選通的位置與檢出資料信號的邊緣位置之選通的位置之差值，該第2E/L符號係用以表示資料信號的邊緣位置與第2邊界選通的位置的前後關係。
第2差值計算部70，在第2邊界選通的位置處於資料信號的邊緣位置之前時，輸出用以表示EARLY之第2E/L符號。又，第2差值計算部70，在第2邊界選通的位置處於資料信號的邊緣位置之後時，輸出用以表示LATE之第2E/L符號。
切換部72，對是否根據資料信號的邊緣位置來調整第2再生時脈的相位、或者根據第1調整部40所實施的第1再生時脈的相位調整量來調整第2再生時脈的相位，進行切換。亦即，切換部72，對是否根據第1差值資料及第1E/L符號與第2差值資料及第2E/L符號之任一組來調整第2再生時脈的相位，進行切換。
例如，切換部72，在訓練期間內，將由第2差值計算部70計算出來的第2差值資料及第2E/L符號，給予第2調整部74。又，切換部72，在資料發送期間內，將由第1調整部40的第1差值計算部42計算出來的第1差值資料及第1E/L符號，給予第2調整部74。
第2調整部74，基於自切換部72所給予之第1差值資料及第1E/L符號、或第2差值資料及第2E/L符號，在每個週期生成用於調整第2再生時脈的相位之控制量。第2積分部76，對控制量進行積分並給予第2再生時脈生成部50。作為一例，第2積分部76，可對在每個週期被輸出之控制量進行低通濾波，並給予第2再生時脈生成部50。
計時器部62，在預先設定之訓練期間之間，向切換部72，指示根據第2差值資料及第2E/L符號來調整第2再生時脈的相位之情況。進而，計時器部62，在訓練期間結束後，向切換部72，指示根據第1差值資料及第1E/L符號來調整第2再生時脈的相位之情況。
延遲部64，使由第2再生時脈生成部50所輸出之第2再生時脈，延遲所指定之延遲量。作為一例，延遲部64，使第2再生時脈延遲與第2再生時脈的1/2週期對應之時間量。藉此，延遲部64，可生成用以表示資料信號的中心相位(資料信號中之鄰接之邊緣間的中間位置)的時序之第2再生時脈。
資料值取得部66，在藉由延遲部64而延遲之第2再生時脈的時序中，取得資料信號的值。資料值取得部66，將所取得之值發送至判定部22。
抖動測定部68，自第2檢出部58接收相對於第2複數個選通之資料信號的邊緣位置，並測定資料信號的抖動。作為一例，抖動測定部68，在特定的週期數之間，取得檢出資料信號的邊緣位置之選通的位置，並對檢出邊緣位置之選通的位置的直方圖進行檢測。
如上所述之第2端子對應電路28，在訓練期間內，在第2再生時脈的週期或第2再生時脈的特定數倍週期的每個週期，執行第2複數個選通的產生、資料信號的邊緣位置的檢出及第2再生時脈的相位調整。藉此，第2端子對應電路28，可生成與資料信號的邊緣位置的相位同步之第2再生時脈。
進而，第2端子對應電路28，在訓練期間結束後的資料發送期間內，可根據時脈信號的相位變動，調整在訓練期間內被再生之第2再生時脈的相位。藉此，第2端子對應電路28，在訓練期間結束後的資料發送期間，即使時脈信號的相位，例如因抖動、偏移及漂移等而發生偏離之情形時，亦可使取得資料信號的值之時序一併發生偏離。
第3圖係表示關於本實施形態之第1調整部40及第2調整部60所實施的處理的一例。第1調整部40，根據檢出時脈信號的邊緣位置之選通的位置與第1邊界選通的位置之位置差，使第1再生時脈的相位偏離。此時，第1調整部40，使第1邊界選通的位置，朝向靠近時脈信號的邊緣位置之方向，偏離第1再生時脈的相位。
作為一例，第1調整部40，在第1邊界選通的位置處於時脈信號的邊緣位置之前時(檢出表示EARLY之符號時)，使第1再生時脈的相位，朝向延後的方向偏離，該偏移的時間量，係與檢出時脈信號的邊緣位置之選通的位置及第1邊界選通的位置之位置差對應。又，第1調整部40，在第1邊界選通的位置處於時脈信號的邊緣位置之後時(檢出表示LATE之符號時)，使第1再生時脈的相位，朝向提前的方向偏離，該偏移的時間量，係與檢出時脈信號的邊緣位置之選通的位置及第1邊界選通的位置之位置差對應。
藉由在每個週期執行此種處理，第1調整部40，能夠以使第1複數個選通中的第1邊界選通的位置，向時脈信號的邊緣位置附近移動之方式，來調整第1再生時脈的相位。藉此，若依據第1調整部40，則可使第1邊界選通的位置同步至時脈信號的邊緣位置。
又，第2調整部60，亦針對第2再生時脈，進行與第1調整部40同樣的處理。藉此，第2調整部60，能夠以使第2複數個選通中的第2邊界選通的位置，向資料信號的邊緣位置附近移動之方式，來調整第2再生時脈的相位。藉此，若依據第2調整部60，則可使第2邊界選通的位置同步至資料信號的邊緣位置。
第4圖係表示自被試驗元件300所輸出之時脈信號及資料信號的一例。被試驗元件300，在資料信號的訓練期間內，輸出與時脈信號相同之波形、或可再生時脈之波形的資料信號。藉此，接收裝置20，在訓練期間內，可僅由資料信號，再生用以表示該資料信號的導入時序之第2再生時脈。
被試驗元件300，在訓練期間結束後的資料發送期間，輸出包含與被給予之試驗信號對應之響應資料之資料信號。接收裝置20，在資料發送期間內，藉由訓練期間內被再生之第2再生時脈的時序，取得資料信號的值。
第5圖係表示關於本實施形態之切換部72的處理流程。切換部72，在訓練期間內，將用以表示資料信號的邊緣位置與第2邊界選通之差值之第2差值資料、及用以表示資料信號的邊緣位置及第2邊界選通的位置的前後關係之第2E/L符號，供給至第2調整部74(S11)。
繼而，當訓練期間結束時(S12為是)，被試驗元件300，遷移至資料發送期間。切換部72，在資料發送期間內，將用以表示時脈信號的邊緣位置與邊界選通之差值之第1差值資料、及用以表示時脈信號的邊緣位置及第1邊界選通的位置的前後關係之第1E/L符號，供給至第2調整部74(S13)。
此處，作為一例，切換部72，對是否根據來自計時器部62之指示，並根據第1差值資料及第2差值資料的任一個，來調整第2再生時脈的相位，進行切換。亦即，例如，計時器部62，在該接收裝置20開始接收後經過預定期間之後，使自將第1差值資料供給至第2調整部74之切換狀態，切換為將第2差值資料供給至第2調整部74之切換狀態之指示，給予切換部72。
又，作為一例，切換部72，亦可對是否根據來自用以控制該接收裝置20的動作之控制部24之指示，並根據第1差值資料及第2差值資料的任一個，來調整第2再生時脈的相位，進行切換。亦即，例如，控制部24，在自訓練期間向資料發送期間遷移之時序中，產生向切換部72指示切換之指令。
若依據如上所述之接收裝置20，在資料信號的接收中，即使時脈信號的相位因抖動、偏移及漂移等而發生偏離，亦可與該時脈信號的相位的變動同步地，調整用以表示該資料信號的取得時序之第2再生時脈的相位。藉此，若依據接收裝置20，則無須使時脈信號與資料信號之相位關係偏離，便可精度良好地取得資料信號的值或者測定資料信號的特性。
第6圖係表示關於本實施形態的變化例之接收裝置20的構成。關於本變化例之接收裝置20，係採用與關於第2圖所示之本實施形態之接收裝置20大致相同的構成及功能，因此，對於與關於第2圖所示之本實施形態之接收裝置20所具備之構件大致相同的構成及功能之構件，標注相同的符號，以下，除了不同點以外，省略說明。
關於本變化例之接收裝置20，例如自外部接收作為時脈嵌入信號之接收信號。第1端子對應電路26內的第1接收部34，接收自外部所給予之接收信號來作為時脈信號。又，第2端子對應電路28內的第2接收部54，接收自外部所給予之接收信號來作為資料信號。
關於本變化例之接收裝置20的第2端子對應電路28，更包含臨限值設定部82、相位差設定部84及什穆(shmoo)測定部86。臨限值設定部82，對第2接收部54用於判定接收信號的邏輯值之臨限值進行設定。
相位差設定部84，設定第2再生時脈相對於第1再生時脈之相位差。作為一例，相位差設定部84，將與所設定之相位差對應之延遲量，設定於第2差值計算部70。
什穆測定部86，藉由臨限值設定部82，將複數個臨限值分別設定於第2接收部54。進而，什穆測定部86，在各個臨限值中，藉由相位差設定部84，分別設定第2再生時脈相對於第1再生時脈之複數個相位差。並且，什穆測定部86，取得設定有各個臨限值及各個相位差時之資料信號的邏輯值(什穆波形)。
關於如此之本變化例之接收裝置20，例如能夠一面進行作為時脈嵌入信號之接收信號的時脈再生，一面測定接收信號的什穆波形。此種接收裝置20，即使在什穆波形的測定中，時脈信號的相位發生偏離時，亦可同步地調整接收信號的相位。因而，若依據接收裝置20，則可取得準確的什穆波形。
以上，利用實施形態說明了本發明，但本發明之技術範圍並不限定於上述實施形態所記載之範圍內。熟悉本技術者明白可對上述實施形態施加各種變更或改良。由申請專利範圍之記載可知該施加有各種變更或改良之形態亦可包含於本發明之技術範圍內。
應留意的是，對於申請專利範圍、說明書以及圖式中所示之裝置、系統、程式以及方法中之動作、流程、步驟以及階段等各處理之執行順序，只要未特別明示為「更前」、「之前」等，且只要未將前處理之輸出用於後處理中，則可按任意順序實現。關於申請專利範圍、說明書以及圖示中之動作流程，為方便起見而使用「首先，」、「然後，」等進行說明，但並非意味著必須按該順序實施。
10．．．試驗裝置
20．．．接收裝置
22．．．判定部
24．．．控制部
26．．．第1端子對應電路
28．．．第2端子對應電路
30．．．第1再生時脈生成部
32．．．第1多重選通生成部
34．．．第1接收部
36．．．第1取得部
38．．．第1檢出部
40．．．第1調整部
42．．．第1差值計算部
44．．．第1運算部
46．．．第1積分部
50．．．第2再生時脈生成部
52．．．第2多重選通生成部
54．．．第2接收部
56．．．第2取得部
58．．．第2檢出部
60．．．第2調整部
62．．．計時器部
64．．．延遲部
66．．．資料值取得部
68．．．抖動測定部
70．．．第2差值計算部
72．．．切換部
74．．．第2運算部
76．．．第2積分部
82．．．臨限值設定部
84．．．相位差設定部
86．．．什穆測定部
300．．．被試驗元件
S11～S13．．．步驟
第1圖係將關於本實施形態之試驗裝置10的構成與被試驗元件300一同表示。
第2圖係表示關於本實施形態之接收裝置20內的第1端子對應電路26及第2端子對應電路28的構成。
第3圖係表示關於本實施形態之第1調整部40及第2調整部60所實施的處理的一例。
第4圖係表示在本實施形態中，自被試驗元件300所輸出之時脈信號及資料信號的一例。
第5圖係表示關於本實施形態之切換部72的處理流程。
第6圖係表示關於本實施形態的變化例之接收裝置20的構成。
20．．．接收裝置
22．．．判定部
26．．．第1端子對應電路
28．．．第2端子對應電路
30．．．第1再生時脈生成部
32．．．第1多重選通生成部
34．．．第1接收部
36．．．第1取得部
38．．．第1檢出部
40．．．第1調整部
42．．．第1差值計算部
44．．．第1運算部
46．．．第1積分部
50．．．第2再生時脈生成部
52．．．第2多重選通生成部
54．．．第2接收部
56．．．第2取得部
58．．．第2檢出部
60．．．第2調整部
62．．．計時器部
64．．．延遲部
66．．．資料值取得部
68．．．抖動測定部
70．．．第2差值計算部
72．．．切換部
74．．．第2調整部
76．．．第2積分部

Claims (15)

  1. 一種接收裝置，用於接收資料信號及用以表示導入上述資料信號之基準時序之時脈信號，其具備：第1再生時脈生成部，其生成上述時脈信號的第1再生時脈；第1多重選通產生部，其根據上述第1再生時脈的脈衝，產生相位彼此不同之第1複數個選通；第1檢出部，其基於上述第1複數個選通的各個時序中之上述時脈信號的值，檢出相對於上述第1複數個選通之上述時脈信號的邊緣位置；第1調整部，其根據上述時脈信號的邊緣位置，調整上述第1再生時脈的相位；以及第2調整部，其根據上述第1調整部所實施的上述第1再生時脈的相位調整量，調整用以導入上述資料信號之時序。
  2. 如申請專利範圍第1項所述之接收裝置，其中具備：第2再生時脈生成部，其生成第2再生時脈；第2多重選通產生部，其根據上述第2再生時脈的脈衝，產生相位彼此不同之第2複數個選通；以及第2檢出部，其基於上述第2複數個多重選通的各個時序中之上述資料信號的值，檢出相對於上述第2複數個選通之上述資料信號的邊緣位置；並且，上述第2調整部，根據上述第1調整部所實施的上述第1再生時脈的相位調整量，調整上述第2再生時脈的相位。
  3. 如申請專利範圍第2項所述之接收裝置，其中上述第2調整部，與上述第1調整部所實施的上述第1再生時脈的相位調整量同量地，調整上述第2再生時脈的相位。
  4. 如申請專利範圍第3項所述之接收裝置，其中在上述第2再生時脈的訓練期間，上述第2調整部，根據上述資料信號的邊緣位置，調整上述第2再生時脈的相位，在上述第2再生時脈的訓練期間之結束後，上述第2調整部，與上述第1調整部所實施的上述第1再生時脈的相位調整量同量地，調整上述第2再生時脈的相位。
  5. 如申請專利範圍第4項所述之接收裝置，其中更具備：切換部，其根據第1差值資料及第2差值資料之任一個，對是否調整上述第2再生時脈的相位，進行切換；該第1差值資料，係用以表示相對於上述第1複數個選通之上述時脈信號的邊緣位置與上述第1複數個選通中的預定的第1邊界選通的位置之差值，該第2差值資料，係用以表示相對於上述第2複數個選通之上述資料信號的邊緣位置與上述第2複數個選通中的預定的第2邊界選通的位置之差值。
  6. 如申請專利範圍第5項所述之接收裝置，其中更具備：計時器部，其在預先設定之上述訓練期間之間，向上述切換部，指示根據上述第2差值資料來調整上述第2再生時脈的相位之情況，在上述訓練期間之結束後，向上述切換部，指示根據上述第1差值資料來調整上述第2再生時脈的相位之情況。
  7. 如申請專利範圍第5項所述之接收裝置，其中上述切換部，對是否根據來自用以控制該接收裝置的動作之控制部之指示，並根據上述第1差值資料及上述第2差值資料之任一個，來調整上述第2再生時脈的相位，進行切換。
  8. 如申請專利範圍第4項所述之接收裝置，其中更具備：抖動測定部，其自上述第2檢出部，接收相對於上述第2複數個選通之上述資料信號的邊緣位置，並測定上述資料信號的抖動。
  9. 如申請專利範圍第2項所述之接收裝置，其中更具備：第1接收部，其接收自外部所輸入之接收信號來作為上述時脈信號；以及第2接收部，其接收上述接收信號來作為上述資料信號。
  10. 如申請專利範圍第9項所述之接收裝置，其中更具備：臨限值設定部，其設定上述第2接收部用於判定上述接收信號的邏輯值之臨限值。
  11. 如申請專利範圍第10項所述之接收裝置，其中更具備：相位差設定部，其設定上述第2再生時脈相對於上述第1再生時脈之相位差。
  12. 如申請專利範圍第11項所述之接收裝置，其中更具備：什穆測定部，其藉由上述臨限值設定部，將複數個臨限值分別設定於上述第2接收部，於各個臨限值中，藉由上述相位差設定部，分別設定上述第2再生時脈相對於上述第1再生時脈之複數個相位差，並取得設定有各個臨限值及各個相位差時之上述資料信號的邏輯值。
  13. 一種試驗裝置，用於對被試驗元件進行試驗，其具備：如申請專利範圍第4項至第12項中任一項所述之接收裝置；以及判定部，其基於藉由上述接收裝置而導入上述資料信號之結果，判定上述被試驗元件的良否。
  14. 一種接收方法，用於接收資料信號及用以表示導入上述資料信號之基準時序之時脈信號，其包括：第1再生時脈生成步驟，其生成上述時脈信號的第1再生時脈；第1多重選通產生步驟，其根據上述第1再生時脈的脈衝，產生相位彼此不同之第1複數個選通；第1檢出步驟，其基於上述第1複數個選通的各個時序中之上述時脈信號的值，檢出相對於上述第1複數個選通之上述時脈信號的邊緣位置；第1調整步驟，其根據上述時脈信號的邊緣位置，調整上述第1再生時脈的相位；以及第2調整步驟，其根據上述第1調整步驟對上述第1再生時脈的相位調整量，調整用以導入上述資料信號之時序。
  15. 一種試驗方法，用於對被試驗元件進行試驗，其基於導入藉由如申請專利範圍第14項所述之接收方法所接收之上述資料信號之結果，判定上述被試驗元件的良否。
TW099113987A 2009-05-11 2010-04-30 Receiving device, test device, receiving method and test method TWI390226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002053 WO2010131286A1 (ja) 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法

Publications (2)

Publication Number Publication Date
TW201105989A TW201105989A (en) 2011-02-16
TWI390226B true TWI390226B (zh) 2013-03-21

Family

ID=43084684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113987A TWI390226B (zh) 2009-05-11 2010-04-30 Receiving device, test device, receiving method and test method

Country Status (6)

Country Link
US (1) US8605825B2 (zh)
JP (1) JP5211239B2 (zh)
KR (1) KR101227670B1 (zh)
CN (1) CN102415045A (zh)
TW (1) TWI390226B (zh)
WO (1) WO2010131286A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112024B1 (ko) 2014-04-14 2020-05-19 삼성전자주식회사 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
KR101236769B1 (ko) * 2005-09-23 2013-02-25 테라다인 인코퍼레이티드 디지털 신호 타이밍의 테스트를 위한 스트로브 기술
US7573957B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7574632B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for time stamping a digital signal
US7756654B2 (en) * 2007-08-15 2010-07-13 Advantest Corporation Test apparatus

Also Published As

Publication number Publication date
KR20110114623A (ko) 2011-10-19
US8605825B2 (en) 2013-12-10
WO2010131286A1 (ja) 2010-11-18
JPWO2010131286A1 (ja) 2012-11-01
JP5211239B2 (ja) 2013-06-12
CN102415045A (zh) 2012-04-11
TW201105989A (en) 2011-02-16
US20120194251A1 (en) 2012-08-02
KR101227670B1 (ko) 2013-01-29

Similar Documents

Publication Publication Date Title
US7406646B2 (en) Multi-strobe apparatus, testing apparatus, and adjusting method
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
WO2007129386A1 (ja) 試験装置および試験方法
JP2005293808A (ja) 試験装置、位相調整方法、及びメモリコントローラ
US7756654B2 (en) Test apparatus
US7782064B2 (en) Test apparatus and test module
US7078889B2 (en) Semiconductor test apparatus for testing semiconductor device that produces output data by its internal clock timing
JP4782271B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
TWI453445B (zh) 被測試元件的測試裝置以及測試方法
US20080016422A1 (en) Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method
TWI390226B (zh) Receiving device, test device, receiving method and test method
US7834642B2 (en) Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
US7999577B2 (en) Apparatus and method for detecting a changing point of measured signal
EP1653239A1 (en) Test device
TW201132096A (en) Clock generating apparatus, testing apparatus and clock generating method
JP2001108725A (ja) 半導体デバイス試験装置のタイミング位相校正方法・装置
JP4219879B2 (ja) 半導体試験装置およびそのキャリブレーション方法
JP2002156414A (ja) タイミング校正機能を具備した半導体デバイス試験装置
JP2011095079A (ja) 半導体試験装置
WO2010087008A1 (ja) 電子デバイス、試験装置および試験方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees