JPWO2010131286A1 - 受信装置、試験装置、受信方法および試験方法 - Google Patents

受信装置、試験装置、受信方法および試験方法 Download PDF

Info

Publication number
JPWO2010131286A1
JPWO2010131286A1 JP2011513120A JP2011513120A JPWO2010131286A1 JP WO2010131286 A1 JPWO2010131286 A1 JP WO2010131286A1 JP 2011513120 A JP2011513120 A JP 2011513120A JP 2011513120 A JP2011513120 A JP 2011513120A JP WO2010131286 A1 JPWO2010131286 A1 JP WO2010131286A1
Authority
JP
Japan
Prior art keywords
clock
unit
phase
signal
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011513120A
Other languages
English (en)
Other versions
JP5211239B2 (ja
Inventor
信栄 鷲津
信栄 鷲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2010131286A1 publication Critical patent/JPWO2010131286A1/ja
Application granted granted Critical
Publication of JP5211239B2 publication Critical patent/JP5211239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

データ信号およびデータ信号を取り込む基準タイミングを示すクロック信号を受信する受信装置であって、クロック信号の第１再生クロックを生成する第１再生クロック生成部と、第１再生クロックのパルスに応じて、互いに位相が異なる第１の複数のストローブを発生する第１マルチストローブ発生部と、第１の複数のストローブのそれぞれのタイミングにおけるクロック信号の値に基づいて、第１の複数のストローブに対するクロック信号のエッジ位置を検出する第１検出部と、クロック信号のエッジ位置に応じて第１再生クロックの位相を調整する第１調整部と、第１調整部による第１再生クロックの位相調整量に応じてデータ信号を取り込むタイミングを調整する第２調整部と、を備える受信装置を提供する。

Description

本発明は、受信装置、試験装置、受信方法および試験方法に関する。
データ信号およびクロック信号を送信するデバイス（ＤＤＲ−ＳＤＲＡＭ等）が知られている。このようなデバイスを試験する試験装置は、一マルチストローブ機能を用いて、データ信号とクロック信号との間の位相関係を試験する。
特開２００３−３１５４２８号公報 特開２００４−１２７４５５号公報
ところで、データ信号およびクロック信号を並走して出力するデバイスを試験する場合、試験装置は、適切なタイミングでマルチストローブを発生させるように、試験に先立って調整しなければならない。しかし、調整後、クロック信号の位相が例えばジッタ、ワンダおよびドリフト等によりずれた場合、データ信号とクロック信号との位相関係がずれてしまい、正確な試験をすることができなかった。
上記課題を解決するために、本発明の第１の態様においては、データ信号および前記データ信号を取り込む基準タイミングを示すクロック信号を受信する受信装置であって、前記クロック信号の第１再生クロックを生成する第１再生クロック生成部と、前記第１再生クロックのパルスに応じて、互いに位相が異なる第１の複数のストローブを発生する第１マルチストローブ発生部と、前記第１の複数のストローブのそれぞれのタイミングにおける前記クロック信号の値に基づいて、前記第１の複数のストローブに対する前記クロック信号のエッジ位置を検出する第１検出部と、前記クロック信号のエッジ位置に応じて前記第１再生クロックの位相を調整する第１調整部と、前記第１調整部による前記第１再生クロックの位相調整量に応じて前記データ信号を取り込むタイミングを調整する第２調整部と、を備える受信装置、試験装置、受信方法および試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図１は、本実施形態に係る試験装置１０の構成を被試験デバイス３００とともに示す。 図２は、本実施形態に係る受信装置２０内の第１端子対応回路２６および第２端子対応回路２８の構成を示す。 図３は、本実施形態に係る第１調整部４０および第２調整部６０による処理の一例を示す。 図４は、本実施形態において、被試験デバイス３００から出力されるクロック信号およびデータ信号の一例を示す。 図５は、本実施形態に係る切替部７２の処理フローを示す。 図６は、本実施形態の変形例に係る受信装置２０の構成を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る試験装置１０の構成を被試験デバイス３００とともに示す。試験装置１０は、被試験デバイス３００を試験する。被試験デバイス３００は、データ信号およびデータ信号を取り込む基準タイミングを示すクロック信号を出力する。被試験デバイス３００は、例えばＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）等のデバイスであってよい。
また、被試験デバイス３００は、１本のクロックエンベデッド信号を送信してもよい。この場合、試験装置１０は、１本のクロックエンベデッド信号を２本の信号に分岐する。そして、試験装置１０は、分岐した一方の信号をデータ信号として受信するとともに他方の信号をクロック信号として受信する。また、被試験デバイス３００は、別個の２本のクロックエンベデッド信号を送信してもよい。この場合、試験装置１０は、一方のクロックエンベデッド信号をデータ信号として受信するとともに、他方のクロックエンベデッド信号をクロック信号として受信する。
試験装置１０は、受信装置２０と、判定部２２と、制御部２４とを備える。受信装置２０は、被試験デバイス３００から出力されたデータ信号およびクロック信号を受信する。
受信装置２０は、第１端子対応回路２６と、第２端子対応回路２８とを有する。第１端子対応回路２６は、被試験デバイス３００のクロック信号の出力端子に対応して設けられる。第１端子対応回路２６は、被試験デバイス３００から受信したクロック信号のエッジを再生して第１再生クロックを生成する。
第２端子対応回路２８は、被試験デバイス３００のデータ信号の出力端子に対応して設けられる。第２端子対応回路２８は、第２再生クロックを生成するためのトレーニング期間において、被試験デバイス３００から受信したデータ信号のエッジを再生して第２再生クロックを生成する。
更に、第２端子対応回路２８は、トレーニング期間の終了後のデータ送信期間において、トレーニング期間において生成した第２再生クロックに基づき、データ信号を取り込む。また、第２端子対応回路２８は、データ送信期間において、データ信号のジッタの測定もする。また、更に、第２端子対応回路２８は、データ送信期間において、第１端子対応回路２６により再生された第１再生クロックの位相変動に応じて、第２再生クロックの位相を補正する。
判定部２２は、受信装置２０によりデータ信号を取り込んだ結果に基づいて、被試験デバイス３００の良否を判定する。制御部２４は、受信装置２０および判定部２２の動作を制御する。
なお、被試験デバイス３００は、クロック信号とともに複数のデータ信号を出力してもよい。この場合、受信装置２０は、複数のデータ信号を出力する複数の出力端子のそれぞれに対応した複数の第２端子対応回路２８を有する構成となる。
図２は、本実施形態に係る受信装置２０内の第１端子対応回路２６および第２端子対応回路２８の構成を示す。第１端子対応回路２６は、第１再生クロック生成部３０と、第１マルチストローブ生成部３２と、第１受信部３４と、第１取得部３６と、第１検出部３８と、第１調整部４０とを含む。
第１再生クロック生成部３０は、クロック信号の第１再生クロックを生成する。第１再生クロック生成部３０は、第１調整部４０から与えられる制御量に応じて、第１再生クロックの位相を変化させる。
第１マルチストローブ生成部３２は、第１再生クロックのパルスに応じて、互いに位相が異なる第１の複数のストローブを発生する。第１マルチストローブ生成部３２は、一例として、第１再生クロックにおける基準位相から、所定間隔毎に遅延された第１の複数のストローブを発生する。
第１受信部３４は、外部から受け取ったクロック信号をしきい値とレベル比較して、論理値を表すクロック信号を出力する。第１取得部３６は、第１マルチストローブ生成部３２により発生された第１の複数のストローブのそれぞれのタイミングにおいて、第１受信部３４から出力されたクロック信号の値を取得する。
第１検出部３８は、第１取得部３６により取得された、第１の複数のストローブのそれぞれのタイミングにおけるクロック信号の値に基づいて、第１の複数のストローブに対するクロック信号のエッジ位置を検出する。すなわち、第１検出部３８は、時系列に並んだクロック信号の値における変化点から、第１の複数のストローブのうちの何れのストローブによりクロック信号のエッジ位置が検出されたかを判断する。そして、第１検出部３８は、クロック信号のエッジ位置を検出したストローブの位置を第１調整部４０に出力する。
第１調整部４０は、クロック信号のエッジ位置に応じて第１再生クロックの位相を調整する。より詳しくは、第１調整部４０は、第１再生クロック生成部３０に制御量を与えることにより第１再生クロックの位相を調整して、第１の複数のストローブのうち予め定められた第１境界ストローブの位置を、クロック信号のエッジ位置に一致させるように調整する。
なお、第１境界ストローブの位置は、第１の複数のストローブのうちの一のストローブ位置であってもよいし、第１の複数のストローブのうちの隣接する２つのストローブ間の位置であってもよい。また、第１境界ストローブの位置は、例えば外部から変更可能であってもよい。
第１調整部４０は、一例として、第１差分算出部４２と、第１演算部４４と、第１積分部４６とを有する。第１差分算出部４２は、第１境界ストローブの位置とクロック信号のエッジ位置を検出したストローブの位置との差分を示す第１差分データ、および、クロック信号のエッジ位置および第１境界ストローブの位置の前後関係を表す第１Ｅ／Ｌ符号を検出する。
第１差分算出部４２は、第１境界ストローブの位置がクロック信号のエッジ位置よりも前である場合には、ＥＡＲＬＹを表す第１Ｅ／Ｌ符号を出力する。また、第１差分算出部４２は、第１境界ストローブの位置がクロック信号のエッジ位置よりも後である場合には、ＬＡＴＥを表す第１Ｅ／Ｌ符号を出力する。
第１演算部４４は、第１差分算出部４２により検出された第１差分データおよび第１Ｅ／Ｌ符号に基づき、第１再生クロックの位相を調整するための制御量をサイクル毎に生成する。第１積分部４６は、制御量を積分して第１再生クロック生成部３０に与える。第１積分部４６は、一例として、サイクル毎に出力される制御量をローパスフィルタリングして第１再生クロック生成部３０に与えてよい。
以上のような第１端子対応回路２６は、第１再生クロックの周期または第１再生クロックの所定数倍周期のサイクル毎に、第１の複数のストローブの発生、クロック信号のエッジ位置の検出および第１再生クロックの位相の調整を実行する。これにより、第１端子対応回路２６は、クロック信号のエッジ位置の位相に同期した第１再生クロックを生成することができる。
第２端子対応回路２８は、第２再生クロック生成部５０と、第２マルチストローブ生成部５２と、第２受信部５４と、第２取得部５６と、第２検出部５８と、第２調整部６０と、タイマ部６２と、遅延部６４と、データ値取得部６６と、ジッタ測定部６８とを含む。第２再生クロック生成部５０は、第２再生クロックを生成する。第２再生クロック生成部５０は、第２調整部６０から与えられる制御量に応じて、第２再生クロックの位相を変化させる。
第２マルチストローブ生成部５２は、第２再生クロックのパルスに応じて、互いに位相が異なる第２の複数のストローブを発生する。第２マルチストローブ生成部５２は、一例として、第２再生クロックにおける基準位相から、所定間隔毎に遅延された第２の複数のストローブを発生する。
第２受信部５４は、外部から受け取ったデータ信号をしきい値とレベル比較して、論理値を表すデータ信号を出力する。第２取得部５６は、第２マルチストローブ生成部５２により発生された第２の複数のストローブのそれぞれのタイミングにおいて、第２受信部５４から出力されたデータ信号の値を取得する。
第２検出部５８は、第２取得部５６により取得された、第２の複数のストローブのそれぞれのタイミングにおけるデータ信号の値に基づいて、第２の複数のストローブに対するデータ信号のエッジ位置を検出する。すなわち、第２検出部５８は、時系列に並んだデータ信号の値における変化点から、第２の複数のストローブのうちの何れのストローブによりデータ信号のエッジ位置が検出されたかを判断する。そして、第２検出部５８は、データ信号のエッジ位置を検出したストローブの位置を第２調整部６０に出力する。
第２調整部６０は、第２再生クロック生成部５０に制御量を与えることにより第２再生クロックの位相を調整する。第２再生クロックのトレーニング期間において、第２調整部６０は、データ信号のエッジ位置に応じて第２再生クロックの位相を調整する。より詳しくは、トレーニング期間において、第２調整部６０は、第２の複数のストローブのうち予め定められた第２境界ストローブの位置を、データ信号のエッジ位置に一致させるように調整する。
なお、第２境界ストローブの位置は、第２の複数のストローブのうちの一のストローブ位置であってもよいし、第２の複数のストローブのうちの隣接する２つのストローブ間の位置であってもよい。また、第２境界ストローブの位置は、例えば外部から変更可能であってもよい。
また、トレーニング期間の終了後のデータ送信期間においては、第２調整部６０は、第１調整部４０による第１再生クロックの位相調整量に応じて第２再生クロックの位相を調整する。データ送信期間においては、第２調整部６０は、一例として、第１調整部４０による第１再生クロックの位相調整量と同量第２再生クロックの位相を調整する。これにより、第２調整部６０は、第１調整部４０による第１再生クロックの位相調整量に応じてデータ信号を取り込むタイミングを調整することができる。
第２調整部６０は、一例として、第２差分算出部７０と、切替部７２と、第２調整部７４と、第２積分部７６とを有する。第２差分算出部７０は、第２境界ストローブの位置とデータ信号のエッジ位置を検出したストローブの位置との差分を示す第２差分データ、および、データ信号のエッジ位置および第２境界ストローブの位置の前後関係を表す第２Ｅ／Ｌ符号を検出する。
第２差分算出部７０は、第２境界ストローブの位置がデータ信号のエッジ位置よりも前である場合には、ＥＡＲＬＹを表す第２Ｅ／Ｌ符号を出力する。また、第２差分算出部７０は、第２境界ストローブの位置がデータ信号のエッジ位置よりも後である場合には、ＬＡＴＥを表す第２Ｅ／Ｌ符号を出力する。
切替部７２は、第２再生クロックの位相をデータ信号のエッジ位置に応じて調整するか、第２再生クロックの位相を第１調整部４０による第１再生クロックの位相調整量に応じて調整するかを切り替える。即ち、切替部７２は、第１差分データおよび第１Ｅ／Ｌ符号と、第２差分データおよび第２Ｅ／Ｌ符号とのいずれに応じて第２再生クロックの位相を調整するかを切り替える。
例えば、切替部７２は、トレーニング期間においては、第２差分算出部７０により算出された第２差分データおよび第２Ｅ／Ｌ符号を第２調整部７４に与える。また、切替部７２は、データ送信期間においては、第１調整部４０の第１差分算出部４２により算出された第１差分データおよび第１Ｅ／Ｌ符号を第２調整部７４に与える。
第２調整部７４は、切替部７２から与えられた、第１差分データおよび第１Ｅ／Ｌ符号、または、第２差分データおよび第２Ｅ／Ｌ符号に基づき、第２再生クロックの位相を調整するための制御量をサイクル毎に生成する。第２積分部７６は、制御量を積分して第２再生クロック生成部５０に与える。第２積分部７６は、一例として、サイクル毎に出力される制御量をローパスフィルタリングして第２再生クロック生成部５０に与えてよい。
タイマ部６２は、予め設定されたトレーニング期間の間、第２差分データおよび第２Ｅ／Ｌ符号に応じて第２再生クロックの位相を調整することを切替部７２に指示する。さらに、タイマ部６２は、トレーニング期間の終了後、第１差分データおよび第１Ｅ／Ｌ符号に応じて第２再生クロックの位相を調整することを切替部７２に指示する。
遅延部６４は、第２再生クロック生成部５０により出力された第２再生クロックを、指定された遅延量分遅延する。遅延部６４は、一例として、第２再生クロックの１／２の周期に対応する時間分、第２再生クロックを遅延する。これにより、遅延部６４は、データ信号の中心位相（データ信号における隣接するエッジ間の中間位置）のタイミングを示す第２再生クロックを生成することができる。
データ値取得部６６は、遅延部６４により遅延された第２再生クロックのタイミングにおいて、データ信号の値を取得する。データ値取得部６６は、取得した値を判定部２２へと送信する。
ジッタ測定部６８は、第２の複数のストローブに対するデータ信号のエッジ位置を第２検出部５８から受け取って、データ信号のジッタを測定する。ジッタ測定部６８は、一例として、所定のサイクル数の間、データ信号のエッジ位置を検出したストローブの位置を取得して、エッジ位置を検出したストローブの位置のヒストグラムを検出する。
以上のような第２端子対応回路２８は、トレーニング期間においては、第２再生クロックの周期または第２再生クロックの所定数倍周期のサイクル毎に、第２の複数のストローブの発生、データ信号のエッジ位置の検出および第２再生クロックの位相の調整を実行する。これにより、第２端子対応回路２８は、データ信号のエッジ位置の位相に同期した第２再生クロックを生成することができる。
さらに、第２端子対応回路２８は、トレーニング期間の終了後のデータ送信期間においては、トレーニング期間において再生された第２再生クロックの位相を、クロック信号の位相変動に応じて調整することができる。これにより、第２端子対応回路２８は、トレーニング期間の終了後のデータ送信期間において、クロック信号の位相が例えばジッタ、ワンダおよびドリフト等によりずれた場合であっても、データ信号の値を取得するタイミングも合わせてずらすことができる。
図３は、本実施形態に係る第１調整部４０および第２調整部６０による処理の一例を示す。第１調整部４０は、クロック信号のエッジ位置を検出したストローブの位置と第１境界ストローブの位置との位置の差に応じて、第１再生クロックの位相をずらす。この場合において、第１調整部４０は、第１境界ストローブの位置を、クロック信号のエッジ位置に近付ける方向に、第１再生クロックの位相をずらす。
第１調整部４０は、一例として、第１境界ストローブの位置がクロック信号のエッジ位置よりも前である場合（ＥＡＲＬＹを表す符号が検出された場合）、第１再生クロックの位相を、クロック信号のエッジ位置を検出したストローブの位置と第１境界ストローブの位置との位置の差に応じた時間分遅らせる方向にずらす。また、第１調整部４０は、第１境界ストローブの位置がクロック信号のエッジ位置よりも後である場合（ＬＡＴＥを表す符号が検出された場合）、第１再生クロックの位相を、クロック信号のエッジ位置を検出したストローブの位置と第１境界ストローブの位置との位置の差に応じた時間分進ませる方向にずらす。
このような処理をサイクル毎に実行することにより、第１調整部４０は、第１の複数のストローブのうちの第１境界ストローブの位置を、クロック信号のエッジ位置の近傍に移動させるように、第１再生クロックの位相を調整することができる。これにより、第１調整部４０によれば、第１境界ストローブの位置をクロック信号のエッジ位置に同期させることができる。
また、第２調整部６０も、第１調整部４０と同様の処理を、第２再生クロックに対して行う。これにより、第２調整部６０は、第２の複数のストローブのうちの第２境界ストローブの位置を、データ信号のエッジ位置の近傍に移動させるように、第２再生クロックの位相を調整することができる。これにより、第２調整部６０によれば、第２境界ストローブの位置をデータ信号のエッジ位置に同期させることができる。
図４は、被試験デバイス３００から出力されるクロック信号およびデータ信号の一例を示す。被試験デバイス３００は、データ信号のトレーニング期間において、クロック信号と同一波形、または、クロックを再生可能な波形のデータ信号を出力する。これにより、受信装置２０は、トレーニング期間において、データ信号のみから、当該データ信号の取り込みタイミングを示す第２再生クロックを再生することができる。
被試験デバイス３００は、トレーニング期間が終了した後のデータ送信期間においては、与えられた試験信号に応じた応答データを含むデータ信号を出力する。受信装置２０は、データ送信期間において、トレーニング期間に再生された第２再生クロックのタイミングによりデータ信号の値を取得する。
図５は、本実施形態に係る切替部７２の処理フローを示す。切替部７２は、トレーニング期間において、データ信号のエッジ位置と第２境界ストローブとの差分を示す第２差分データ、および、データ信号のエッジ位置および第２境界ストローブの位置の前後関係を表す第２Ｅ／Ｌ符号を、第２調整部７４に供給する（Ｓ１１）。
続いて、トレーニング期間が終了すると（Ｓ１２のＹｅｓ）、被試験デバイス３００は、データ送信期間に遷移する。切替部７２は、データ送信期間において、クロック信号のエッジ位置と境界ストローブとの差分を示す第１差分データ、および、クロック信号のエッジ位置および第１境界ストローブの位置の前後関係を表す第１Ｅ／Ｌ符号を、第２調整部７４に供給する（Ｓ１３）。
ここで、切替部７２は、一例として、タイマ部６２からの指示に応じて第１差分データおよび第２差分データのいずれに応じて第２再生クロックの位相を調整するかを切り替える。即ち、例えば、タイマ部６２は、当該受信装置２０が受信を開始してから予め定められた期間を経過後に、第１差分データを第２調整部７４へ供給する切替状態から、第２差分データを第２調整部７４へ供給する切替状態へ切り替える指示を切替部７２に与える。
また、切替部７２は、一例として、当該受信装置２０の動作を制御する制御部２４のから指示に応じて第１差分データおよび第２差分データのいずれに応じて第２再生クロックの位相を調整するかを切り替えてもよい。即ち、例えば、制御部２４は、トレーニング期間からデータ送信期間へと遷移するタイミングにおいて、切替部７２へ切替を指示するインストラクションを発生する。
以上のような受信装置２０によれば、データ信号の受信中において、クロック信号の位相がジッタ、ワンダおよびドリフト等によりずれても、当該クロック信号の位相の変動に同期して、当該データ信号の取得タイミングを示す第２再生クロックの位相を調整することができる。これにより、受信装置２０によれば、クロック信号とデータ信号との位相関係をずらすことなく、精度良くデータ信号の値を取得またはデータ信号の特性を測定することができる。
図６は、本実施形態の変形例に係る受信装置２０の構成を示す。本変形例に係る受信装置２０は、図２に示された本実施形態に係る受信装置２０と略同一の構成および機能を採るので、図２に示された本実施形態に係る受信装置２０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
本変形例に係る受信装置２０は、例えばクロックエンベデッド信号である受信信号を外部から受信する。第１端子対応回路２６内の第１受信部３４は、外部から与えられた受信信号をクロック信号として受信する。また、第２端子対応回路２８内の第２受信部５４は、外部から与えられた受信信号をデータ信号として受信する。
本変形例に係る受信装置２０の第２端子対応回路２８は、閾値設定部８２と、位相差設定部８４と、シュムー測定部８６とを更に含む。閾値設定部８２は、第２受信部５４が受信信号の論理値を判定するために用いるしきい値を設定する。
位相差設定部８４は、第１再生クロックに対する第２再生クロックの位相差を設定する。位相差設定部８４は、一例として、設定する位相差に応じた遅延量を、第２差分算出部７０に設定する。
シュムー測定部８６は、閾値設定部８２により複数のしきい値のそれぞれを第２受信部５４に設定する。さらに、シュムー測定部８６は、それぞれのしきい値において位相差設定部８４により第１再生クロックに対する第２再生クロックの複数の位相差のそれぞれを設定する。そして、シュムー測定部８６は、それぞれのしきい値およびそれぞれの位相差が設定されている場合におけるデータ信号の論理値（シュムー波形）を取得する。
このような本変形例に係る受信装置２０は、例えばクロックエンベデッド信号である受信信号のクロック再生を行いながら、受信信号のシュムー波形を測定することができる。このような受信装置２０は、シュムー波形の測定中においてクロック信号の位相がずれた場合であっても、受信信号の位相を同期して調整することができる。従って、受信装置２０によれば、正確なシュムー波形を取得することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 試験装置、２０ 受信装置、２２ 判定部、２４ 制御部、２６ 第１端子対応回路、２８ 第２端子対応回路、３０ 第１再生クロック生成部、３２ 第１マルチストローブ生成部、３４ 第１受信部、３６ 第１取得部、３８ 第１検出部、４０ 第１調整部、４２ 第１差分算出部、４４ 第１演算部、４６ 第１積分部、５０ 第２再生クロック生成部、５２ 第２マルチストローブ生成部、５４ 第２受信部、５６ 第２取得部、５８ 第２検出部、６０ 第２調整部、６２ タイマ部、６４ 遅延部、６６ データ値取得部、６８ ジッタ測定部、７０ 第２差分算出部、７２ 切替部、７４ 第２調整部、７６ 第２積分部、８２ 閾値設定部、８４ 位相差設定部、８６ シュムー測定部、３００ 被試験デバイス

Claims (15)

  1. データ信号および前記データ信号を取り込む基準タイミングを示すクロック信号を受信する受信装置であって、
    前記クロック信号の第１再生クロックを生成する第１再生クロック生成部と、
    前記第１再生クロックのパルスに応じて、互いに位相が異なる第１の複数のストローブを発生する第１マルチストローブ発生部と、
    前記第１の複数のストローブのそれぞれのタイミングにおける前記クロック信号の値に基づいて、前記第１の複数のストローブに対する前記クロック信号のエッジ位置を検出する第１検出部と、
    前記クロック信号のエッジ位置に応じて前記第１再生クロックの位相を調整する第１調整部と、
    前記第１調整部による前記第１再生クロックの位相調整量に応じて前記データ信号を取り込むタイミングを調整する第２調整部と、
    を備える受信装置。
  2. 第２再生クロックを生成する第２再生クロック生成部と、
    前記第２再生クロックのパルスに応じて、互いに位相が異なる第２の複数のストローブを発生する第２マルチストローブ発生部と、
    前記第２の複数のマルチストローブのそれぞれのタイミングにおける前記データ信号の値に基づいて、前記第２の複数のストローブに対する前記データ信号のエッジ位置を検出する第２検出部と、
    を備え、
    前記第２調整部は、前記第１調整部による前記第１再生クロックの位相調整量に応じて前記第２再生クロックの位相を調整する
    請求項１に記載の受信装置。
  3. 前記第２調整部は、前記第１調整部による前記第１再生クロックの位相調整量と同量前記第２再生クロックの位相を調整する請求項２に記載の受信装置。
  4. 前記第２再生クロックのトレーニング期間において、前記第２調整部は、前記データ信号のエッジ位置に応じて前記第２再生クロックの位相を調整し、
    前記第２再生クロックのトレーニング期間の終了後において、前記第２調整部は、前記第１調整部による前記第１再生クロックの位相調整量と同量前記第２再生クロックの位相を調整する請求項３に記載の受信装置。
  5. 前記第１の複数のストローブに対する前記クロック信号のエッジ位置と前記第１の複数のストローブのうち予め定められた第１境界ストローブの位置との差分を示す第１差分データと、前記第２の複数のストローブに対する前記データ信号のエッジ位置と前記第２の複数のストローブのうち予め定められた第２境界ストローブの位置との差分を示す第２差分データとのいずれに応じて前記第２再生クロックの位相を調整するかを切り替える切替部を更に備える請求項４に記載の受信装置。
  6. 予め設定された前記トレーニング期間の間、前記第２差分データに応じて前記第２再生クロックの位相を調整することを前記切替部に指示し、前記トレーニング期間の終了後、前記第１差分データに応じて前記第２再生クロックの位相を調整することを前記切替部に指示するタイマ部を更に備える請求項５に記載の受信装置。
  7. 前記切替部は、当該受信装置の動作を制御する制御部のから指示に応じて前記第１差分データおよび前記第２差分データのいずれに応じて前記第２再生クロックの位相を調整するかを切り替える
    請求項５または６に記載の受信装置。
  8. 前記第２の複数のストローブに対する前記データ信号のエッジ位置を前記第２検出部から受け取って、前記データ信号のジッタを測定するジッタ測定部を更に備える請求項４から７のいずれかに記載の受信装置。
  9. 外部から与えられた受信信号を前記クロック信号として受信する第１受信部と、
    前記受信信号を前記データ信号として受信する第２受信部と、
    を更に備える
    請求項２から８のいずれかに記載の受信装置。
  10. 前記第２受信部が前記受信信号の論理値を判定するために用いるしきい値を設定する閾値設定部を更に備える請求項９に記載の受信装置。
  11. 前記第１再生クロックに対する前記第２再生クロックの位相差を設定する位相差設定部を更に備える請求項１０に記載の受信装置。
  12. 前記閾値設定部により複数のしきい値のそれぞれを前記第２受信部に設定し、それぞれのしきい値において前記位相差設定部により前記第１再生クロックに対する前記第２再生クロックの複数の位相差のそれぞれを設定して、それぞれのしきい値およびそれぞれの位相差が設定されている場合における前記データ信号の論理値を取得するシュムー測定部を更に備える請求項１１に記載の受信装置。
  13. 被試験デバイスを試験する試験装置であって、
    請求項４から１２のいずれかに記載の受信装置と、
    前記受信装置により前記データ信号を取り込んだ結果に基づいて、前記被試験デバイスの良否を判定する判定部と、
    を備える試験装置。
  14. データ信号および前記データ信号を取り込む基準タイミングを示すクロック信号を受信する受信方法であって、
    前記クロック信号の第１再生クロックを生成する第１再生クロック生成ステップと、
    前記第１再生クロックのパルスに応じて、互いに位相が異なる第１の複数のストローブを発生する第１マルチストローブ発生ステップと、
    前記第１の複数のストローブのそれぞれのタイミングにおける前記クロック信号の値に基づいて、前記第１の複数のストローブに対する前記クロック信号のエッジ位置を検出する第１検出ステップと、
    前記クロック信号のエッジ位置に応じて前記第１再生クロックの位相を調整する第１調整ステップと、
    前記第１調整ステップによる前記第１再生クロックの位相調整量に応じて前記データ信号を取り込むタイミングを調整する第２調整ステップと、
    を備える受信方法。
  15. 被試験デバイスを試験する試験方法であって、
    請求項１４に記載の受信方法により受信した前記データ信号を取り込んだ結果に基づいて、前記被試験デバイスの良否を判定する
    試験方法。
JP2011513120A 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法 Expired - Fee Related JP5211239B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002053 WO2010131286A1 (ja) 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法

Publications (2)

Publication Number Publication Date
JPWO2010131286A1 true JPWO2010131286A1 (ja) 2012-11-01
JP5211239B2 JP5211239B2 (ja) 2013-06-12

Family

ID=43084684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011513120A Expired - Fee Related JP5211239B2 (ja) 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法

Country Status (6)

Country Link
US (1) US8605825B2 (ja)
JP (1) JP5211239B2 (ja)
KR (1) KR101227670B1 (ja)
CN (1) CN102415045A (ja)
TW (1) TWI390226B (ja)
WO (1) WO2010131286A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112024B1 (ko) 2014-04-14 2020-05-19 삼성전자주식회사 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US7574632B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for time stamping a digital signal
WO2007038233A2 (en) * 2005-09-23 2007-04-05 Teradyne, Inc. Strobe technique for test of digital signal timing
US7573957B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7756654B2 (en) * 2007-08-15 2010-07-13 Advantest Corporation Test apparatus

Also Published As

Publication number Publication date
WO2010131286A1 (ja) 2010-11-18
US8605825B2 (en) 2013-12-10
KR20110114623A (ko) 2011-10-19
JP5211239B2 (ja) 2013-06-12
US20120194251A1 (en) 2012-08-02
TWI390226B (zh) 2013-03-21
KR101227670B1 (ko) 2013-01-29
CN102415045A (zh) 2012-04-11
TW201105989A (en) 2011-02-16

Similar Documents

Publication Publication Date Title
JP3920318B1 (ja) 試験装置および試験方法
TWI401444B (zh) 測試裝置、測試方法、抖動濾波電路以及抖動濾波方法
CN100422756C (zh) 半导体试验装置
US20090048796A1 (en) Test apparatus
KR20080083305A (ko) 시험 장치, 시험 방법, 및 프로그램
KR101081545B1 (ko) 복조 장치, 시험장치 및 전자 디바이스
US8111082B2 (en) Test apparatus
JP4895551B2 (ja) 試験装置および試験方法
JP5211239B2 (ja) 受信装置、試験装置、受信方法および試験方法
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
JP5232913B2 (ja) クロック生成装置、試験装置およびクロック生成方法
JP4943274B2 (ja) 波形表示方法
JP5154585B2 (ja) 誤り率測定装置及び方法
JP5210646B2 (ja) 被測定信号の変化点を検出する装置、方法および試験装置
JP2004125573A (ja) マルチストローブ装置、試験装置、及び調整方法
JP2011130231A (ja) パラメータ設定装置およびパラメータ設定方法
KR20180110824A (ko) 병렬 신호의 위상 정렬 장치 및 방법
WO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
WO2010087008A1 (ja) 電子デバイス、試験装置および試験方法
JP2006180029A (ja) テスト回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees