CN102415045A - 接收装置、测试装置、接收方法及测试方法 - Google Patents

接收装置、测试装置、接收方法及测试方法 Download PDF

Info

Publication number
CN102415045A
CN102415045A CN2009801589576A CN200980158957A CN102415045A CN 102415045 A CN102415045 A CN 102415045A CN 2009801589576 A CN2009801589576 A CN 2009801589576A CN 200980158957 A CN200980158957 A CN 200980158957A CN 102415045 A CN102415045 A CN 102415045A
Authority
CN
China
Prior art keywords
signal
regeneration time
time clock
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801589576A
Other languages
English (en)
Inventor
鹫津信荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102415045A publication Critical patent/CN102415045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Abstract

本发明提供一种接收装置，用于接收数据信号和用于表示导入数据信号的基准时序的时钟信号，其具备：第1再生时钟生成部，其生成时钟信号的第1再生时钟；第1多重选通产生部，其根据第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通；第1检测部，其基于第1复数个选通的各个时序中的时钟信号的值，检测出相对于第1复数个选通的时钟信号的边缘位置；第1调整部，其根据时钟信号的边缘位置，调整第1再生时钟的相位；以及第2调整部，其根据第1调整部所实施的第1再生时钟的相位调整量，调整用于导入数据信号的时序。

Description

接收装置、测试装置、接收方法及测试方法
技术领域
本发明涉及一种接收装置、测试装置、接收方法及测试方法。
背景技术
已知有一种发送数据信号及时钟信号的器件(DDR-SDRAM等)。对这种器件进行测试的测试装置，使用多重选通功能，对数据信号与时钟信号之间的相位关系进行测试。
专利文献1日本专利公开公报第2003-315428号
专利文献2日本专利公开公报第2004-127455号
然而，当对并行地输出数据信号及时钟信号的器件进行测试时，必须在测试之前对测试装置进行调整，以在适当的时序产生多重选通。但是，若在进行该调整后，时钟信号的相位例如因抖动、偏移(wander)及漂移(drift)等而发生偏离时，则数据信号与时钟信号的相位关系会发生偏离，从而无法进行准确的测试。
发明内容
为了解决上述问题，在本发明的第1方式中，提供一种接收装置、测试装置、接收方法及测试方法，该接收装置，用于接收数据信号和用于表示导入上述数据信号的基准时序的时钟信号，其包括：第1再生时钟生成部，其生成上述时钟信号的第1再生时钟；第1多重选通产生部，其根据上述第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通；第1检测部，其基于上述第1复数个选通的各个时序中的上述时钟信号的值，检测出相对于上述第1复数个选通的上述时钟信号的边缘位置；第1调整部，其根据上述时钟信号的边缘位置，调整上述第1再生时钟的相位；以及第2调整部，其根据上述第1调整部所实施的上述第1再生时钟的相位调整量，调整用于导入上述数据信号的时序。
再者，上述发明的概要并未列举出本发明的所有必要特征，这些特征群的进一步组合也可以成为发明。
附图说明
图1将被测试器件300与本实施方式涉及的测试装置10的构成一同表示。
图2表示本实施方式涉及的接收装置20内的第1端子对应电路26及第2端子对应电路28的构成。
图3表示本实施方式涉及的第1调整部40及第2调整部60所实施的处理的一例。
图4表示在本实施方式中，自被测试器件300输出的时钟信号及数据信号的一例。
图5表示本实施方式涉及的切换部72的处理流程。
图6表示本实施方式的变形例涉及的接收装置20的构成。
具体实施方式
下面通过发明的实施方式来说明本发明，但下面的实施方式并非对权利要求涉及的发明作出限制。另外，发明的解决手段不一定必需包含实施方式中所说明的特征的所有组合。
图1将被测试器件300与本实施方式涉及的测试装置10的构成一同表示。测试装置10，对被测试器件300进行测试。被测试器件300，输出数据信号及用于表示导入数据信号的基准时序的时钟信号。被测试器件300，例如可以为DDR-SDRAM(Double-Data-Rate SynchronousDynamic Random Access Memory)等器件。
另外，被测试器件300，也可以发送1个时钟嵌入信号。此时，测试装置10，将1个时钟嵌入信号分支为2个信号。并且，测试装置10，接收分支后的其中一个信号作为数据信号，并且接收另一个信号来作为时钟信号。另外，被测试器件300也可以发送另行的2个时钟嵌入信号。此时，测试装置10，接收其中一个时钟嵌入信号作为数据信号，并且接收另一个时钟嵌入信号来作为时钟信号。
测试装置10，具备接收装置20、判定部22及控制部24。接收装置20接收自被测试器件300输出的数据信号及时钟信号。
接收装置20，具有第1端子对应电路26及第2端子对应电路28。第1端子对应电路26，对应于被测试器件300的时钟信号的输出端子而设置。第1端子对应电路26，对自被测试器件300接收的时钟信号的边缘进行再生，而生成第1再生时钟。
第2端子对应电路28，对应于被测试器件300的数据信号的输出端子而设置。第2端子对应电路28，在用于生成第2再生时钟的训练期间，对自被测试器件300接收的数据信号的边缘进行再生，而生成第2再生时钟。
进而，第2端子对应电路28，在训练期间结束后的数据发送期间，基于在训练期间所生成的第2再生时钟，导入数据信号。另外，第2端子对应电路28，在数据发送期间，也进行数据信号抖动(jitter)的测定。另外，进一步地，第2端子对应电路28，在数据发送期间，根据通过第1端子对应电路26再生的第1再生时钟的相位变动，对第2再生时钟的相位进行校正。
判定部22，基于通过接收装置20导入数据信号的结果，来判定被测试器件300的好坏。控制部24，对接收装置20及判定部22的动作进行控制。
再者，被测试器件300，也可以与时钟信号一同输出复数个数据信号。此时，接收装置20，为具有与用于输出复数个数据信号的复数个输出端子分别对应的复数个第2端子对应电路28的构成。
图2表示本实施方式涉及的接收装置20内的第1端子对应电路26及第2端子对应电路28的构成。第1端子对应电路26，包括第1再生时钟生成部30、第1多重选通生成部32、第1接收部34、第1取得部36、第1检测部38及第1调整部40。
第1再生时钟生成部30，生成时钟信号的第1再生时钟。第1再生时钟生成部30，根据自第1调整部40所给予的控制量，使第1再生时钟的相位发生变化。
第1多重选通生成部32，根据第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通。作为一例，第1多重选通生成部32，自第1再生时钟中的基准相位，产生每隔特定间隔而延迟的第1复数个选通。
第1接收部34，将从外部接收的时钟信号与阈值进行电平比较，并输出用于表示逻辑值的时钟信号。第1取得部36，在由第1多重选通生成部32所产生的第1复数个选通的各个时序中，取得自第1接收部34所输出的时钟信号的值。
第1检测部38，基于由第1取得部36取得的第1复数个选通的各个时序中的时钟信号的值，检测出相对于第1复数个选通的时钟信号的边缘位置。即，第1检测部38，由依时间序列排列的时钟信号的值中的变化点，来判断是否已通过第1复数个选通中的任一个选通而检测时钟信号的边缘位置。继而，第1检测部38，将检出时钟信号的边缘位置的选通的位置，输出至第1调整部40。
第1调整部40，根据时钟信号的边缘位置，调整第1再生时钟的相位。更详细地说，第1调整部40，通过对第1再生时钟生成部30给予控制量，而调整第1再生时钟的相位，以将第1复数个选通中预定的第1边界选通的位置，调整成与时钟信号的边缘位置一致。
再者，第1边界选通的位置，既可以为第1复数个选通中的一个选通位置，又可以为第1复数个选通中的邻接的2个选通间的位置。另外，第1边界选通的位置，例如也可以从外部进行变更。
作为一例，第1调整部40，具有第1差值计算部42、第1运算部44及第1积分部46。第1差值计算部42，检测第1差值数据与第1E/L符号；该第1差值数据，是用于表示第1边界选通的位置与检出时钟信号的边缘位置的选通的位置的差值，该第1E/L符号用于表示时钟信号的边缘位置及第1边界选通的位置的前后关系。
第1差值计算部42，在第1边界选通的位置处于时钟信号的边缘位置之前时，输出用于表示早(EARLY)的第1E/L符号。另外，第1差值计算部42，在第1边界选通的位置处于时钟信号的边缘位置之后时，输出用于表示迟(LATE)的第1E/L符号。
第1运算部44，基于由第1差值计算部42所检出的第1差值数据及第1E/L符号，在每个循环，生成用于调整第1再生时钟相位的控制量。第1积分部46，对控制量进行积分，并提供给第1再生时钟生成部30。作为一例，第1积分部46，可以对在每个循环被输出的控制量进行低通滤波，并输出到第1再生时钟生成部30。
如上所述的第1端子对应电路26，在第1再生时钟的周期或第1再生时钟的特定数倍周期的每个循环，执行第1复数个选通的产生、时钟信号的边缘位置的检测及第1再生时钟相位调整。由此，第1端子对应电路26，可以生成与时钟信号的边缘位置的相位同步的第1再生时钟。
第2端子对应电路28，包括第2再生时钟生成部50、第2多重选通生成部52、第2接收部54、第2取得部56、第2检测部58、第2调整部60、计时器部62、延迟部64、数据值取得部66及抖动测定部68。第2再生时钟生成部50，生成第2再生时钟。第2再生时钟生成部50，根据自第2调整部60所给予的控制量，使第2再生时钟的相位发生变化。
第2多重选通生成部52，根据第2再生时钟的脉冲，产生相位彼此不同的第2复数个选通。作为一例，第2多重选通生成部52，由第2再生时钟中的基准相位，产生每隔特定间隔而延迟的第2复数个选通。
第2接收部54，将从外部接收的数据信号与阈值进行电平比较，并输出用于表示逻辑值的数据信号。第2取得部56，在由第2多重选通生成部52所产生的第2复数个选通的各个时序中，取得自第2接收部54所输出的数据信号值。
第2检测部58，基于由第2取得部56取得的第2复数个选通的各个时序中的数据信号值，检测出相对于第2复数个选通的数据信号的边缘位置。即，第2检测部58，由依时间序列排列的数据信号的值中的变化点，判断通过第2复数个选通中的哪一个选通而检测了数据信号的边缘位置。继而，第2检测部58，将检出了数据信号的边缘位置的选通的位置，输出至第2调整部60。
第2调整部60，通过对第2再生时钟生成部50给予控制量，调整第2再生时钟的相位。在第2再生时钟的训练期间，第2调整部60，根据数据信号的边缘位置，调整第2再生时钟的相位。更详细地说，在训练期间内，第2调整部60将第2复数个选通中预定的第2边界选通的位置，调整成与数据信号的边缘位置一致。
再者，第2边界选通的位置，既可以为第2复数个选通中的一个选通位置，也可以为第2复数个选通中的邻接的2个选通间的位置。另外，第2边界选通的位置，例如也可以从外部进行变更。
另外，在训练期间结束后的数据发送期间，第2调整部60，根据第1调整部40所实施的第1再生时钟的相位调整量，调整第2再生时钟的相位。在数据发送期间内，作为一例，第2调整部60，与第1调整部40所实施的第1再生时钟的相位调整量同量地调整第2再生时钟的相位。由此，第2调整部60，可以根据第1调整部40所实施的第1再生时钟的相位调整量，调整用于导入数据信号的时序。
作为一例，第2调整部60，具有第2差值计算部70、切换部72、第2调整部74及第2积分部76。第2差值计算部70，检测第2差值数据及第2E/L符号；该第2差值数据用于表示第2边界选通的位置与检出数据信号的边缘位置的选通的位置的差值，该第2E/L符号用于表示数据信号的边缘位置
Figure BDA0000102615590000051
第2边界选通的位置的前后关系。
第2差值计算部70，在第2边界选通的位置处于数据信号的边缘位置之前时，输出用于表示EARLY的第2E/L符号。另外，第2差值计算部70，在第2边界选通的位置处于数据信号的边缘位置之后时，输出用于表示LATE的第2E/L符号。
切换部72，对是根据数据信号的边缘位置来调整第2再生时钟的相位、还是根据第1调整部40所实施的第1再生时钟的相位调整量来调整第2再生时钟的相位，进行切换。即，切换部72对根据第1差值数据及第1E/L符号与第2差值数据及第2E/L符号的哪一组来调整第2再生时钟的相位，进行切换。
例如，切换部72，在训练期间内，将由第2差值计算部70计算出来的第2差值数据及第2E/L符号，提供给第2调整部74。另外，切换部72，在数据发送期间内，将由第1调整部40的第1差值计算部42计算出来的第1差值数据及第1E/L符号，提供给第2调整部74。
第2调整部74，基于自切换部72所给予的第1差值数据及第1E/L符号、或第2差值数据及第2E/L符号，在每个循环生成用于调整第2再生时钟相位的控制量。第2积分部76，对控制量进行积分并给予第2再生时钟生成部50。作为一例，第2积分部76，可以对在每个循环被输出的控制量进行低通滤波，并给予第2再生时钟生成部50。
计时器部62，在预先设定的训练期间内，指示切换部72根据第2差值数据及第2E/L符号来调整第2再生时钟的相位。进而，计时器部62，在训练期间结束后，指示切换部72，根据第1差值数据及第1E/L符号来调整第2再生时钟的相位。
延迟部64，使由第2再生时钟生成部50所输出的第2再生时钟延迟所指定的延迟量。作为一例，延迟部64，使第2再生时钟延迟与第2再生时钟的1/2周期对应的时间量。由此，延迟部64，可以生成用于表示数据信号的中心相位(数据信号中的邻接的边缘间的中间位置)的时序的第2再生时钟。
数据值取得部66，在被延迟部64延迟的第2再生时钟的时序中，取得数据信号值。数据值取得部66，将所取得的值发送至判定部22。
抖动测定部68，从第2检测部58接收相对于第2复数个选通的数据信号的边缘位置，并测定数据信号的抖动。作为一例，抖动测定部68，在特定循环数之间，取得检出了数据信号的边缘位置的选通的位置，并对检出边缘位置的选通的位置检出直方图。
如上所述的第2端子对应电路28，在训练期间内，在第2再生时钟的周期或第2再生时钟的特定数倍周期的每个循环，执行第2复数个选通的产生、数据信号的边缘位置的检测及第2再生时钟的相位调整。由此，第2端子对应电路28，可以生成与数据信号的边缘位置的相位同步的第2再生时钟。
进而，第2端子对应电路28，在训练期间结束后的数据发送期间内，可以根据时钟信号的相位变动，调整在训练期间内被再生的第2再生时钟的相位。由此，第2端子对应电路28，在训练期间结束后的数据发送期间，即使时钟信号的相位，例如因抖动、偏移及漂移等发生偏离的情况下，也可以使取得数据信号值的时序一并发生偏离。
图3表示本实施方式涉及的第1调整部40及第2调整部60所实施的处理的一例。第1调整部40，根据检出时钟信号的边缘位置的选通位置与第1边界选通位置的位置差，使第1再生时钟的相位偏离。此时，第1调整部40，使第1边界选通的位置，朝向靠近时钟信号的边缘位置的方向，偏离第1再生时钟的相位。
作为一例，第1调整部40，在第1边界选通位置处于时钟信号的边缘位置之前时(检出表示EARLY的符号时)，使第1再生时钟的相位朝向与检出时钟信号的边缘位置的选通位置及第1边界选通位置的位置之差对应的时间量延迟的方向偏离。另外，第1调整部40，在第1边界选通位置处于时钟信号的边缘位置之后时(检出表示LATE的符号时)，使第1再生时钟的相位朝与检出时钟信号的边缘位置的选通位置及第1边界选通位置的位置之差对应的时间量前进的方向偏离.
通过在每个循环执行这种处理，第1调整部40，能够以使第1复数个选通中的第1边界选通的位置，向时钟信号的边缘位置附近移动的状态，来调整第1再生时钟的相位。由此，依据第1调整部40，则可使第1边界选通的位置同步至时钟信号的边缘位置。
另外，第2调整部60，也针对第2再生时钟，进行与第1调整部40同样的处理。由此，第2调整部60，能够以使第2复数个选通中的第2边界选通的位置，向数据信号的边缘位置附近移动的方式，来调整第2再生时钟的相位。由此，以第2调整部60，则可使第2边界选通位置同步至数据信号的边缘位置。
图4表示自被测试器件300所输出的时钟信号及数据信号的一例。被测试器件300，在数据信号的训练期间内，输出与时钟信号相同的波形或可再生时钟的波形的数据信号。由此，接收装置20，在训练期间内，可以仅由数据信号，再生用于表示该数据信号的导入时序的第2再生时钟。
被测试器件300，在训练期间结束后的数据发送期间，输出包含与被给予的测试信号对应的响应数据的数据信号。接收装置20，在数据发送期间内，通过训练期间内被再生的第2再生时钟的时序，取得数据信号的值。
图5是表示本实施方式涉及的切换部72的处理流程。切换部72，在训练期间内，将用于表示数据信号的边缘位置与第2边界选通的差值的第2差值数据、及用于表示数据信号的边缘位置及第2边界选通的位置的前后关系的第2E/L符号，供给至第2调整部74(S11)。
继而，当训练期间结束时(S12为是)，被测试器件300，迁移至数据发送期间内。切换部72，在数据发送期间内，将用于表示时钟信号的边缘位置与边界选通的差值的第1差值数据及用于表示时钟信号的边缘位置及第1边界选通的位置的前后关系的第1E/L符号，供给至第2调整部74(S13)。
此处，作为一例，切换部72，根据来自计时器部62的指示，切换根据第1差值数据及第2差值数据的哪一个，来调整第2再生时钟的相位。即，例如，计时器部62，在该接收装置20开始接收后经过预定期间之后，指示切换部72从向第2调整部74供给第1差值数据的切换状态，切换为将第2差值数据供给至第2调整部74的切换状态。
另外，作为一例，切换部72，也可以根据来自用于控制该接收装置20的动作的控制部24的指示，进行切换根据第1差值数据及第2差值数据的哪一个，来调整第2再生时钟的相位。即，例如，控制部24，在从训练期间向数据发送期间迁移的时序中，产生对切换部72指示切换的指令。
若依据如上所述的接收装置20，在数据信号的接收中，即使时钟信号的相位因抖动、偏移及漂移等而发生偏离，也可与该时钟信号的相位的变动同步地、调整用于表示该数据信号的取得时序的第2再生时钟的相位。由此，若依据接收装置20，则无须使时钟信号与数据信号的相位关系偏离，便可精度良好地取得数据信号的值或者测定数据信号的特性。
图6表示本实施方式的变形例涉及的接收装置20的构成。关于本变形例的接收装置20，采用与图2所示的本实施方式涉及的接收装置20大致相同的构成及功能，因此，对于与图2所示的本实施方式涉及的接收装置20所具备的构件大致相同的构成及功能的构件，标注相同的附图标记，在下面的叙述中，除了对不同点进行说明外，省略对相同部分的说明。
关于本变形例的接收装置20，例如从外部接收作为时钟嵌入信号的接收信号。第1端子对应电路26内的第1接收部34，接收自外部所给予的接收信号来作为时钟信号。另外，第2端子对应电路28内的第2接收部54，接收自外部所给予的接收信号来作为数据信号。
关于本变形例的接收装置20的第2端子对应电路28，还包含阈值设定部82、相位差设定部84及什穆(shmoo)测定部86。阈值设定部82，对第2接收部54用于判定接收信号的逻辑值的阈值进行设定。
相位差设定部84，设定第2再生时钟相对于第1再生时钟的相位差。作为一例，相位差设定部84，将与所设定的相位差对应的延迟量，设定于第2差值计算部70。
什穆测定部86，通过阈值设定部82，将复数个阈值分别设定于第2接收部54。进而，什穆测定部86，在各个阈值中，通过相位差设定部84，分别设定第2再生时钟相对于第1再生时钟的复数个相位差。并且，什穆测定部86，取得设定有各个阈值及各个相位差时的数据信号的逻辑值(什穆波形)。
关于如此的本变形例的接收装置20，例如能够一面进行作为时钟嵌入信号的接收信号的时钟再生，一面测定接收信号的什穆波形。此种接收装置20，即使在什穆波形的测定中，时钟信号的相位发生偏离时，也可以同步地调整接收信号的相位。因而，以接收装置20，则可以取得准确的什穆波形。
以上叙述利用实施方式说明了本发明，但本发明的技术范围并不限定于上述实施方式所记载的范围内。本领域技术人员明白可以对上述实施方式施加各种变更或改良。根据权利要求的记载可知，该施加有各种变更或改良的方式也包含在本发明的技术范围内。
应该注意的是，对于权利要求、说明书以及附图中所示的装置、系统、程序以及方法中的动作、流程、步骤以及阶段等各种处理的执行顺序，只要未特别明示为“更前”、“之前”等，且只要未将前一处理的输出用于后一处理中，则可以按任意顺序实现。关于权利要求、说明书以及附图中的动作流程，即使为方便起见而使用“首先”、“然后”等进行说明，但并非意味着必须按该顺序实施。
附图标记说明
10 测试装置
20 接收装置
22 判定部
24 控制部
26 第1端子对应电路
28 第2端子对应电路
30 第1再生时钟生成部
32 第1多重选通生成部
34 第1接收部
36 第1取得部
38 第1检测部
40 第1调整部
42 第1差值计算部
44 第1运算部
46 第1积分部
50 第2再生时钟生成部
52 第2多重选通生成部
54 第2接收部
56 第2取得部
58 第2检测部
60 第2调整部
62 计时器部
64 延迟部
66 数据值取得部
68 抖动测定部
70 第2差值计算部
72 切换部
74 第2调整部
76 第2积分部
82 阈值设定部
84 相位差设定部
86 什穆测定部
300 被测试器件

Claims (15)

1.一种接收装置，用于接收数据信号和用于表示导入所述数据信号的基准时序的时钟信号，其具有：
第1再生时钟生成部，其生成所述时钟信号的第1再生时钟；
第1多重选通产生部，其根据所述第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通；
第1检测部，其基于所述第1复数个选通的各个时序中的所述时钟信号的值，检测相对于所述第1复数个选通的所述时钟信号的边缘位置；
第1调整部，其根据所述时钟信号的边缘位置，调整所述第1再生时钟的相位；以及
第2调整部，其根据所述第1调整部所实施的所述第1再生时钟的相位调整量，调整用于导入所述数据信号的时序。
2.根据权利要求第1项所述的接收装置，其具备：
第2再生时钟生成部，其生成第2再生时钟；
第2多重选通产生部，其根据所述第2再生时钟的脉冲，产生相位彼此不同的第2复数个选通；以及
第2检测部，其基于所述第2复数个多重选通的各个时序中的所述数据信号的值，检测相对于所述第2复数个选通的所述数据信号的边缘位置；
所述第2调整部，根据所述第1调整部所实施的所述第1再生时钟的相位调整量，调整所述第2再生时钟的相位。
3.根据权利要求第2项所述的接收装置，其中所述第2调整部，与所述第1调整部所实施的所述第1再生时钟的相位调整量同量调整所述第2再生时钟的相位。
4.根据权利要求第3项所述的接收装置，其中在所述第2再生时钟的训练期间，所述第2调整部，根据所述数据信号的边缘位置，调整所述第2再生时钟的相位；
在所述第2再生时钟的训练期间结束后，所述第2调整部，与所述第1调整部所实施的所述第1再生时钟的相位调整量同量调整所述第2再生时钟的相位。
5.根据权利要求第4项所述的接收装置，其中还具备：
切换部，其切换根据第1差值数据及第2差值数据的哪一个，调整所述第2再生时钟的相位；该第1差值数据，用于表示相对于所述第1复数个选通的所述时钟信号的边缘位置与所述第1复数个选通中的预定的第1边界选通的位置的差值，该第2差值数据，用于表示相对于所述第2复数个选通的所述数据信号的边缘位置与所述第2复数个选通中的预定的第2边界选通的位置的差值。
6.根据权利要求第5项所述的接收装置，其中还具备：
计时器部，其在预先设定的所述训练期间内，向所述切换部，指示根据所述第2差值数据来调整所述第2再生时钟的相位的情况，在所述训练期间结束后，指示所述切换部，根据所述第1差值数据来调整所述第2再生时钟的相位。
7.根据权利要求5或6所述的接收装置，其中所述切换部，根据来自用于控制该接收装置的动作的控制部的指示，切换对应所述第1差值数据及所述第2差值数据中的哪一个，来调整所述第2再生时钟的相位。
8.根据权利要求4至7中任意一项所述的接收装置，其中还具备：
抖动测定部，其从所述第2检测部接收相对于所述第2复数个选通的所述数据信号的边缘位置，并测定所述数据信号的抖动。
9.根据权利要求2至8中任意一项所述的接收装置，其中还具备：
第1接收部，其接收自外部所输入的接收信号来作为所述时钟信号；以及
第2接收部，其接收所述接收信号来作为所述数据信号。
10.根据权利要求第9项所述的接收装置，其中还具备：
阈值设定部，其设定所述第2接收部用于判定所述接收信号的逻辑值的阈值。
11.根据权利要求第10项所述的接收装置，其中还具备：
相位差设定部，用于设定所述第2再生时钟相对于所述第1再生时钟的相位差。
12.根据权利要求第11项所述的接收装置，其中还具备：
什穆测定部，其通过所述阈值设定部，将复数个阈值分别设定于所述第2接收部，在各个阈值中，通过所述相位差设定部，分别设定所述第2再生时钟相对于所述第1再生时钟的复数个相位差，并取得设定有各个阈值及各个相位差时的所述数据信号的逻辑值。
13.一种测试装置，用于对被测试器件进行测试，其具备：
权利要求4至12中任一项所述的接收装置；以及
判定部，其基于通过所述接收装置而导入所述数据信号的结果，判定所述被测试器件的好坏。
14.一种接收方法，用于接收数据信号和用于表示导入所述数据信号的基准时序的时钟信号，其包括：
第1再生时钟生成步骤，其生成所述时钟信号的第1再生时钟；
第1多重选通产生步骤，其根据所述第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通；
第1检测步骤，其基于所述第1复数个选通的各个时序中的所述时钟信号的值，检测相对于所述第1复数个选通的所述时钟信号的边缘位置；
第1调整步骤，其根据所述时钟信号的边缘位置，调整所述第1再生时钟的相位；以及
第2调整步骤，其根据所述第1调整步骤对所述第1再生时钟的相位调整量，调整用于导入所述数据信号的时序。
15.一种测试方法，用于对被测试器件进行测试，其基于导入根据权利要求第14项所述的接收方法接收的所述数据信号的结果，判定所述被测试器件的好坏。
CN2009801589576A 2009-05-11 2009-05-11 接收装置、测试装置、接收方法及测试方法 Pending CN102415045A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002053 WO2010131286A1 (ja) 2009-05-11 2009-05-11 受信装置、試験装置、受信方法および試験方法

Publications (1)

Publication Number Publication Date
CN102415045A true CN102415045A (zh) 2012-04-11

Family

ID=43084684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801589576A Pending CN102415045A (zh) 2009-05-11 2009-05-11 接收装置、测试装置、接收方法及测试方法

Country Status (6)

Country Link
US (1) US8605825B2 (zh)
JP (1) JP5211239B2 (zh)
KR (1) KR101227670B1 (zh)
CN (1) CN102415045A (zh)
TW (1) TWI390226B (zh)
WO (1) WO2010131286A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112024B1 (ko) 2014-04-14 2020-05-19 삼성전자주식회사 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273559A (zh) * 2005-09-23 2008-09-24 泰拉丁公司 用于对数字信号进行时间标记的选通技术
CN101375346A (zh) * 2005-09-23 2009-02-25 泰拉丁公司 用于测试数字信号定时的选通技术
CN101379754A (zh) * 2005-09-23 2009-03-04 泰拉丁公司 用于恢复数字信号中的时钟的选通技术

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
KR101239743B1 (ko) * 2005-09-23 2013-03-06 테라다인 인코퍼레이티드 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술
US7756654B2 (en) * 2007-08-15 2010-07-13 Advantest Corporation Test apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273559A (zh) * 2005-09-23 2008-09-24 泰拉丁公司 用于对数字信号进行时间标记的选通技术
CN101375346A (zh) * 2005-09-23 2009-02-25 泰拉丁公司 用于测试数字信号定时的选通技术
CN101379754A (zh) * 2005-09-23 2009-03-04 泰拉丁公司 用于恢复数字信号中的时钟的选通技术

Also Published As

Publication number Publication date
TW201105989A (en) 2011-02-16
US8605825B2 (en) 2013-12-10
JP5211239B2 (ja) 2013-06-12
TWI390226B (zh) 2013-03-21
KR101227670B1 (ko) 2013-01-29
US20120194251A1 (en) 2012-08-02
KR20110114623A (ko) 2011-10-19
WO2010131286A1 (ja) 2010-11-18
JPWO2010131286A1 (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
JP4152710B2 (ja) ジッタ測定装置、及び試験装置
US7512872B2 (en) Test apparatus and test method
US7406646B2 (en) Multi-strobe apparatus, testing apparatus, and adjusting method
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
JP4319146B2 (ja) 半導体試験装置
JP2004127455A (ja) マルチストローブ生成装置、試験装置、及び調整方法
WO2004057354A1 (ja) 半導体試験装置
CN102415045A (zh) 接收装置、测试装置、接收方法及测试方法
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
CN102356594B (zh) 时钟生成装置、测试装置及时钟生成方法
JP2004125573A (ja) マルチストローブ装置、試験装置、及び調整方法
EP1653239A1 (en) Test device
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
JP2009175053A (ja) 被測定信号の変化点を検出する装置、方法および試験装置
JP2002156414A (ja) タイミング校正機能を具備した半導体デバイス試験装置
KR101069727B1 (ko) 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치
CN116594817A (zh) 单芯片校准系统及方法
JP2000346904A (ja) 半導体試験装置
JP2006003221A (ja) 試験装置及び試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411