JPH0372269A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPH0372269A JPH0372269A JP20848789A JP20848789A JPH0372269A JP H0372269 A JPH0372269 A JP H0372269A JP 20848789 A JP20848789 A JP 20848789A JP 20848789 A JP20848789 A JP 20848789A JP H0372269 A JPH0372269 A JP H0372269A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- trigger condition
- rises
- trgb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はトリガ回路に関するものであり、詳しくは、２
つのトリガ条件を組合せてトリガ信号を出力するトリガ
回路の改良に関するものである。
つのトリガ条件を組合せてトリガ信号を出力するトリガ
回路の改良に関するものである。
〈従来の技術〉
デジタルオシロスコープやロジックアナライザなどのデ
ジタル波形測定器では、第１のトリガ条件と第２のトリ
ガ条件を設定しておき、これら第１のトリガ条件の成立
と第２のトリガ条件の成立をいろいろに組み合わせてト
リガ信号を出力させることが行われている。
ジタル波形測定器では、第１のトリガ条件と第２のトリ
ガ条件を設定しておき、これら第１のトリガ条件の成立
と第２のトリガ条件の成立をいろいろに組み合わせてト
リガ信号を出力させることが行われている。
例えば、アドレスバスとデータバスが多重化されて時分
割で入力されるマイクロプロセッサの動作解析にあたっ
ては、アドレスに対するトリガ条件を第１のトリガ条件
としてデータに対するトリガ条件を第２のトリガ条件と
し、これら２つのｌ〜リガ条件が成立した時点でトリガ
信号を出力させて測定波形を表示させたいことがある。
割で入力されるマイクロプロセッサの動作解析にあたっ
ては、アドレスに対するトリガ条件を第１のトリガ条件
としてデータに対するトリガ条件を第２のトリガ条件と
し、これら２つのｌ〜リガ条件が成立した時点でトリガ
信号を出力させて測定波形を表示させたいことがある。
第４図はこのようなマイクロプロセッサシステムの一例
を示すタイミングチャートである。図において、（ａ）
はアドレスデータ多重バスＡＤを示していて、Ａｋはに
番目のアドレスを表し、Ｄｋはに番目のデータを表し、
Ａｋ＋＋はに＋１番目のアドレスを表し、Ｄｋ ＋Ｉは
に＋１番目のデータを表している。（ｂ）はアドレスタ
イミング信号ＡＬＥを示し、（ｃ）は読みだし信号Ｒ，
Ｄを示している。
を示すタイミングチャートである。図において、（ａ）
はアドレスデータ多重バスＡＤを示していて、Ａｋはに
番目のアドレスを表し、Ｄｋはに番目のデータを表し、
Ａｋ＋＋はに＋１番目のアドレスを表し、Ｄｋ ＋Ｉは
に＋１番目のデータを表している。（ｂ）はアドレスタ
イミング信号ＡＬＥを示し、（ｃ）は読みだし信号Ｒ，
Ｄを示している。
ここで、検出したいアドレスの値をＡｖとし、データの
値をＤＴとすると、Ａｖ −ＡＬＥの条件が成立した後
に続いてＤＴ−ＲＤの条件が成立することでトリガがか
かることにより、目的のアドレスおよびデータを捕える
ことができる。
値をＤＴとすると、Ａｖ −ＡＬＥの条件が成立した後
に続いてＤＴ−ＲＤの条件が成立することでトリガがか
かることにより、目的のアドレスおよびデータを捕える
ことができる。
〈発明が解決しようとする課題〉
しかし、この場合、ただ単に第１のトリガ条件が成立し
た後に第２のトリガ条件が成立することによってトリガ
信号が出力されるものとすると、目的とするアドレスに
続くデータに対しては第２の１〜リ力条件が成立しなく
ても目的とするアドレス以降の池のアドレスに対応した
データに対する第２のトリガ条件が成立することによっ
てトリガ信号が出力されることがあり、正確な測定が行
えなくなるという欠点がある。
た後に第２のトリガ条件が成立することによってトリガ
信号が出力されるものとすると、目的とするアドレスに
続くデータに対しては第２の１〜リ力条件が成立しなく
ても目的とするアドレス以降の池のアドレスに対応した
データに対する第２のトリガ条件が成立することによっ
てトリガ信号が出力されることがあり、正確な測定が行
えなくなるという欠点がある。
本発明は、このような点に着目したものであり、その目
的は、一定の時間条件を満たす２個のトリガ条件の成立
によってのみトリガ信号が出力されるトリガ回路を提供
することにある。
的は、一定の時間条件を満たす２個のトリガ条件の成立
によってのみトリガ信号が出力されるトリガ回路を提供
することにある。
く課題を解決するための手段〉
本発明のトリガ回路は、
第１トリガ条件が成立してから第２トリガ条件が成立す
るまでの監視時間を設定するタイマと、このタイマの設
定時間内に第２のトリガ条件が成立した時点でトリガ信
号を出力し、設定時間内に第２のトリガ条件が成立しな
い場合には第１トリガ条件の成立を待機する初期状態に
リセットする制御回路、 を設けたことを特徴とする。
るまでの監視時間を設定するタイマと、このタイマの設
定時間内に第２のトリガ条件が成立した時点でトリガ信
号を出力し、設定時間内に第２のトリガ条件が成立しな
い場合には第１トリガ条件の成立を待機する初期状態に
リセットする制御回路、 を設けたことを特徴とする。
く作用〉
タイマは、第１のトリガ条件か成立することにより所定
の監視時間が設定されるとともに、時間のカウントを開
始する。そして、制ａ［ｌＦは、タイマにより設定され
た監視時間か経過するまでに第２のトリガ条件が成立す
ることによりトリガ信号を出力し、監視時間内に第２の
トリガ条件が成立しない場合にはタイマを第１のトリガ
条件の待機状態にリセットする。
の監視時間が設定されるとともに、時間のカウントを開
始する。そして、制ａ［ｌＦは、タイマにより設定され
た監視時間か経過するまでに第２のトリガ条件が成立す
ることによりトリガ信号を出力し、監視時間内に第２の
トリガ条件が成立しない場合にはタイマを第１のトリガ
条件の待機状態にリセットする。
これにより、トリガ信号はタイマにより設定される監視
時間内に第２のトリガ条件が成立した場合にのみ出力さ
れることになる。
時間内に第２のトリガ条件が成立した場合にのみ出力さ
れることになる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の原理ブロック図である。図において
、タイマ１は第１のトリガ条件成立信号ＴＲＧＡか入力
されることにより所定の監視時間が設定され、クロック
発生器２から入力されるクロック信号ＣＬＫに従って時
間の経過をカウントする。そして、第１のトリガ条件成
立信号ＴＲＧＡが入力された後の一定時間後に第２のト
リガ条件成立信号ＴＲＧＢの入力を許可する第１のカウ
ントアツプ信号ＣＵＩと上記と異なる設定時間をカウン
トするカウンタの第２のカウントアツプ信号ＣＵ２を出
力する。また、制＃回路３には第２のトリガ条件成立信
号ＴＲＧＢも入力されていて、タイマ１から入力される
第１のカウントアツプ信号ＣＵＩが立ち上がった後で第
２のカウントアツプ信号ＣＵ２が立ち上がる前に第２の
トリガ条件成立信号ＴＲＧＢが立ち上がるとトリガ信号
Ｔ。
、タイマ１は第１のトリガ条件成立信号ＴＲＧＡか入力
されることにより所定の監視時間が設定され、クロック
発生器２から入力されるクロック信号ＣＬＫに従って時
間の経過をカウントする。そして、第１のトリガ条件成
立信号ＴＲＧＡが入力された後の一定時間後に第２のト
リガ条件成立信号ＴＲＧＢの入力を許可する第１のカウ
ントアツプ信号ＣＵＩと上記と異なる設定時間をカウン
トするカウンタの第２のカウントアツプ信号ＣＵ２を出
力する。また、制＃回路３には第２のトリガ条件成立信
号ＴＲＧＢも入力されていて、タイマ１から入力される
第１のカウントアツプ信号ＣＵＩが立ち上がった後で第
２のカウントアツプ信号ＣＵ２が立ち上がる前に第２の
トリガ条件成立信号ＴＲＧＢが立ち上がるとトリガ信号
Ｔ。
ＵＴを出力し、第２のトリ力条件成立信号ＴＲＧＢか立
ち上がる前にタイマ１から入力される第２のカウントア
ツプ信号ＣＵ２が立ち上がることによりタイマ１にリセ
ット信号Ｒ３Ｔを出力して第１のトリガ条件成立信号Ｔ
ＲＧＡを待受ける初期状態にリセットする。
ち上がる前にタイマ１から入力される第２のカウントア
ツプ信号ＣＵ２が立ち上がることによりタイマ１にリセ
ット信号Ｒ３Ｔを出力して第１のトリガ条件成立信号Ｔ
ＲＧＡを待受ける初期状態にリセットする。
これにより、第１のトリガ条件成立信号ＴＲＧＡと第２
のトリガ条件成立信号ＴＲＧＢの組み合わせにあたって
タイマ１の設定に基づく時間関係も加味されることにな
り、目的とするアドレスとデータの組み合わせに基づく
トリガ信号ＴＯＵＴを得ることができる。
のトリガ条件成立信号ＴＲＧＢの組み合わせにあたって
タイマ１の設定に基づく時間関係も加味されることにな
り、目的とするアドレスとデータの組み合わせに基づく
トリガ信号ＴＯＵＴを得ることができる。
第２図は第１図の具体例を示すブロック図であり、第１
図と同一部分には同一符号を付けている。
図と同一部分には同一符号を付けている。
図において、タイマ１は、Ｄ形フリッグフロップ４と、
プリセット入力を持った２個のアップカウンタ５．６と
、これら各アップカウンタ５６にプリセットデータを設
定入力するプリセットブタ発生器７．８とで構成されて
いる。制御回路３は、２個のＤ形フリップフロップ９，
１０と、）ブトゲート１１と、負論理で動作するオアゲ
ート１２とで構成されている。Ｄ形フリップフロップ４
のデータ端子りにはアーミング信号ＡＲＭが入力され、
クロック端子には第１のトリガ条件成立信号ＴＲＧＡが
入力され、リセット端子Ｒ３Ｔにはオアゲート１２の出
力信号Ｓｌが入力されている。このＤ形フリップフロッ
プ４の出力信号Ｓ２はアップカウンタ５，６のロード端
子ＬＤに入力されている。アップカウンタ５．６のクロ
ック端子ＣＬＫにはタロツク発生器２の出力信号ＣＬＫ
が入力され、アップカウンタ５のプリセット端子ＰＳに
はプリセットデータ発生器７の出力データが入力され、
アップカウンタ６のプリセット端子ＰＳにはプリセット
データ発生器８の出力データが入力されている。アップ
カウンタ５のカウントアツプ信号Ｓ３はＤ形フリップフ
ロッ１９のクロック端子に入力され、アップカウンタ６
のカウントアツプ信号Ｓ４はノットゲート１１を介して
オアゲート１２の一方の入力端子に入力されている。
プリセット入力を持った２個のアップカウンタ５．６と
、これら各アップカウンタ５６にプリセットデータを設
定入力するプリセットブタ発生器７．８とで構成されて
いる。制御回路３は、２個のＤ形フリップフロップ９，
１０と、）ブトゲート１１と、負論理で動作するオアゲ
ート１２とで構成されている。Ｄ形フリップフロップ４
のデータ端子りにはアーミング信号ＡＲＭが入力され、
クロック端子には第１のトリガ条件成立信号ＴＲＧＡが
入力され、リセット端子Ｒ３Ｔにはオアゲート１２の出
力信号Ｓｌが入力されている。このＤ形フリップフロッ
プ４の出力信号Ｓ２はアップカウンタ５，６のロード端
子ＬＤに入力されている。アップカウンタ５．６のクロ
ック端子ＣＬＫにはタロツク発生器２の出力信号ＣＬＫ
が入力され、アップカウンタ５のプリセット端子ＰＳに
はプリセットデータ発生器７の出力データが入力され、
アップカウンタ６のプリセット端子ＰＳにはプリセット
データ発生器８の出力データが入力されている。アップ
カウンタ５のカウントアツプ信号Ｓ３はＤ形フリップフ
ロッ１９のクロック端子に入力され、アップカウンタ６
のカウントアツプ信号Ｓ４はノットゲート１１を介して
オアゲート１２の一方の入力端子に入力されている。
なお、オアゲート１２の他方の入力端子には外部からり
セット信号Ｒ３が入力されている。Ｄ形フリップフロッ
プ９のデータ端子りにはＨレベルの信号ｖＨが入力され
、リセット端子Ｒ３Ｔにはオアゲート１２の出力信号Ｓ
１が入力されている。
セット信号Ｒ３が入力されている。Ｄ形フリップフロッ
プ９のデータ端子りにはＨレベルの信号ｖＨが入力され
、リセット端子Ｒ３Ｔにはオアゲート１２の出力信号Ｓ
１が入力されている。
このＤ形フリップフロップ９の出力信号Ｓ５はＤ形フリ
ップフロップ１０のデータ端子りに入力されている。Ｄ
形フリップフロップ１０のクロック端子には第２のトリ
ガ条件成立信号ＴＲＧＢが入力され、リセット端子Ｒ３
Ｔにはリセット信号Ｒ８が入力されている。このＤ形フ
リップフロップ４の出力信号はトリガ信号ＴＯＵＴとし
て外部に出力される。
ップフロップ１０のデータ端子りに入力されている。Ｄ
形フリップフロップ１０のクロック端子には第２のトリ
ガ条件成立信号ＴＲＧＢが入力され、リセット端子Ｒ３
Ｔにはリセット信号Ｒ８が入力されている。このＤ形フ
リップフロップ４の出力信号はトリガ信号ＴＯＵＴとし
て外部に出力される。
ここで、トリガ条件成立信号ＴＲＧＡ、ＴＲＧＢとして
は、例えば入力信号と基準電圧とを比較するアナログコ
ンパレータの出力信号や入力デジタルパターンと基準デ
ジタルパターンを比較するデジタルコンパレータの出力
データなどを入力する。
は、例えば入力信号と基準電圧とを比較するアナログコ
ンパレータの出力信号や入力デジタルパターンと基準デ
ジタルパターンを比較するデジタルコンパレータの出力
データなどを入力する。
第３図は、第２図の動作を説明するタイミングチャート
である。図において、タイミングＴｒ。
である。図において、タイミングＴｒ。
Ｔａ、Ｔｏ。、Ｔ＋。は（ａ＞に示すクロック信号ＣＬ
Ｋと非同期であり、タイミングＴ”ｏ＋〜Ｔ０９ 、Ｔ
１１〜Ｔ１７はタロツク信号ＣＬＫと同期している。
Ｋと非同期であり、タイミングＴ”ｏ＋〜Ｔ０９ 、Ｔ
１１〜Ｔ１７はタロツク信号ＣＬＫと同期している。
（ｂ）に示すリセット信号Ｒ３は“０”でリセット状態
になり、（ｃ）に示すアーミング信号ＡＲＭは“１ ”
でトリガ条件成立信号ＴＲＧＡの待受は状態になる。
になり、（ｃ）に示すアーミング信号ＡＲＭは“１ ”
でトリガ条件成立信号ＴＲＧＡの待受は状態になる。
（ｄ）、（ｅ）に示すトリガ条件成立信号ＴＲＧＡ、Ｔ
ＲＧＢは、それぞれの立ち上がりがトリガ条件成立に対
応するものとする。
ＲＧＢは、それぞれの立ち上がりがトリガ条件成立に対
応するものとする。
アップカウンタ５は、ロード端子ＬＤに入力される（ｆ
）に示すＤ形フリップフロッグ４の出力信号Ｓ２が“Ｏ
″のときにプリセラ１〜データ発生器７に設定されるプ
リセラ１−データ（例えばｐｉ）かロードされてカウン
ト値ｃｎｌは（ｇ）に示すようにＰｌになり、Ｄ形フリ
ップフロップ４の出力信号Ｓ２が“１”になることによ
ってクロック信号ＣＬＫをオウンｌ−してｐ１＋１．
ｐ１＋２．・・・と１カウントずつカウント、アップす
る。そして、カウント値がａｌｌｌになったときに（ｉ
）に示すアップカウンタ５の出力信号Ｓ３を“１ｎにす
る。
）に示すＤ形フリップフロッグ４の出力信号Ｓ２が“Ｏ
″のときにプリセラ１〜データ発生器７に設定されるプ
リセラ１−データ（例えばｐｉ）かロードされてカウン
ト値ｃｎｌは（ｇ）に示すようにＰｌになり、Ｄ形フリ
ップフロップ４の出力信号Ｓ２が“１”になることによ
ってクロック信号ＣＬＫをオウンｌ−してｐ１＋１．
ｐ１＋２．・・・と１カウントずつカウント、アップす
る。そして、カウント値がａｌｌｌになったときに（ｉ
）に示すアップカウンタ５の出力信号Ｓ３を“１ｎにす
る。
アップカウンタ６も、ロード端子ＬＤに入力されるＤ形
フリップフロップ４の出力信号Ｓ２がＯｎのときにプリ
セットデータ発生器８に設定されるプリセットデータ（
例えばｐ２）がロードされてカウント値ｃｎ２は（ｈ）
に示すようにＰ２になり、Ｄ形フリップフロップ４の出
力信号Ｓ２が１”になることによってタロツク信号ＣＬ
Ｋをカウントしてｐ２−１．ｐ２＋２．・・・と１カウ
ントずつカウントアツプする。そして、カウント値がａ
ｌｌｌになったときに（Ｊ）に示すアップカウンタ６の
出力信号Ｓ４を“１”にする、ここで、プリセットデー
タｐｉ、ｐ２はｐｉ＞ｐ２の関係にあるものとする。つ
まり、プリセットデータからカウントアツプするまでの
カウント数はアップカウンタ６の方が大きいものとする
。
フリップフロップ４の出力信号Ｓ２がＯｎのときにプリ
セットデータ発生器８に設定されるプリセットデータ（
例えばｐ２）がロードされてカウント値ｃｎ２は（ｈ）
に示すようにＰ２になり、Ｄ形フリップフロップ４の出
力信号Ｓ２が１”になることによってタロツク信号ＣＬ
Ｋをカウントしてｐ２−１．ｐ２＋２．・・・と１カウ
ントずつカウントアツプする。そして、カウント値がａ
ｌｌｌになったときに（Ｊ）に示すアップカウンタ６の
出力信号Ｓ４を“１”にする、ここで、プリセットデー
タｐｉ、ｐ２はｐｉ＞ｐ２の関係にあるものとする。つ
まり、プリセットデータからカウントアツプするまでの
カウント数はアップカウンタ６の方が大きいものとする
。
タイミングＴｒはリセット信号Ｒ３が“０”から“１”
に変化するタイミングを示している。ここで、アーミン
グ信号ＡＲＭが“０″になっているとすると、Ｄ形フリ
ップフロップ４．９．１０はすべてリセットされ、アッ
プカウンタ５６はプリセットデータｐｉ、ｐ２がロード
された状態になっている。
に変化するタイミングを示している。ここで、アーミン
グ信号ＡＲＭが“０″になっているとすると、Ｄ形フリ
ップフロップ４．９．１０はすべてリセットされ、アッ
プカウンタ５６はプリセットデータｐｉ、ｐ２がロード
された状態になっている。
タイミングＴａにおいて、アーミング信号ＡＲＭが“１
″になることにより、トリガ条件成立信号ＴＲＧＡの待
受は状態になる。
″になることにより、トリガ条件成立信号ＴＲＧＡの待
受は状態になる。
タイミングＴ。０において、トリガ条件成立信号ＴＲＧ
Ａが１″になるとＤ形フリップフロップ４の出力信号Ｓ
２が１″にセットされ、アップカウンタ５，６はプリセ
ットデータロード状態が解除されてカウント動作を開始
する。
Ａが１″になるとＤ形フリップフロップ４の出力信号Ｓ
２が１″にセットされ、アップカウンタ５，６はプリセ
ットデータロード状態が解除されてカウント動作を開始
する。
タイミングＴａ４において、アップカウンタ５がカウン
トアツプすると出力信号Ｓ３は“０″から“１”になり
、Ｄ形フリップフロップ９かセットされてＤ形フリップ
フロップ９の出力信号Ｓ５は（党）に示すように“１”
になる、これにより、Ｄ形フリッグフロップ１０はトリ
ガ条件成立信号ＴＲＧＢの入力受付状態になる。
トアツプすると出力信号Ｓ３は“０″から“１”になり
、Ｄ形フリップフロップ９かセットされてＤ形フリップ
フロップ９の出力信号Ｓ５は（党）に示すように“１”
になる、これにより、Ｄ形フリッグフロップ１０はトリ
ガ条件成立信号ＴＲＧＢの入力受付状態になる。
タイミングＴａ８でアップカウンタ６がカランミルアッ
プするまでの間にトリガ条件成立信号ＴＲＧＢが入力さ
れない場合には、アップカウンタ６はタイミングＴａ６
で“■”になってＤ形フリップフロップ４，９をリセッ
ｌ−してしまう。これにより、Ｄ形フリップフロップ４
の出力信号ｓ２が“０”になってアップカウンタ５，６
はロード状態になり、改めてトリガ条件成立信号ＴＲＧ
Ａの入力待受は状態になる。
プするまでの間にトリガ条件成立信号ＴＲＧＢが入力さ
れない場合には、アップカウンタ６はタイミングＴａ６
で“■”になってＤ形フリップフロップ４，９をリセッ
ｌ−してしまう。これにより、Ｄ形フリップフロップ４
の出力信号ｓ２が“０”になってアップカウンタ５，６
はロード状態になり、改めてトリガ条件成立信号ＴＲＧ
Ａの入力待受は状態になる。
タイミングＴ１ｏからは前述のタイミングＴａ０゜と同
様の動作になるが、タイミングＴａ４でアップカウンタ
５がカウントアツプした後、アップカウンタ５がカウン
トアツプする以前のタイミングＴａ７でトリガ条件成立
信号ＴＲＧＢが１”になることによって（ｍ）に示すＤ
形フリップフロップ１０の出力信号が１”になり、外部
にトリガ信号ＴＯＵＴとして出力されることになる。
様の動作になるが、タイミングＴａ４でアップカウンタ
５がカウントアツプした後、アップカウンタ５がカウン
トアツプする以前のタイミングＴａ７でトリガ条件成立
信号ＴＲＧＢが１”になることによって（ｍ）に示すＤ
形フリップフロップ１０の出力信号が１”になり、外部
にトリガ信号ＴＯＵＴとして出力されることになる。
このように構成することにより、第１のトリガ条件が成
立した後、任意の設定時間内で第２のトリガ条件が成立
することによってトリガ信号を発生させることができ、
ロジックアナライザやオシロスコープのトリガ８１能の
向上に有効である。
立した後、任意の設定時間内で第２のトリガ条件が成立
することによってトリガ信号を発生させることができ、
ロジックアナライザやオシロスコープのトリガ８１能の
向上に有効である。
〈発明の効果〉
以上説明したように、本発明によれば、一定の時間条件
を満たす２個のトリガ条件の成立によってのみトリガ信
号が出力されるトリガ回路を提供することができる。
を満たす２個のトリガ条件の成立によってのみトリガ信
号が出力されるトリガ回路を提供することができる。
第１図は本発明の原理フロック図、第２図は第１図の具
体例を示すブロック図、第３図は第２図の動作を説明す
るタイミングチャート、第４図はアドレスバスとデータ
バスが多重化されて時分割で入力されるマイクロプロセ
ッサの一例を示すタイミングチャートである。
体例を示すブロック図、第３図は第２図の動作を説明す
るタイミングチャート、第４図はアドレスバスとデータ
バスが多重化されて時分割で入力されるマイクロプロセ
ッサの一例を示すタイミングチャートである。
Claims (1)
- 【特許請求の範囲】 第１トリガ条件が成立してから第２トリガ条件が成立す
るまでの監視時間を設定するタイマと、このタイマの設
定時間内に第２のトリガ条件が成立した時点でトリガ信
号を出力し、設定時間内に第２のトリガ条件が成立しな
い場合には第１トリガ条件の成立を待機する初期状態に
リセットする制御回路、 を設けたことを特徴とするトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848789A JPH0372269A (ja) | 1989-08-11 | 1989-08-11 | トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848789A JPH0372269A (ja) | 1989-08-11 | 1989-08-11 | トリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0372269A true JPH0372269A (ja) | 1991-03-27 |
Family
ID=16556979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20848789A Pending JPH0372269A (ja) | 1989-08-11 | 1989-08-11 | トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0372269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003279598A (ja) * | 2002-02-11 | 2003-10-02 | Tektronix Japan Ltd | 測定機器及び測定方法 |
| JP2015203701A (ja) * | 2014-04-11 | 2015-11-16 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及びトリガ方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212872A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Denshi Ltd | トリガ信号発生回路 |
| JPS63169568A (ja) * | 1986-12-29 | 1988-07-13 | テクトロニックス．インコーポレイテッド | イベント検出装置 |
-
1989
- 1989-08-11 JP JP20848789A patent/JPH0372269A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212872A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Denshi Ltd | トリガ信号発生回路 |
| JPS63169568A (ja) * | 1986-12-29 | 1988-07-13 | テクトロニックス．インコーポレイテッド | イベント検出装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003279598A (ja) * | 2002-02-11 | 2003-10-02 | Tektronix Japan Ltd | 測定機器及び測定方法 |
| JP4582999B2 (ja) * | 2002-02-11 | 2010-11-17 | テクトロニクス・インコーポレイテッド | 測定機器及び測定方法 |
| JP2015203701A (ja) * | 2014-04-11 | 2015-11-16 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及びトリガ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4726045A (en) | Low jitter digital delay generator | |
| US20050262372A1 (en) | Microcomputer | |
| US6313415B1 (en) | Pulse width modulated weighing platform | |
| JPH0210922A (ja) | デジタル位相差検出回路及び位相差検出方法 | |
| JPH0372269A (ja) | トリガ回路 | |
| JPH05119065A (ja) | 波形観測装置 | |
| JP2862297B2 (ja) | 論理レベル比較回路 | |
| JPH0528526Y2 (ja) | ||
| KR890004371B1 (ko) | 텔레비죤 해상도 측정기 | |
| JP2936689B2 (ja) | トリガ発生装置 | |
| JPH04106476A (ja) | 波形測定装置 | |
| KR20000050362A (ko) | 지터 측정회로 | |
| JPS6031062A (ja) | パルス周期測定方法 | |
| JPH0648442Y2 (ja) | Ｌｓｉテスタ | |
| JPH10213609A (ja) | ピーク検出回路及び電気特性測定装置 | |
| JPH0321885A (ja) | 放射線測定器 | |
| JPS61161551A (ja) | パフオ−マンスアナライザ | |
| JPS6222074A (ja) | ロジツクアナライザ− | |
| JPS62215874A (ja) | ロジツクスコ−プ | |
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| JPS63191411A (ja) | クロツク断検出回路 | |
| JP2002064370A (ja) | エッジ検出回路 | |
| JPH02247571A (ja) | 波形測定装置 | |
| JPH03161820A (ja) | 入力信号処理装置 | |
| JPS5942342B2 (ja) | 計算機ハ−ドウエア利用状態監視装置 |