CN113051114A - 一种用于提高芯片测试效率的方法 - Google Patents
一种用于提高芯片测试效率的方法 Download PDFInfo
- Publication number
- CN113051114A CN113051114A CN202110293996.XA CN202110293996A CN113051114A CN 113051114 A CN113051114 A CN 113051114A CN 202110293996 A CN202110293996 A CN 202110293996A CN 113051114 A CN113051114 A CN 113051114A
- Authority
- CN
- China
- Prior art keywords
- test
- function
- item
- setting
- test item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 321
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000005259 measurement Methods 0.000 claims description 32
- 238000009966 trimming Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 6
- 230000003068 static effect Effects 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 101150117538 Set2 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
Abstract
本发明公开了一种用于提高芯片测试效率的方法，包括如下测试步骤：S1、解析被测芯片测试规范，了解需要测试的项目、引脚和pattern相关信息，S2、创建工程，进行测试前的基础设置，本发明通过了解被测芯片的相关信息和需要测试的项目，定义引脚以及引脚组，使多个引脚被编辑在引脚组内，方便后期直接取用，设置测试项、编写测试代码，产生DLL，加载运行，最后进行测试项的测试和调试，达到测试的目的，在测试时一个一个进行测试，拼比其他测试项能够保证单个测试项的测试更加精准，使测试更加有序，使测试过程顺利，节省测试的时间，提高测试的频率，使测试的效率更高。
Description
技术领域
本发明涉及芯片测试测试技术领域，具体为一种用于提高芯片测试效率的方法。
背景技术
芯片测试是一个比较大的问题，直接贯穿整个芯片设计与量产的过程中，测试主要是使用人工或自动的手段来运行或测定某个软件系统的过程，其目的在于检验它是否满足规定的需求或弄清预期结果与实际结果之间的差别，在对芯片进行测试才能对芯片的性能进行掌握，从而使芯片不会被错误使用；
但是目前芯片测试的方法对于芯片的测试频率较低，无法快速的对芯片进行测试，芯片的测试频率较低，延长了测试的时间，测试的效率较低。
发明内容
本发明提供一种用于提高芯片测试效率的方法，可以有效解决上述背景技术中提出目前芯片测试的方法对于芯片的测试频率较低，无法快速的对芯片进行测试，芯片的测试频率较低，延长了测试的时间，测试的效率较低的问题。
为实现上述目的，本发明提供如下技术方案：一种用于提高芯片测试效率的方法，包括如下测试步骤：
S1、解析被测芯片测试规范，了解需要测试的项目、引脚和pattern相关信息；
S2、创建工程，进行测试前的基础设置，包括定义引脚对应以及引脚组、编译PATTERN、定义BIN、设置测试项和测试参数和设置测试系统参数；
S3、编写测试代码，根据情况对相应功能的函数体编写代码，涉及的函数包括DvtInitBeforeTest函数、DvtInitAfterTest函数、DUT_Init函数、DUT_Eot和DUT_Eow函数、模拟量参数测量函数、数字逻辑参数的测量函数和殊应用的测量函数；
S4、产生DLL，加载运行，等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，在主面板加载进入测试模式，点击运行；
S5、依次进行测试项的测试，并利用调试模式进行调试。
根据上述技术方案，所述S1中，测试前还需要了解测试芯片使用的板卡通道数量、芯片测试的电流和电压情况；
在进行FT测试时，按照规范进行测试项分类和测试参数的个数设定，将FT测试分为OpenShort测试项、静态电流测试项、输出高低驱动电流测试项、上下拉电流测试项、频率测试测试项、RAM测试项、TMR测试项和基准电压修调测试项。
根据上述技术方案，所述S2中，创建工程名时，设置工程名称和被测试芯片名称，然后根据DUT载板定义引脚和板卡通道的关系，使引脚定义与实物保持一致，并根据使用需要定义引脚组，利用引脚组代替一堆引脚；
根据芯片设计商和封测厂编写的pattern文件进行编译，编译时需要将文件转换为板卡能够识别的格式后进行。
根据上述技术方案，在设置测试项和测试参数时，将测试范大体分成了8个测试项，包括接触测试，静态电流测试，输出高、低驱动电流测试，上、下拉电流测试，评率测0、1、2、4，功能测试-ram，功能测试-timer，ADC_2、3、4V基准电压修调，并对测试项进行命名，命名后配置每个测试项的动作，测试项设置完成后，设置每个测试项中模拟量和逻辑量的参数进行设置，并设置限定范围和单位；
设置系统参数时，在SAVE界面设置路径和格式，点击APPLY即可。
根据上述技术方案，所述S3中，打开测试工程，测试项自动生成了函数，在测试函数内调用API实现功能，对相应功能的函数体编写代码；
DvtInitBeforeTest为开启测试设备的函数，在进行编写时，需要对板卡进行初始化；
TSET_Config和FSET_Config两个函数均为值覆盖函数，新值覆盖旧值；
DvtInitAfterTest函数，一般用在测试完成之后，关闭设备等
一些操作；
DUT_Init函数，测试单个IC时初始化，在连续测试的情况下，每一次对单片IC进行测试时都会使用一次，用来检测SMU继电器状态，在测试同一次测试时避免频繁开关；
DUT_Eot和DUT_Eow函数，单个IC测试完成，单次所有测试项都完成之后进行的操作，将关闭smu继电器的操作给屏蔽了，因为是测量模式，只需要测量完成后重新初始化即可；
根据上述技术方案，所述S3中，模拟量参数测量函数，首先申请一个Para_ElecData的变量用来存放所量测到的测试值，然后依据给出的测试方式来编写代码，并进行值的测量，并将结果提交给相对应的测试参数；
数字逻辑参数的测量函数，先申请一个Para_Pattern变量用来存放测试值，设置条件，得到结果；
特殊应用的测量函数，某些芯片需要动态修调功能。
根据上述技术方案，所述S4中，等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，在主面板点击加载，即可进入测试模式，点击运行即可进行测试。
根据上述技术方案，所述S5中，开发测试项时，首先在设置完成后，在进行第三步时，使用调试模式对测试项依次进行测试，先写完一个测试项内容，直接运行一遍，测试时要在测试项设置界面先关闭其它的测试项，只留一个测试项，PASS之后必须要去分BIN。
根据上述技术方案，所述测试项的测试未发现异常后，加入第二个测试项，并将第一个测试项PASS之后重新指向第二个测试项，第二个测试项PASS之后分BIN0，依次类推。
根据上述技术方案，所述S5中，调试模式：为了知道在程序运行到某一处时芯片的状态和测量一些过程值时，使用调试模式，关闭主面板，只打开VS的测试工程，直接点击Debug；
软件自动打开主面板，此时加载工程DLL，就可以在VS工程里面设置断点进行调试了，才能让示波器测量到波形来进行对比，在ADC动态修调时，也是通过设置断点，再用34401A测量到引脚的电压值，一个是万用表测量值，另一个是设置断点之后看到的SMU的测量值。
与现有技术相比，本发明的有益效果：通过了解被测芯片的相关信息和需要测试的项目，定义引脚以及引脚组，使多个引脚被编辑在引脚组内，方便后期直接取用，设置测试项、编写测试代码，产生DLL，加载运行，最后进行测试项的测试和调试，达到测试的目的，在测试时一个一个进行测试，拼比其他测试项能够保证单个测试项的测试更加精准，使测试更加有序，使测试过程顺利，节省测试的时间，提高测试的频率，使测试的效率更高。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1是本发明的测试参数设置图；
图2是本发明的测试项展示图；
图3是本发明的工程名设置图；
图4是本发明的引脚结构图；
图5是本发明的DEMO载板引脚连接示意图；
图6是本发明的引脚配置的格式图；
图7是本发明的iol.SD转换为iol.PAT的对比图；
图8是本发明的PAT文件导入示意图；
图9是本发明的PSV文件写入示意图；
图10是本发明的BIN的定义操作示意图；
图11是本发明BIN的软件设置示意图；
图12是本发明的测试项的分类示意图；
图13是本发明的测试项设置示意图；
图14是本发明的测试项动作配置示意图；
图15是本发明的测试项修改示意图；
图16是本发明的分BIN示意图；
图17是本发明的模拟量的命名示意图；
图18是本发明的逻辑量的命名示意图；
图19是本发明的模拟量的参数设置示意图；
图20是本发明的测试流的示意图；
图21是本发明的SAVE界面设置图；
图22是本发明的VS工程初始情况示意图；
图23是本发明的板卡初始化代码示意图；
图24是本发明的timing和format组合类型代码示意图；
图25是本发明的Timing设置示意图；
图26是本发明的isb.pat文件示意图；
图27是本发明的ram.PAT文件中的配置逻辑图；
图28是本发明的单个IC测试的代码示意图；
图29是本发明的单个IC测试后初始化的代码示意图；
图30是本发明的ISB的测试项的测试代码示意图；
图31是本发明的ISB测试的参考代码示意图；
图32是本发明的RAM的测试项的测试代码示意图；
图33是本发明的RAM测试的参代码示意图；
图34是本发明的DLL文件的生成示意图；
图35是本发明的第一项测试设置示意图；
图36是本发明的第二项测试设置示意图；
图37是本发明的Debug开启位置示意图；
图38是本发明的示波器测量示意图；
图39是本发明的ADC修调示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例：如图1-39所示，本发明提供一种技术方案，一种用于提高芯片测试效率的方法，包括如下测试步骤：
S1、解析被测芯片测试规范，了解需要测试的项目、引脚和pattern相关信息；需要测试的项目、引脚和pattern相关信息，测试人员根据测试规范，确定需要使用到的板卡通道数量，判断是否在现有的通道覆盖内，并依此选择合适的通道，进行测试项分类，芯片测试项中存在电流过大或者电压过大的情况择采用大电流高精度的测量使用SMU通道；
以V50内测试程序的上下限为准，根据测试项以及每一个测试项下测试参数的数量，得到相应的设置；
根据工程需要进行FT测试，FT测试需要的测试项比CP测试少一个烧录和检验，在测试规范中，按照规范来进行测试项的分类，首先接触OpenShort测试，该测试项归为单独的一个测试项，接着是静态电流，归为一个测试项，输出高低驱动电流的测试归为一个测试项，两个测试参数，上下拉电流测试也归为一个测试项，两个测试参数；频率测试归为一个测试项，五个测试参数，RAM归为一个测试项，TMR也归为一个测试项，配置烧录FFFF功能不测，最后跑一下prog_FFFF2.pat，基准电压修调为一个测试项，三个测试参数，从而完成测试项的分类。
S2、创建工程，进行测试前的基础设置，包括定义引脚对应以及引脚组、编译PATTERN、定义BIN、设置测试项和测试参数和设置测试系统参数；
新建工程：首先给待测芯片新建一个工程，设置工程名称和被测芯片名称；
定义引脚：建立工程之后，根据DUT载板定义引脚和板卡通道的关系，并根据测试规范创建合适的引脚组，且软件上引脚的配置与物理上的连接保持一致；
此例中共有14根引脚，其中VDD和P51使用SMU的通道，VSS直接接到地，其余引脚都分配给数字卡通道，演示一个简易的DEMO载板连接方式；
在pin_define界面，用户通过在面板上进行单个输入和直接在对应文件夹下面新建一个XXXX.pm文件的方式进行配置，在文件中直接进行配置，按照上图所示的格式进行配置，设置了两个site，其中Site0的P56引脚对应5号槽板卡（数字卡）的0通道，Site1的P56引脚对应5号槽板卡（数字卡）的16通道，以此类推，将每一个site的待测引脚都配上一个对应的板卡通道，使配置与物理实物上的连接方式保持一致；
设定引脚组时，根据测试项所用到的引脚进行配置，方便后面写代码时，直接用引脚组名称替代一堆引脚，根据测试规范，主要pattern的引脚组和模拟类的引脚组两大类会对多个引脚进行值的判定，
比如OS测试的时候，所有的引脚都需要进行测试，则创建一个引脚组为ALL_PIN，用它指代所有的引脚；
在具体使用时，又发现其中VDD和P51使用的SMU的通道，再设置两个引脚组，PEB_OS_PIN和SMU_OS_PIN。
在用pattern时，将Pattern文件内用到的多个引脚划分到一个引脚组，如MIN_PAT_PINS指代的是P71，P70，P50三个引脚，这三个引脚在多个Pattern文件内使用。
编译PATTERN：一般来说复杂一些的pattern文件是由芯片设计商提供的，简单一点的比如描绘一个波形图可能由封测厂编写，此例中得到了
在V50的Pattern文件，在导入PSV页面中，点开Complie编译面板，手动进行修改，将iol.SD转换为iol.PAT，下面是从iol.SD转换为iol.PAT的对比图；
将所有用到的pattern文件都转化为板卡所能识别到的格式后，再进行编译，格式转化根据数字卡的参考文档进行，数字卡的参考文档中记录有Pattern文件的格式和指令。
将所有PAT文件都导入进来，并选择对应的pl文件，此处的pl文件在定义引脚对应关系时会自动生成的，点击start后，将解析出的PSV文件放入对应的文件夹内，解析完成后得到了一个PSV文件，这个文件需要直接写入数字卡内部，因此推出解析面板，进入选择面板，将刚才生成的PSV文件选中。
定义BIN：定义最终的分箱操作，根据测试需求定义不同的分BIN，实际情况下，按照既定量进行设置；
设置测试项和测试参数：根据测试规范大体划分了8个测试项。
先新建8个测试项，分别对8个测试项进行命名，命名为对应的测试项名称；
命名之后，配置每一个测试项的动作，双击其中的一项，比如OS测试项，设置好这一项PASS之后的下一步动作
测试项下一步动作全部都修改完成之后，分到一个合适的BIN内；
测试项设置完成后，为每一个测试项添加测试参数，模拟量的测试参数命名格式为：参数名称_引脚/引脚组名；
逻辑量的测试参数命名为：参数名称_Val。
新建完所有的测试参数后，对每一个模拟量的测试参数设置限定范围以及单位等信息；
将每一个测试项的每一个测试参数都确认无误后，点击APPLY，在主界面看到整体的测试流；
设置测试系统参数：关注SAVE界面，其余界面是设置报警等功能的，在save界面设置好路径和格式，设置好后点击APPLY。
S3、编写测试代码，根据情况对相应功能的函数体编写代码，涉及的函数包括DvtInitBeforeTest函数、DvtInitAfterTest函数、DUT_Init函数、DUT_Eot和DUT_Eow函数、模拟量参数测量函数、数字逻辑参数的测量函数和殊应用的测量函数；
上面的步骤完成之后，对每一个测试项进行代码的编写，首先点击按钮，打开测试工程，VS工程是自动产生的，内部的测试项也都自动生成了函数，在测试函数内调用API实现功能，工程初始情况下的截图如下，根据情况对相应功能的函数体编写代码；
DvtInitBeforeTest函数：使用了两种卡，都进行初始化操作
其中，PEB板卡的频率、Timing和Format都需要在这里进行配置，此例根据V50测试程序的.TIM文件中来进行配置；
共定义三种类型的timing和format组合，V50通过在定义，然后在执行函数PATTERN内通函数来指定用的组合。
比如RUN_PATTERN(isb:START，isb:Test_Idd，1，2)；指的是从isb这个PAT文件的START标志运行到Test_Idd标志，后两个参数是指的TIM文件中的GROUP_1（1），AC_SET_2（2），因此采用的timing和format是对应的文件内的B区域内的timing和format设置，而板卡采用的是函数设置，加上PAT文件内的标志位TSx，FSx来确定当前这段pattern的timing和format；
比如，在ISB测试中，V50是用的B区域的timing和format，它里面T代表5ns，因此在代码中Set_ClkRate是20ns（兼顾C区域），新建一个marker0设置它的phase和windows边沿，根据B区域设置为5T‐>25，15T‐>75，17T‐>85，结束使用100，同理，C区域的也要划分进来，于是新建一个marker1，先不管A区域，因为测试OPENSHORT没有采用跑PATTERN的方式，那种方式得不到具体值，只能告诉你这个引脚PASS或者FAIL了，A、B和C区域的format都是一样的，于是FSET只设置了一种，函数内设置完成后，配合PAT文件里面的设置即可得到具体的format和timing。
在isb.PAT中和ram.PAT中设置不同的Timing，根据V50代码所示，isb时用到的是B区域的，而ram用到的是C区域的，format都为NRZ(V50是叫NF)，此处FSET_Config函数是统一设置的，在具体某一个pattern时它具体的对应关系，比如isb.pat文件，
看到PAT文件里面是写的TS0:FS0，表示它的Timing是用的0，format用的也是0，这里用T0和F0指代，看到设置函数中F0所对应的配置信息，phase_sel选的是phase0，Window_Sel选的是window0，因此它对应的phase和window都为T0的第二个参数也就是marker0，T0的设置也可以看到，它的phase0_window0的timing是marker0，没有太复杂的timing切换，所以它的phase1_window1，phase2_window2，phase3_window3，均为marker0，它的CPV为5，因为在B区域内实际每一拍的时间是20T，也就是100ns，在系统CLK为20ns的时候，分频系数设置为5，则刚好为100ns，同理，在ram.PAT文件中，看到是TS1:FS0，按照T1和F0的配置去看，F0的phase_sel选的是phase0，Window_Sel选的是window0，因此它对应的phase和window都为T1的第二个参数也就是marker1，当然，T1中，CPV为50，因为C区域实际每一拍的时间是200T；
TSET_Config和FSET_Config两个函数均为值覆盖函数，新值覆盖旧值；
DvtInitAfterTest函数，一般用在测试完成之后，关闭设备等
一些操作；
DUT_Init函数，测试单个IC时初始化，在连续测试的情况下，每一次对单片IC进行测试时都会使用一次，用来检测SMU继电器状态，在测试同一次测试时避免频繁开关。
DUT_Eot和DUT_Eow函数，单个IC测试完成，单次所有测试项都完成之后，进行的操作，将关闭smu继电器的操作给屏蔽了，因为是测量模式，只需要测量完成后重新初始化即可；
模拟量参数测量函数，首先申请一个Para_ElecData的变量用来存放所量测到的测试值，然后依据给出的测试方式来编写代码，并进行值的测量，并将结果提交给相对应的测试参数；
在ISB的测试项中，首先是给VDD供电，将不要的SMU引脚断开，先设置pin_mode和pin_level，然后开始BurstPattern，跑完Pattern之后，将SMU切换到小档位，进行测量，得到结果，此例参考的是V50测试机程序中的一段；
数字逻辑参数的测量函数，同理，先申请一个Para_Pattern变量用来存放测试值，设置条件，得到结果；
这是一个RAM的测试项，首先是给VDD供电，设置pin_mode和pin_level，开始跑pattern，得到跑pattern的结果，最后再恢复通道到0V，与V50测试程序中的一段代码对应：
特殊应用的测量函数，某些芯片需要动态修调功能，此例中就有一项是动态修调ADC的基准电压，因为要求的误差要足够小，因此采用SMU的通道进行测量，每一个SITE所对应的值不同，因此在此测试项内，需要用到多个函数进行单SITE测试，通过GetPtSiteList得到当前线程所跑的site数量和位号，然后分别开始进行测试，在for循环内，首先需要使用SetSingleSite进入单site模式，然后开始进行测试，内部一共分为三个测试参数，2V，3V，4V，先看一个2V，首先写入初始值1000000，此时通过SMU的测量函数得到一个值，然后进入一个由高位到低位，由粗调到精调的逐次逼近循坏内，只要某一次满足了条件即可退出，此时写入的值就是在范围内的修调值，因为SMU的测量精度在±1mV以内，所以测试的值完全可以作为最终值，同理，进行其余两个测试参数，V50内的测试程序也可以进行查阅对比。
S4、产生DLL，加载运行，等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，在主面板加载进入测试模式，点击运行。
S5、最后进行测试项的测试和调试，达到测试的目的；
等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，
右键工程名称，点击生成；
在主面板点击加载，即可进入测试模式，点击运行即可。
开发新的测试案例需要进行调试，所以开发的时候建议一项一项来进行测试。
S5、依次进行测试项的测试，并利用调试模式进行调试。
开发测试项的步骤：
首先在设置完成后，在进行第三步的时候，可以使用调试模式进行一个测试项一个测试项的进行测试，比如先写完OS的测试项内容，直接运行一遍OS，当然要在测试项设置界面先关闭其它的测试项，只留它一个，当只留一个OS项时，PASS之后必须要去分BIN；
在OS测试没发现异常之后，加入第二项测试，ISB测试，修改时将OS项PASS之后重新指向ISB，ISB项PASS之后分BIN0；
调试模式：为了知道在程序运行到某一处时芯片的状态和测量一些过程值时，使用调试模式，关闭主面板，只打开VS的测试工程，直接点击Debug：
软件自动打开主面板，此时加载工程DLL，就可以在VS工程里面设置断点进行调试了，才能让示波器测量到波形来进行对比，在ADC动态修调时，也是通过设置断点，才用34401A测量到引脚的电压值，一个是万用表测量值，一个是设置断点之后看到的SMU的测量值，误差在1mV以内。
最后应说明的是：以上所述仅为本发明的优选实例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于提高芯片测试效率的方法，其特征在于：包括如下测试步骤：
S1、解析被测芯片测试规范，了解需要测试的项目、引脚和pattern相关信息；
S2、创建工程，进行测试前的基础设置，包括定义引脚对应以及引脚组、编译PATTERN、定义BIN、设置测试项和测试参数和设置测试系统参数；
S3、编写测试代码，根据情况对相应功能的函数体编写代码，涉及的函数包括DvtInitBeforeTest函数、DvtInitAfterTest函数、DUT_Init函数、DUT_Eot和DUT_Eow函数、模拟量参数测量函数、数字逻辑参数的测量函数和殊应用的测量函数；
S4、产生DLL，加载运行，等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，在主面板加载进入测试模式，点击运行；
S5、依次进行测试项的测试，并利用调试模式进行调试。
2.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S1中，测试前还需要了解测试芯片使用的板卡通道数量、芯片测试的电流和电压情况；
在进行FT测试时，按照规范进行测试项分类和测试参数的个数设定，将FT测试分为OpenShort测试项、静态电流测试项、输出高低驱动电流测试项、上下拉电流测试项、频率测试测试项、RAM测试项、TMR测试项和基准电压修调测试项。
3.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S2中，创建工程名时，设置工程名称和被测试芯片名称，然后根据DUT载板定义引脚和板卡通道的关系，使引脚定义与实物保持一致，并根据使用需要定义引脚组，利用引脚组代替一堆引脚；
根据芯片设计商和封测厂编写的pattern文件进行编译，编译时需要将文件转换为板卡能够识别的格式后进行。
4.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，在设置测试项和测试参数时，将测试范大体分成了8个测试项，包括接触测试，静态电流测试，输出高、低驱动电流测试，上、下拉电流测试，评率测0、1、2、4，功能测试-ram，功能测试-timer，ADC_2、3、4V基准电压修调，并对测试项进行命名，命名后配置每个测试项的动作，测试项设置完成后，设置每个测试项中模拟量和逻辑量的参数进行设置，并设置限定范围和单位；
设置系统参数时，在SAVE界面设置路径和格式，点击APPLY即可。
5.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S3中，打开测试工程，测试项自动生成了函数，在测试函数内调用API实现功能，对相应功能的函数体编写代码；
DvtInitBeforeTest为开启测试设备的函数，在进行编写时，需要对板卡进行初始化；
TSET_Config和FSET_Config两个函数均为值覆盖函数，新值覆盖旧值；
DvtInitAfterTest函数，一般用在测试完成之后，关闭设备等
一些操作；
DUT_Init函数，测试单个IC时初始化，在连续测试的情况下，每一次对单片IC进行测试时都会使用一次，用来检测SMU继电器状态，在测试同一次测试时避免频繁开关；
DUT_Eot和DUT_Eow函数，单个IC测试完成，单次所有测试项都完成之后进行的操作，将关闭smu继电器的操作给屏蔽了，因为是测量模式，只需要测量完成后重新初始化即可。
6.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S3中，模拟量参数测量函数，首先申请一个Para_ElecData的变量用来存放所量测到的测试值，然后依据给出的测试方式来编写代码，并进行值的测量，并将结果提交给相对应的测试参数；
数字逻辑参数的测量函数，先申请一个Para_Pattern变量用来存放测试值，设置条件，得到结果；
特殊应用的测量函数，某些芯片需要动态修调功能。
7.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S4中，等到所有测试函数的代码都填写完毕，即可生成一个DLL文件，在主面板点击加载，即可进入测试模式，点击运行即可进行测试。
8.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S5中，开发测试项时，首先在设置完成后，在进行第三步时，使用调试模式对测试项依次进行测试，先写完一个测试项内容，直接运行一遍，测试时要在测试项设置界面先关闭其它的测试项，只留一个测试项，PASS之后必须要去分BIN。
9.根据权利要求8所述的一种用于提高芯片测试效率的方法，其特征在于，所述测试项的测试未发现异常后，加入第二个测试项，并将第一个测试项PASS之后重新指向第二个测试项，第二个测试项PASS之后分BIN0，依次类推。
10.根据权利要求1所述的一种用于提高芯片测试效率的方法，其特征在于，所述S5中，调试模式：为了知道在程序运行到某一处时芯片的状态和测量一些过程值时，使用调试模式，关闭主面板，只打开VS的测试工程，直接点击Debug；
软件自动打开主面板，此时加载工程DLL，就可以在VS工程里面设置断点进行调试了，才能让示波器测量到波形来进行对比，在ADC动态修调时，也是通过设置断点，再用34401A测量到引脚的电压值，一个是万用表测量值，另一个是设置断点之后看到的SMU的测量值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110293996.XA CN113051114A (zh) | 2021-03-19 | 2021-03-19 | 一种用于提高芯片测试效率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110293996.XA CN113051114A (zh) | 2021-03-19 | 2021-03-19 | 一种用于提高芯片测试效率的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113051114A true CN113051114A (zh) | 2021-06-29 |
Family
ID=76513535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110293996.XA Pending CN113051114A (zh) | 2021-03-19 | 2021-03-19 | 一种用于提高芯片测试效率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113051114A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004072670A1 (en) * | 2003-02-14 | 2004-08-26 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| US20040225459A1 (en) * | 2003-02-14 | 2004-11-11 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| US20050154551A1 (en) * | 2003-02-14 | 2005-07-14 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| CN1981200A (zh) * | 2004-05-22 | 2007-06-13 | 株式会社爱德万测试 | 开发用于半导体集成电路的测试程序的方法和结构 |
| US20090119084A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| US20110112790A1 (en) * | 2008-07-07 | 2011-05-12 | Eitan Lavie | System and method for automatic hardware and software sequencing of computer-aided design (cad) functionality testing |
| CN103364713A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 电性失效分析的测试方法及装置 |
| CN106059582A (zh) * | 2016-04-28 | 2016-10-26 | 芯海科技（深圳）股份有限公司 | 一种数模混合信号芯片测试系统及方法 |
| CN109446586A (zh) * | 2018-10-03 | 2019-03-08 | 复旦大学 | 一种高效通用芯片测试系统 |
-
2021
- 2021-03-19 CN CN202110293996.XA patent/CN113051114A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004072670A1 (en) * | 2003-02-14 | 2004-08-26 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| US20040225459A1 (en) * | 2003-02-14 | 2004-11-11 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| US20050154551A1 (en) * | 2003-02-14 | 2005-07-14 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| CN1784609A (zh) * | 2003-02-14 | 2006-06-07 | 爱德万测试株式会社 | 开发半导体集成电路测试程序的方法和构造 |
| CN1981200A (zh) * | 2004-05-22 | 2007-06-13 | 株式会社爱德万测试 | 开发用于半导体集成电路的测试程序的方法和结构 |
| CN1997909A (zh) * | 2004-05-22 | 2007-07-11 | 株式会社爱德万测试 | 用于控制模块化测试系统中可互换部件的方法和系统 |
| CN1997908A (zh) * | 2004-05-22 | 2007-07-11 | 株式会社爱德万测试 | 用于对模块化测试系统进行仿真的方法和系统 |
| US20090119084A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| US20110112790A1 (en) * | 2008-07-07 | 2011-05-12 | Eitan Lavie | System and method for automatic hardware and software sequencing of computer-aided design (cad) functionality testing |
| CN103364713A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 电性失效分析的测试方法及装置 |
| CN106059582A (zh) * | 2016-04-28 | 2016-10-26 | 芯海科技（深圳）股份有限公司 | 一种数模混合信号芯片测试系统及方法 |
| CN109446586A (zh) * | 2018-10-03 | 2019-03-08 | 复旦大学 | 一种高效通用芯片测试系统 |
Non-Patent Citations (4)
| Title |
|---|
| 唐彩彬;: "基于ATE的电源芯片Multi-Site测试设计与实现", 电子与封装, no. 11 * |
| 张桂玉;任希庆;: "Wi-Fi芯片基于IFLEX量产测试开发浅析", 电子产品世界, no. 06 * |
| 谭雪;金兰;: "基于J750的MCU芯片测试程序开发与调试", 微处理机, no. 04 * |
| 顾汉玉;张立荣;: "晶圆测试中BIN分设置的一种应用", 电子测试, no. 08 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324665B1 (en) | Event based fault diagnosis | |
| Nigh et al. | An experimental study comparing the relative effectiveness of functional, scan, IDDq and delay-fault testing | |
| EP0988558B1 (en) | Low cost, easy to use automatic test system software | |
| US8595574B2 (en) | Enhanced diagnosis with limited failure cycles | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| US6601203B1 (en) | Test program generation system and test program generation method for semiconductor test apparatus | |
| Aleksejev et al. | FPGA-based synthetic instrumentation for board test | |
| US4888715A (en) | Semiconductor test system | |
| CN105849573A (zh) | 具有事件检测能力的自动测试系统 | |
| CN113051114A (zh) | 一种用于提高芯片测试效率的方法 | |
| US6996791B2 (en) | Method for optimizing a set of scan diagnostic patterns | |
| US7027946B2 (en) | Broadside compare with retest on fail | |
| Rai et al. | A brief overview of test solution development for semiconductor testing | |
| US11815554B2 (en) | Identifying data valid windows | |
| Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
| CN116973736B (zh) | 一种基于fail周期的ATE测试方法及系统 | |
| Bernardi et al. | Collecting diagnostic information through dichotomic search from Logic BIST of failing in-field automotive SoCs with delay faults | |
| Nandakumar et al. | High Throughput Multiple Device Chain Diagnosis Methodology for Clock and Control Line Defects | |
| CN1318965C (zh) | 测试式样产生方法与其装置 | |
| Soin et al. | Pattern Translation Tool for Post-Silicon ASIC Testing | |
| US20170010320A1 (en) | Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input | |
| Xu | Build-in-self-test for software | |
| KR100488582B1 (ko) | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 | |
| Hirase | Test time reduction through minimum execution of tester-hardware setting instructions | |
| Schott et al. | Closed-Loop Approach on Formal Specification for Semiconductor Test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |