CN109446586A - 一种高效通用芯片测试系统 - Google Patents

一种高效通用芯片测试系统 Download PDF

Info

Publication number
CN109446586A
CN109446586A CN201811163902.1A CN201811163902A CN109446586A CN 109446586 A CN109446586 A CN 109446586A CN 201811163902 A CN201811163902 A CN 201811163902A CN 109446586 A CN109446586 A CN 109446586A
Authority
CN
China
Prior art keywords
file
test
signal
excitation
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811163902.1A
Other languages
English (en)
Other versions
CN109446586B (zh
Inventor
王健
康传亮
来金梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811163902.1A priority Critical patent/CN109446586B/zh
Publication of CN109446586A publication Critical patent/CN109446586A/zh
Application granted granted Critical
Publication of CN109446586B publication Critical patent/CN109446586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明属于集成电路技术领域，具体为一种通用芯片测试系统。本发系统中，待测元器件由分为2部分：主要文件和次要文件；此外，还包软件运行部分，主要包括测试图形生成程序模块、测试结果分析程序模块；各个测试文件的语法构成，除了通用文件格式如UCF、VCD、RBT，其他测试文件均以XML格式编写，方便程序进行检索和信息提取。用户在准备好必要的测试文件后，视测试激励的长短，可以在一至两分钟内生成测试图形的二进制文件并下板验证，进一步提升了测试效率。本发明中设计的测试图形生成和结果转换程序可以根据测试模型的变化与需求对程序进行调整，保持接口不变，不需要对软件的其他部分进行改动，使用方便。

Description

一种高效通用芯片测试系统
技术领域
本发明属于集成电路技术领域，具体为一种用于芯片测试的测试系统。
背景技术
高效芯片测试是集成电路技术领域重要前题。一种常见的测试系统的硬件结构模型如图1所示。待测元器件安装在装载板上，通过线缆连接到位于卡箱内并插在槽位上的板卡，板卡上的存储卡存放着测试图形，测试系统依据测试图形对待测元器件进行测试，并将数据结果保存在存储卡上。
为了将硬件系统的连接关系以及用户的测试需求映射到测试图形中，需要约定一种描述规范，包括：端口配置、直流配置、激励波形、位流配置，等等。这其中又分为两部分：单次测试所必须修改的部分，即用户最为关心的每次测试时变化最为敏感的部分；所有测试通用的部分，即多次测试所共享的、在测试过程种起辅助作用的部分。
本发明提出了一种用于芯片测试的测试模型（系统）。首先，本发明对测试模型的整体结构进行定义，包括与硬件结构的对应，以及主要测试文件和次要测试文件的结构和组织关系。然后，对各个测试文件，详细描述其功能、格式和编写方法。最后，设计了自动化测试图形编译及结果转换程序，为准备测试图形和解析测试结果提供了有力的工具。
发明内容
本发明的目的在于设计一种高效、简洁的通用芯片测试系统。
本发明设计的高效、简洁的通用芯片测试系统，其结构如图2所示。从测试角度看，待测元器件由 2 部分组成：主要文件部分和次要文件部分。主要部分是指在测试过程中最为关注的部分，也是每次测试时变化最敏感的部分。次要部分是指在测试过程中起辅助作用的部分，通常是指不同测试之间的共享数据信号。此外，还包软件运行部分，软件运行部分包括测试图形生成程序模块、测试结果分析程序模块。其中：
（1）主要文件
与主要测试部分相关的文件种类包括但不限于：测试流文件（Test Flow File，TFO）、测试项目文件（Item，ITM）、端口方向文件（Port Input Output，PIO）、激励波形文件（ValueChange Dump，VCD）以及用户约束文件（User Constraint File，UCF）。
一般来说，完整的测试需求需要回答以下几个问题：测试哪些项目，某个引脚是产生激励还是采集响应，数字信号如何随时间变化，以及信号应该出现在哪里；这些测试需求构成了用户需要考虑的主体部分。在本设计中，4种不同类型的文件共同定义了完整的测试需求：测试项目文件定义了要求的测试项目，包括：电源电压、电源电流、直流参数、激励与响应等。端口方向文件定义了待测元器件所有主要信号引脚的名称、输入输出方向等。激励波形文件通常由仿真软件直接导出，其中定义了所有主要信号引脚上的数字波形，不仅含有输入引脚上的激励，还有输出引脚上的预期响应。用户约束文件定义了信号名称与器件引脚之间的对应关系和测试信号的电平标准等参数。
另外，测试流文件是所有主要文件的索引，并通过多个标签提供了批量测试的功能，是主要文件的核心。
（2）次要文件
次要文件根据所描述的内容不同，又分为辅助流文件、装载板文件和测试机配置文件。辅助流文件包括：辅助流索引文件（Auxiliary Test File，ATF）、次要端口方向文件（Secondary PortInput Output，SPIO）、命令信号文件（Signal By Command，SBC）、配置位流文件（BIT）以及次要用户约束文件（Secondary User Constraint File，SUCF）。端口方向文件的后缀是SPIO，其中定义了所有次要信号引脚的名称、输入输出方向等。用户约束文件的后缀是 SUCF，定义了所有次要信号的名称与待测元器件引脚之间的对应关系。
命令信号文件的后缀是 SBC，其中定义了次要信号的生成顺序、由命令生成的信号波形等。次要信号通常是多次测试都需要共享的数据信号，一般被测试开发人员认为是不重要的信号。例如，在 FPGA 器件的测试过程中，各种电源供电、编程配置等引脚就属于共享信号。一颗 FPGA 要能够正常工作，电源供电与编程配置是前提条件，此两点几乎在每一个测试用例中都得到了验证。待测元器件的电源引脚、编程配置引脚部分信息归入次要信号类。
装载板文件（Load Board File）描述了装载板型号、待测元器件的名称与引脚、面板通道编号等信息。装载板文件的后缀是 LBF，其最重要的作用是提供了待测元器件引脚与面板通道之间的对应关系，辅助作用包括校验待测元器件型号的一致性。这里，装载板是指待测元器件与测试机之间的接口。装载板的一端承载了一颗或者多颗待测元器件，也就是连接了待测元器件的引脚，另一端则是面板通道。
测试机配置文件（Tester Configuration File，TCF）描述了测试机的结构信息，这里，测试机是实现测试功能的核心装置，其主要由机架与板卡两部分组成。测试机配置文件的后缀是TCF。TCF 文件既描述机架，也描述板卡。机架是连接装载板与板卡的桥梁，机架一端连接的是面板通道，另一端则连接板卡通道。板卡插在机架的卡槽内，目前板卡的型号是 BR0101。二进制的测试图形就位于板卡上的存储卡内。TCF 文件中的板卡部分定义了数据位长（128），描述了测试图形按字节的排列顺序与板卡通道之间的对应关系等信息。测试后的数据结果保存在存储卡内。
除了通用文件格式如UCF（User Constraint File）、VCD（Value Change Dump）、RBT（Raw BIT，.bit文件的ASCII版本）等等，其他测试文件均以XML（eXtensible MarkupLanguage）格式编写，方便程序进行检索和信息提取。
XML，即可扩展标记语言，是标准通用标记语言的子集，也是一种用于标记电子文件使其具有结构性的标记语言。标记是指计算机所能理解的信息符号，通过此种标记，计算机之间可以处理包含各种的信息比如文章等。它可以用来标记数据、定义数据类型，是一种允许用户对自己的标记语言进行定义的源语言。XML非常适合万维网传输，提供统一的方法来描述和交换独立于应用程序或供应商的结构化数据。是Internet环境中跨平台的、依赖于内容的技术，也是当今处理分布式结构信息的有效工具。W3C于1998年发布了XML1.0规范，使用它来简化Internet的文档信息传输。
采用XML格式进行测试文件的编写有两点优势：首先，BR0101远程测试系统使用以太网进行测试文件的传输，用户界面通过浏览器呈现在终端上，符合XML的应用场景。用户可以在浏览器中查看和修改测试文件。其次，XML格式十分规范，有很多开源库支持对其的高速解析。这一点有利于自动化编译工具的编写。
（3）系统的软件运行部分
主要包括：测试图形生成程序模块、测试结果分析程序模块。
测试系统软件运行部分如图2所示，其由3部分构成：测试图形生成、测试过程执行及测试结果分析。测试图形生成是指将 TFO、ATF、LBF 以及 TCF 四类文件转换成二进制测试图形文件 PTN。测试过程执行，由BR0101 板卡依据 PTN 文件，执行电源电压测量、电源电流测量、直流参数测量以及激励与响应测试等任务，并将测试的数据结果TRF文件保存到存储卡内。测试结果分析是对二进制文件 TRF进行转换，从 TFO、ATF、LBF 及 TCF 四类文件中获取信息，生成测试人员可以阅读的各种报告文件。
其中，测试图形生成程序模块，旨在通过简洁的用户接口调用各个功能函数，对测试文件进行检查，并根据预先设计的命令规范和数据格式，将准备完毕的测试文件编译为系统可识别的二进制测试图形。测试图形生成程序包括：各个文件的解析工具，生成特定功能段工具，以及用户功能函数。用户既可以调用各个工具查看文件解析结果并进行调试，也可以将程序视作黑盒，仅使用用户功能函数进行测试图形的编译。
测试结果转换程序模块，当系统返回测试完毕后记录的原始测试响应文件后，该程序模块根据解析测试模型所得到的配置信息，将二进制测试结果转换为VCD文件和波形文件。
用户在准备好必要的测试文件后，视测试激励的长短，可以在一至两分钟内生成测试图形的二进制文件并下板验证。在集成至测试服务器后，用户可以在简单易懂的图形化用户界面中进行编译和转换的操作，进一步提升了测试效率。本发明中设计的测试图形生成和结果转换程序的创新之处在于，可以根据测试模型的变化与需求对程序进行调整，保持接口不变，不需要对软件的其他部分进行改动；同时使用方便，可以通过导入模块来引用各个功能。
附图说明
图1 测试系统硬件结构模型。
图2 测试系统软件运行部分。
图3测试流文件组织结构。
图4测试图形生成程序文件准备流程和写测试激励流程。
图5写位流流程。
具体实施方式
、主、次分离的测试模型设计
从测试角度看，待测元器件由 2 部分组成：主要部分和次要部分。主要部分是指在测试过程中最为关注的部分，也是每次测试时变化最敏感的部分。次要部分是指在测试过程中起辅助作用的部分，通常是指不同测试之间的共享数据信号。
（1）主要文件
主要文件是指用户在测试过程中最为关注的部分，也是每次测试时变化最敏感的部分。与主要测试部分相关的文件种类包括但不限于：测试流文件（Test Flow File，TFO）、测试项目文件（Item，ITM）、端口方向文件（Port Input Output，PIO）、激励波形文件（ValueChange Dump，VCD）以及用户约束文件（User Constraint File，UCF）。
本发明中，4种不同类型的文件共同定义了完整的测试需求：测试项目文件定义了要求的测试项目，包括：电源电压、电源电流、直流参数、激励与响应等。端口方向文件定义了待测元器件所有主要信号引脚的名称、输入输出方向等。激励波形文件通常由仿真软件直接导出，其中定义了所有主要信号引脚上的数字波形，不仅含有输入引脚上的激励，还有输出引脚上的预期响应。用户约束文件定义了信号名称与器件引脚之间的对应关系和测试信号的电平标准等参数。
另外，测试流文件是所有主要文件的索引，并通过多个标签提供了批量测试的功能，是主要文件的核心。
（2）次要文件
次要文件是指在测试过程中起辅助作用的部分，通常是指不同测试之间的共享数据信号。次要文件根据所描述的内容不同，又分为辅助流文件、装载板文件和测试机配置文件。辅助流文件包括：辅助流索引文件（Auxiliary Test File，ATF）、次要端口方向文件（Secondary PortInput Output，SPIO）、命令信号文件（Signal By Command，SBC）、配置位流文件（BIT）以及次要用户约束文件（Secondary User Constraint File，SUCF）。端口方向文件的后缀是SPIO，其中定义了所有次要信号引脚的名称、输入输出方向等。用户约束文件的后缀是 SUCF，定义了所有次要信号的名称与待测元器件引脚之间的对应关系。
命令信号文件的后缀是 SBC，其中定义了次要信号的生成顺序、由命令生成的信号波形等。次要信号通常是多次测试都需要共享的数据信号，一般被测试开发人员认为是不重要的信号。例如，在 FPGA 器件的测试过程中，各种电源供电、编程配置等引脚就属于共享信号。一颗 FPGA 要能够正常工作，电源供电与编程配置是前提条件，此两点几乎在每一个测试用例中都得到了验证。待测元器件的电源引脚、编程配置引脚部分信息归入次要信号类。
装载板文件（Load Board File）描述了装载板型号、待测元器件的名称与引脚、面板通道编号等信息。装载板文件的后缀是 LBF，其最重要的作用是提供了待测元器件引脚与面板通道之间的对应关系，辅助作用包括校验待测元器件型号的一致性。这里，装载板是指待测元器件与测试机之间的接口。装载板的一端承载了一颗或者多颗待测元器件，也就是连接了待测元器件的引脚，另一端则是面板通道。
测试机配置文件（Tester Configuration File，TCF）描述了测试机的结构信息，这里，测试机是实现测试功能的核心装置，其主要由机架与板卡两部分组成。测试机配置文件的后缀是 TCF。TCF 文件既描述机架，也描述板卡。机架是连接装载板与板卡的桥梁，机架一端连接的是面板通道，另一端则连接板卡通道。板卡插在机架的卡槽内，目前板卡的型号是 BR0101。二进制的测试图形就位于板卡上的存储卡内。TCF 文件中的板卡部分定义了数据位长（128），描述了测试图形按字节的排列顺序与板卡通道之间的对应关系等信息。测试后的数据结果保存在存储卡内。
除了通用文件格式如UCF（User Constraint File）、VCD（Value Change Dump）、RBT（Raw BIT，.bit文件的ASCII版本）等等，其他测试文件均以XML（eXtensible MarkupLanguage）格式编写，方便程序进行检索和信息提取。
以下是各个文件的定义，以及功能、格式描述：
（1）测试流文件（TFO）
测试流文件（Test Flow File）是由测试人员准备的批量测试需求文件，其后缀是TFO。TFO 文件引用多组 ITM、BIT、PIO、VCD、UCF 文件，每一组文件描述了单一测试用例的具体测试需求。通过 TFO 文件的批量引用，实现批量测试。图3是测试流文件的组成。
TFO 文件格式为 XML，其中包含了装载板、元器件、测试用例列表等信息。通常测试流的开发者关注重点是待测元器件本身，尤其是测试图形的质量，也就是批量测试用例的测试耗时及其在待测元器件上所能够达到的测试覆盖率。在实际测试过程中，测试环境的必须构成是装载板，也就是安装了待测元器件的印制电路板。测试流文件应该为装载板上多颗待测元器件批量测试用例的合并提供可能性。
（2）测试项目文件（ITM ）
测试项目文件（Item）用于描述单个测试配置的测试条件、测试任务等。测试条件包括待测元器件的电源电压、测试信号的时钟周期等,测试任务包括测量电源电流、直流参数、数字信号激励与响应、模拟信号激励与响应等。
（3）端口方向文件（PIO）
端口方向文件（Port Input Output）用于描述信号的传输方向，通过以下 3条语句描述。方向 input 与 output 必须支持，inout即涉及动态掩码。
NET “信号名称” DIR = input；
NET “信号名称” DIR = output；
NET “信号名称” DIR = inout。
（4）激励响应文件（VCD）
激励响应文件（Value Change Dump）由仿真软件直接导出，其语法格式遵循标准。受硬件系统限制，信号变化的最小时间间隔是有限步进的。
（5）用户约束文件（UCF）
用户约束文件（User Constraint File）目前用于描述测试信号特征，首先是信号对应的引脚，其次是信号的电平标准，通过以下 2 条语句分别进行描述。
NET “信号名称” LOC = 引脚名称；第 8 页 / 共 21 页；
NET “信号名称” IOSTANDARD = 电平标准名称。
（6）辅助流索引文件（ATF）
辅助流文件（Auxiliary Test File）用于处理待测元器件的次要信号，其后缀是 ATF。文件组织格式类似于TFO文件，列出了次要文件的索引方式。
（7）命令信号文件（SBC）
命令信号文件（Signal By Command）的作用是通过命令产生信号，文件的后缀名是SBC。在测试需要进行前期配置的芯片如FPGA时，由SBC文件给出配置信号的工作方式。SBC文件描述信号的基本原则是与 VCD 文件一致的：如果没有明确给出信号取值，那么信号取值保持不变。SBC文件支持以下 3 条命令： SIG、BTC 及 NOP。命令 SIG 用于产生信号，命令BTC 用于启动位流文件转换，命令 NOP 用于产生延时。SBC 文件采用 XML 语法。表1为SBC文件的示例命令。
表1. SBC 文件示例命令汇总表
。
（8）次要信号端口方向文件（SPIO ）
次要信号端口方向文件（Secondary Port Input Output）用于描述次要信号的输入输出方向，文件的后缀名是 SPIO。SPIO 文件的语法格式与 PIO 是相同的，两者的后缀不同是为了防止文件同名而发生覆盖。
（9）配置位流文件（BIT）
配置位流文件（Bit File）是由 FPGA 软件编译工具生成的，其语法格式已经明确，但是需要注意：不同的编程下载模式对位流文件的解析是存在差异的。
（10）次要信号引脚约束文件（SUCF ）
次要信号引脚约束文件（Secondary User Constraint File）用于描述次要信号与引脚之间的对应关系及其相应的电平标准，文件的后缀是 SUCF。SUCF文件的语句语法与 UCF的相同。
（11）装载板文件（LBF）
装载板是连接元器件与测试机的接口，是一块承载了待测元器件的印制电路板板，一块装载板可以从一台测试机上拆下并安装到另一台测试机上。由于装载板是一个相对独立的实体，因此采用一种相对独立的方式对装载板进行描述。装载板文件（Load Board File）用于描述待测元器件引脚与面板通道之间的连接关系，其后缀是 LBF，遵循 XML 语法规则。
（12）测试机配置文件（TCF）
测试机配置文件（Tester Configuration File）用于描述面板通道编号与测试图形数据之间的对应关系，此文件的后缀是 TCF。面板通道是位于装载板上信号的物理位置，测试图形是在存储卡内的二进制字节数据，两者之间的对应关系既与物理线缆相关，也与固件程序相关。测试机的内部结构按构成分类，主要由两大组成部分：机架与板卡。机架是指测试机中难以拆卸的部分，其主要作用是信号的分配与连接，一台测试机仅含有一套机架。板卡是指测试机中易于更换的部分，其主要作用是信号的处理与存储，通常一台测试机上装配了多套板卡。TCF 文件遵循 XML 语法规则。
、测试图形软件系统部分
二进制测试图形文件（Patten）采用指令后跟数据的语法格式,文件后缀是 PTN。指令描述了操作方式，也就是对后续数据的处理方式，并且待处理数据的字节长度也已经包含在指令中了。表2为针对FPGA器件测试的示例测试图形各段的功能和格式。
表2.示例测试图形各段的功能和格式
注：三态门掩码为非必需项，与用户的测试要求有关。
图2是测试系统软件运行模型，其由3部分构成：测试图形生成、测试过程执行及测试结果分析。测试图形生成是指将 TFO、ATF、LBF 以及 TCF 四类文件转换成二进制测试图形文件 PTN。测试过程执行，由BR0101 板卡依据 PTN 文件，执行电源电压测量、电源电流测量、直流参数测量以及激励与响应测试等任务，并将测试的数据结果TRF文件保存到存储卡内。测试结果分析是对二进制文件 TRF进行转换，从 TFO、ATF、LBF 及 TCF 四类文件中获取信息，生成测试人员可以阅读的各种报告文件。
测试图形生成程序模块的主要流程如下：
（1）准备阶段
分析和处理硬件接口的对应关系，将关系字典读入内存，保存为类的属性，并根据PIO文件生成掩码。具体流程参见图4所示。首先程序解析ITM文件和PIO文件，然后根据UCF、LBF以及TCF文件整理出测试激励信号与实际管脚的对应关系，将这些信息存储在内存中。
（2）写入配置信号
根据SBC文件中的位流配置信号设置，写入各个配置信号。同样根据SBC文件中的信息确定写入位流的开始时刻。具体流程如图5所示。程序根据ATF文件的索引，找到SPIO、SUCF和SBC文件进行解析，分别提取出IO关系、信号-引脚对应关系和信号工作方式；然后根据这些信息将SBC文件中的位流配置信号的波形写入PTN文件。
（3）写入位流
根据RBT文件中的原始位流（AXCII编码），结合准备阶段生成的信号位置信息，写入到每段128位的二进制文件中。具体流程如图5所示。程序将SBC文件中的另一部分（位流相关部分）内容写入PTN文件。
（4）写入NOP段
位流结束后的过渡段，可以设置为即刻开始激励和暂缓开始。在此期间配置信号如CCLK将继续工作。
（5）写入激励
根据信号IO关系写入掩码；读取VCD文件，根据符号-信号的对应关系解析处测试激励并写入PTN文件中；检测序号是否被跳过，如果跳过就直接复制上一个周期。具体流程参见图4所示。写激励需要准备阶段解析出的IO关系、信号-位置对应关系和激励内容；在写入命令和掩码之后，根据激励内容写入激励。；最后计算出整个激励段的长度，写回到命令中。
测试结果分析程序模块，形成测试结果文件（Test Result File，TRF），是指在存储卡中的二进制测试数据，此文件的后缀是 TRF。由于 PTN 与 TRF 两类文件之间是存在时差的，因此，在 TRF 文件中必须含有测试需求文件的索引信息，也就是 TFO、ATF、LBF、TCF 四类文件，只有找到了此四类文件，才能对 TRF 文件进行还原，否则 TRF 文件将无法读取。
测试结果分析程序模块的主要流程如下：
（1）准备阶段。
由于引用的变量不同，需要将类属性中保存的字典作翻转处理。同时根据位流长度、激励长度计算出原始结果中需要舍弃的部分。
（2）写入头部。
VCD文件的头部信息包括时间、版本和时间精度。
（3）写入信号定义。
根据原VCD文件中的信号-符号字典，写入符号对应信号的关系。总线信号需要特殊处理。
（4）写入结果。
在第0个周期，遍历所有信号并写入他们的值。在之后的周期中，检测与上一周期不同的信号并写入。总线信号中只要有一位发生改变，就需要列出所有的值。
测试示例
以下是本设计的一个测试示例，目的是在XilinxVirtex-4系列芯片上测试一般管脚和三态门的正常工作。
首先，准备好测试的管脚配置文件UCF和PIO，见附件1。通过仿真工具生成VCD文件，通过XilinxFPGA工具生成位流文件。
然后，根据各文件的存放路径编写TFO和ATF文件，确保程序能够定位到正确的路径。TFO文件的内容见附件2。
最后，导入测试图形生成程序，根据TFO文件的索引自动编译为二进制测试图形PTN，等待测试系统进行输入。总共耗时67秒，生成文件大小为52MB。
本发明提出了一种用于BR0101远程测试系统的测试系统。首先，本发明对测试模型的整体结构进行定义，包括与硬件结构的对应，以及主要测试文件和次要测试文件的结构和组织关系。然后，对各个测试文件，详细描述其功能、格式和编写方法。最后，设计了自动化测试图形编译及结果转换程序，为准备测试图形和解析测试结果提供了有力的工具。
附件1：
UCF:
# PlanAhead Generated physical constraints
NET "data_in" LOC = AU2;
NET "data_out" LOC = AJ10;
NET "en_output" LOC = AU1;
NET "pin_in" LOC = AJ9;
NET "pin_out" LOC = AV5;
NET "tri_inout" LOC = AN5;
# PlanAhead Generated IO constraints
NET "data_out" DRIVE = 2;
NET "pin_out" DRIVE = 2;
NET "tri_inout" DRIVE = 2;
# default level = LVCMOS25
PIO:
//pin2pin test
NET "pin_in" DIR = input;
NET "pin_out" DIR = output;
//tri_pin test
NET "en_output" DIR = INPUT ;
Net "tri_inout" dir =inout tri ="en_output";
NET "data_in" DIR = input;
net "data_out" dir=output;
NET "in_tri_out" dir = input;
附件2：
TFO:
<TFO name = "tfo_demo" path = "E:/pin_test/" comment = "1" author = "xy"date = "2018/04/08">
<LBF type = "LB0101">
<LIST>
<DUT name = "1" type = "LX200">
<TEST name = "pin_test" path = ".">
<DWM name = "SelectMAP32"/>
<ITM name = "pin_test"/>
<PIO name = "pin_test"/>
<BIT name = "pin_test"/>
<VCD name = "pin_test"/>
<UCF name = "pin_test"/>
<RPT name = "pin_test"/>
<ATF name = "pin_test"/>
<WAV name = "pin_test" type = "" compare = "yes"/>
</TEST>
</LIST>
</TFO>

Claims (5)

1. 一种高效通用芯片测试系统，其特征在于，待测元器件由 2 部分组成：主要文件部分和次要文件部分；主要部分是指在测试过程中最为关注的部分，也是每次测试时变化最敏感的部分；次要部分是指在测试过程中起辅助作用的部分，通常是指不同测试之间的共享数据信号；此外，还包软件运行部分，软件运行部分主要包括测试图形生成程序模块、测试结果分析程序模块；其中：
（1）主要文件
与主要测试部分相关的文件种类包括：测试流文件（TFO）、测试项目文件（ITM）、端口方向文件（PIO）、激励波形文件（VCD）以及用户约束文件（UCF）；
其中，不同类型的文件共同定义了完整的测试需求：测试项目文件定义了要求的测试项目，包括：电源电压、电源电流、直流参数、激励与响应；端口方向文件定义了待测元器件所有主要信号引脚的名称、输入输出方向；激励波形文件通常由仿真软件直接导出，其中定义了所有主要信号引脚上的数字波形，不仅含有输入引脚上的激励，还有输出引脚上的预期响应；用户约束文件定义了信号名称与器件引脚之间的对应关系和测试信号的电平标准参数；
另外，测试流文件是所有主要文件的索引，并通过多个标签提供批量测试的功能；
（2）次要文件
次要文件根据所描述的内容不同，又分为辅助流文件、装载板文件和测试机配置文件；辅助流文件包括：辅助流索引文件（ATF）、次要端口方向文件（SPIO）、命令信号文件（SBC）、配置位流文件（BIT）以及次要用户约束文件（SUCF）；次要端口方向文件的后缀定义了所有次要信号引脚的名称、输入输出方向；
次要用户约束文件定义了所有次要信号的名称与待测元器件引脚之间的对应关系；命令信号文件定义了次要信号的生成顺序、由命令生成的信号波形，次要信号通常是多次测试都需要共享的数据信号；
装载板文件（LBF）描述了装载板型号、待测元器件的名称与引脚、面板通道编号信息；其主要作用是提供待测元器件引脚与面板通道之间的对应关系，辅助作用包括校验待测元器件型号的一致性；这里，装载板是指待测元器件与测试机之间的接口；装载板的一端承载了一颗或者多颗待测元器件，也就是连接了待测元器件的引脚，另一端则是面板通道；
测试机配置文件（TCF）描述了测试机的结构信息，这里，测试机是实现测试功能的核心装置，其主要由机架与板卡两部分组成；测试机配置文件（TCF ）既描述机架，也描述板卡；机架是连接装载板与板卡的桥梁，机架一端连接的是面板通道，另一端则连接板卡通道；板卡插在机架的卡槽内，二进制的测试图形位于板卡上的存储卡内；TCF文件中的板卡部分定义了数据位长，描述了测试图形按字节的排列顺序与板卡通道之间的对应关系信息；测试后的数据结果保存在存储卡内；
（3）软件运行部分
软件运行部分由3部分构成：测试图形生成、测试过程执行及测试结果分析程序；测试图形生成是指将 TFO、ATF、LBF 以及 TCF 四类文件转换成二进制测试图形文件 PTN；测试过程执行，由BR0101 板卡依据 PTN 文件，执行电源电压测量、电源电流测量、直流参数测量以及激励与响应测试任务，并将测试的数据结果TRF文件保存到存储卡内；测试结果分析是对二进制文件 TRF进行转换，从 TFO、ATF、LBF 及 TCF 四类文件中获取信息，生成测试人员可以阅读的各种报告文件；其中：
测试图形生成程序，旨在通过用户接口调用各个功能函数，对测试文件进行检查，并根据预先设计的命令规范和数据格式，将准备完毕的测试文件编译为系统可识别的二进制测试图形；测试图形生成程序包括：各个文件的解析工具，生成特定功能段工具，以及用户功能函数；用户既可以调用各个工具查看文件解析结果并进行调试，也可以将程序视作黑盒，仅使用用户功能函数进行测试图形的编译；
测试结果分析程序，当系统返回测试完毕后记录的原始测试响应文件后，该程序模块根据解析测试模型所得到的配置信息，将二进制测试结果转换为VCD文件和波形文件。
2.根据权利要求1所述的高效通用芯片测试系统，其特征在于，除了通用文件格式，包括UCF、VCD、RBT，其他测试文件均以XML格式编写，方便程序进行检索和信息提取。
3. 根据权利要求2所述的高效通用芯片测试系统，其特征在于，各个文件的定义，以及功能、格式描述如下：
（1）测试流文件（TFO）
测试流文件（TFO）是由测试人员准备的批量测试需求文件，其后缀是 TFO；TFO 文件引用多组 ITM、BIT、PIO、VCD、UCF 文件，每一组文件描述了单一测试用例的具体测试需求；通过 TFO 文件的批量引用，实现批量测试；
TFO 文件格式为 XML，其中包含装载板、元器件、测试用例列表信息；
（2）测试项目文件（ITM ）
测试项目文件（ITM ）用于描述单个测试配置的测试条件、测试任务；测试条件包括待测元器件的电源电压、测试信号的时钟周期,测试任务包括测量电源电流、直流参数、数字信号激励与响应、模拟信号激励与响应；
（3）端口方向文件（PIO）
端口方向文件（PIO）用于描述信号的传输方向；
（4）激励响应文件（VCD）
激励响应文件（V CD）由仿真软件直接导出，其语法格式遵循标准;受硬件系统限制，信号变化的最小时间间隔是有限步进的;
（5）用户约束文件（UCF）
用户约束文件（UCF）目前用于描述测试信号特征，首先是信号对应的引脚，其次是信号的电平标准;
（6）辅助流索引文件（ATF）
辅助流文件（ATF）用于处理待测元器件的次要信号，其后缀是 ATF;文件组织格式类似于TFO文件，列出了次要文件的索引方式;
（7）命令信号文件（SBC）
命令信号文件（SBC）的作用是通过命令产生信号，文件的后缀名是 SBC；在测试需要进行前期配置的芯片时，由SBC文件给出配置信号的工作方式；SBC 文件描述信号的基本原则与 VCD 文件一致：如果没有明确给出信号取值，那么信号取值保持不变；SBC文件支持以下3 条命令： SIG、BTC 及 NOP；命令 SIG 用于产生信号，命令BTC 用于启动位流文件转换，命令 NOP 用于产生延时；SBC 文件采用 XML 语法；
（8）次要信号端口方向文件（SPIO ）
次要信号端口方向文件（SPIO）用于描述次要信号的输入输出方向；SPIO 文件的语法格式与 PIO 是相同的；
（9）配置位流文件（BIT）
配置位流文件（BIT）是由 FPGA 软件编译工具生成的，其语法格式明确；
（10）次要信号引脚约束文件（SUCF ）
次要信号引脚约束文件（SUCF）用于描述次要信号与引脚之间的对应关系，及其相应的电平标准，文件的后缀是 SUCF；SUCF文件的语句语法与 UCF 的相同；
（11）装载板文件（LBF）
装载板文件（LBF）用于描述待测元器件引脚与面板通道之间的连接关系，其后缀是LBF，遵循 XML 语法规则；
（12）测试机配置文件（TCF）
测试机配置文件（TC F）用于描述面板通道编号与测试图形数据之间的对应关系，此文件的后缀是 TCF；TCF 文件遵循 XML 语法规则。
4. 根据权利要求3所述的高效通用芯片测试系统，其特征在于，软件运行部分的测试图形生成程序模块的主要流程如下：
（1）准备阶段
分析和处理硬件接口的对应关系，将关系字典读入内存，保存为类的属性，并根据PIO文件生成掩码；
（2）写入配置信号
根据SBC文件中的位流配置信号设置，写入各个配置信号；同样根据SBC文件中的信息确定写入位流的开始时刻；
（3）写入位流
根据RBT文件中的原始位流，结合准备阶段生成的信号位置信息，写入到每段128位的二进制文件中；
（4）写入NOP段
位流结束后的过渡段，可以设置为即刻开始激励和暂缓开始；在此期间配置信号如CCLK将继续工作；
（5）写入激励
根据信号IO关系写入掩码；读取VCD文件，根据符号-信号的对应关系解析处测试激励并写入PTN文件中；检测序号是否被跳过，如果跳过就直接复制上一个周期。
5. 根据权利要求4所述的高效通用芯片测试系统，其特征在于，软件运行部分的测试结果分析程序模块的主要流程如下：
（1）准备阶段
由于引用的变量不同，将类属性中保存的字典作翻转处理；同时根据位流长度、激励长度计算出原始结果中需要舍弃的部分；
（2）写入头部
VCD文件的头部信息包括时间、版本和时间精度；
（3）写入信号定义
根据原VCD文件中的信号-符号字典，写入符号对应信号的关系；
（4）写入结果
在第0个周期，遍历所有信号并写入他们的值；在之后的周期中，检测与上一周期不同的信号并写入。
CN201811163902.1A 2018-10-03 2018-10-03 一种高效通用芯片测试系统 Active CN109446586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811163902.1A CN109446586B (zh) 2018-10-03 2018-10-03 一种高效通用芯片测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811163902.1A CN109446586B (zh) 2018-10-03 2018-10-03 一种高效通用芯片测试系统

Publications (2)

Publication Number Publication Date
CN109446586A true CN109446586A (zh) 2019-03-08
CN109446586B CN109446586B (zh) 2022-12-20

Family

ID=65544537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811163902.1A Active CN109446586B (zh) 2018-10-03 2018-10-03 一种高效通用芯片测试系统

Country Status (1)

Country Link
CN (1) CN109446586B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376430A (zh) * 2019-07-17 2019-10-25 广州市伟粤通讯设备有限公司 一种基于大数据的通信元器件测试评估系统
CN113030692A (zh) * 2019-12-09 2021-06-25 新唐科技股份有限公司 测试系统和测试方法
CN113051114A (zh) * 2021-03-19 2021-06-29 无锡市软测认证有限公司 一种用于提高芯片测试效率的方法
CN113281639A (zh) * 2021-06-30 2021-08-20 北京奥特维科技有限公司 一种板卡测试装置、系统及方法
CN113705141A (zh) * 2021-07-19 2021-11-26 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
US12068762B2 (en) 2021-12-02 2024-08-20 Arcas Metech Ltd Waveform file processing method, storage medium, and device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828617A (zh) * 2006-03-31 2006-09-06 电子科技大学 一种软硬件协同仿真/验证系统及矢量模式仿真/验证方法
CN102147760A (zh) * 2011-04-22 2011-08-10 中国电子科技集团公司第三十八研究所 一种基于网络传输的处理器协同验证平台及其测试方法
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828617A (zh) * 2006-03-31 2006-09-06 电子科技大学 一种软硬件协同仿真/验证系统及矢量模式仿真/验证方法
CN102147760A (zh) * 2011-04-22 2011-08-10 中国电子科技集团公司第三十八研究所 一种基于网络传输的处理器协同验证平台及其测试方法
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376430A (zh) * 2019-07-17 2019-10-25 广州市伟粤通讯设备有限公司 一种基于大数据的通信元器件测试评估系统
CN113030692A (zh) * 2019-12-09 2021-06-25 新唐科技股份有限公司 测试系统和测试方法
CN113030692B (zh) * 2019-12-09 2024-04-09 新唐科技股份有限公司 测试系统和测试方法
CN113051114A (zh) * 2021-03-19 2021-06-29 无锡市软测认证有限公司 一种用于提高芯片测试效率的方法
CN113281639A (zh) * 2021-06-30 2021-08-20 北京奥特维科技有限公司 一种板卡测试装置、系统及方法
CN113705141A (zh) * 2021-07-19 2021-11-26 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
CN113705141B (zh) * 2021-07-19 2024-07-30 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
US12068762B2 (en) 2021-12-02 2024-08-20 Arcas Metech Ltd Waveform file processing method, storage medium, and device

Also Published As

Publication number Publication date
CN109446586B (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
CN109446586A (zh) 一种高效通用芯片测试系统
US8464204B1 (en) Verification of computer-executable code generated from a model
Sutherland et al. SystemVerilog for Design Second Edition: A Guide to Using SystemVerilog for Hardware Design and Modeling
US8682631B2 (en) Specifications-driven platform for analog, mixed-signal, and radio frequency verification
US8924937B1 (en) Method and system for generating verification information and tests for software
US20070276644A1 (en) Conversion of circuit description to a transaction model
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
JP2007164780A (ja) 方法、システムおよびプログラム（設計を検証する方法およびシステム）
Goli et al. Automated analysis of virtual prototypes at electronic system level
Sjölund Tools and Methods for Analysis, Debugging, and Performance Improvement of Equation-Based Models
Haase Design methodology for IP providers
Goli et al. Through the looking glass: Automated design understanding of SystemC-based VPs at the ESL
Bateman et al. Simulation of an integrated design and test environment for mixed signal integrated circuits
Ehrlich et al. Energy-aware software development for embedded systems in HW/SW co-design
Prevostini et al. Sysml profile for soc design and systemc transformation
Iber et al. Ubtl UML testing profile based testing language
Li et al. UML to SystemVerilog synthesis for embedded system models with support for assertion generation
Friedman-Hill Software verification and functional testing with XML documentation
Peterson et al. StML: bridging the gap between FPGA design and HDL circuit description
JP2007047109A (ja) 故障解析システム、故障解析情報処理装置及び故障解析方法
Jenihhin et al. PSL Assertion Checking Using Temporally Extended High-Level Decision Diagrams
Linehan et al. Model-driven automation for simulation-based functional verification
US20220300690A1 (en) Incremental compilation for fpga-based systems
Mao Circuitbook: A framework for analog design reuse
US20240232485A1 (en) Test point insertion in analog circuit design testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant