CN101038326A - 测试系统、附加装置以及测试方法 - Google Patents

测试系统、附加装置以及测试方法 Download PDF

Info

Publication number
CN101038326A
CN101038326A CNA2007100799620A CN200710079962A CN101038326A CN 101038326 A CN101038326 A CN 101038326A CN A2007100799620 A CNA2007100799620 A CN A2007100799620A CN 200710079962 A CN200710079962 A CN 200710079962A CN 101038326 A CN101038326 A CN 101038326A
Authority
CN
China
Prior art keywords
signal
tested
described device
variation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100799620A
Other languages
English (en)
Inventor
渡辺雄也
菅森茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101038326A publication Critical patent/CN101038326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明能够以良好的效率进行事件库的测试。本发明提供一种测试系统,用来对被测试装置进行测试,此测试系统具备:测试装置,利用事件库对被测试装置进行测试;以及附加装置,当装置输出信号变化的间隔小于测试装置可处理的间隔时,附加在被测试装置与测试装置之间;并且,附加装置具备:信号输入部,输入被测试装置对应于装置输入信号而输出的装置输出信号;变化检测部,检测所输入的装置输出信号是否有变化;变化定时检测部,检测装置输出信号的变化定时;存储部,对应于装置输出信号变化的情况,将装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;以及读出部,从存储部中依次读出输出事件,并输入到测试装置。

Description

测试系统、附加装置以及测试方法
技术领域
本发明涉及一种测试系统、附加装置以及测试方法,特别是涉及一种根据经过逻辑模拟而最终获得的事件数据来对被测试装置进行测试的测试系统、附加装置以及测试方法。
背景技术
先前以来,已知有一种事件驱动(event driven)型测试装置(例如,参照日本专利特开2001-67395号公报)。事件驱动型测试装置,是根据含有多个由被测试装置(DUT,Device Under Test)的输入信号的变化定时及变化后的信号值所构成的组的事件数据,生成测试信号,从而对被测试装置(DUT)进行测试。事件数据可以通过由逻辑模拟器(例如,参照日本专利特开平8-278988号公报)对DUT的设计数据进行逻辑模拟而获得。使用事件驱动型测试装置,可无须直接制作测试图案,因此可以减轻测试图案的制作劳力。
然而,先前的事件驱动型测试装置中,将DUT的输出信号转换成事件数据后与成为期待值的事件进行对照,因此转换及对照处理需要耗费固定的时间。因此,如果要实现高速测试装置,则会导致高价。
发明内容
因此,本发明的目的在于提供一种能够解决上述课题的测试系统、附加装置以及测试方法。此目的可以通过权利要求书中独立项所述的特征的组合来实现。而且,附属项规定了本发明的更有利的具体例。
为了解决上述课题,在本发明第1形态中,提供一种测试系统,用来对被测试装置进行测试,此测试系统具备:事件数据获取部,获取事件数据,该事件数据是对被测试装置进行逻辑模拟而获得的,且含有多个由输入到被测试装置的装置输入信号及被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;信号生成部,根据事件数据中所包含的、含有装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给被测试装置的装置输入信号;信号提供部,将所生成的装置输入信号提供给被测试装置;信号输入部,输入被测试装置对应于装置输入信号而输出的装置输出信号;变化检测部,检测所输入的装置输出信号是否有变化;变化定时检测部,检测装置输出信号的变化定时;存储部,对应于装置输出信号变化的情况,将装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;读出部,依次从存储部中读出输出事件;以及良否判定部,将对被测试装置进行逻辑模拟而获得的、包含被测试装置应输出的装置输出信号的变化定时及变化后的信号值的事件作为期待值事件,并与所读出的输出事件进行对照,以此来判定装置输出信号是否与期待值一致。
存储部可具有:缓冲存储部,可由寄存器或存储器来实现,且依次对输出事件进行缓冲;以及文件存储部,从缓冲存储部中依次调出输出事件,并作为文件进行存储。读出部,在信号提供部完成基于事件数据而进行的装置输入信号的提供之后,开始从存储部读出输出事件。
测试系统更具备:转换部,输入被测试装置所输出的装置输出信号,并将该装置输出信号转换成包含该装置输出信号的变化定时及变化后的信号值的输出事件;以及选择部,输出经转换部转换的输出事件、或者由读出部所读出的输出事件中预先指定的输出事件。当装置输出信号变化的间隔小于转换部及良否判定部可处理的间隔时,选择部选择由读出部所读出的输出事件而输出。
测试系统更包括匹配判定部,该匹配判定部判定装置输出信号是否为预定的触发信号值,并且存储部对应于装置输出信号与触发信号值一致情况,开始存储输出事件。测试系统更包括:计数器,针对每个预定的参考时钟进行增量;测量部,测量出装置输出信号的变化定时相对于参考时钟边缘的偏移量;以及变化定时输出部,将装置输出信号变化的定时中的、计数器的值与由测量部所测量出的偏移量的组,作为变化定时而输出。
装置输出信号是由多个比特构成的信号,且测试系统更包括:多个探针,与被测试装置中输出装置输出信号的多个端子相接触;以及误差测量部,测量出从被测试装置向多个探针输出信号后开始,直到变化检测部检测出相对应的比特的变化为止的时间的每一比特的误差;并且,变化定时输出部,在与各个比特相对应的计数器的值以及测量部所测量出的偏移量上,加上用来修正误差测量部所测量出的误差的修正值。
为了解决上述课题,在本发明的第2形态中,提供一种测试系统,用来对被测试装置进行测试,此测试系统具备:测试装置,利用事件库对被测试装置进行测试;以及附加装置,当被测试装置输出的装置输出信号变化的间隔小于测试装置可处理的间隔时,附加在被测试装置与测试装置之间;并且,测试装置具备:事件数据获取部,获取事件数据,该事件数据含有多个由输入到被测试装置的装置输入信号及被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;信号生成部,根据事件数据中所包含的、含有装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给被测试装置的装置输入信号;信号提供部,将所生成的装置输入信号提供给被测试装置;转换部,输入被测试装置所输出的装置输出信号,并将该装置输出信号转换成包含该装置输出信号的变化定时及变化后的信号值的输出事件;选择部,输出经转换部转换的输出事件、或者从外部输入的输出事件中预先选择的输出事件;以及良否判定部,在向被测试装置提供信号的同时,将包含被测试装置应输出的装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与由选择部所输出的输出事件进行对照,以此来判定装置输出信号是否与期待值一致;并且,附加装置具备:信号输入部,输入被测试装置对应于装置输入信号而输出的装置输出信号;变化检测部,检测所输入的装置输出信号是否有变化;变化定时检测部,检测装置输出信号的变化定时;存储部,对应于装置输出信号变化的情况,将装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;以及读出部,从存储部中依次读出输出事件,并输入到测试装置。
为了解决上述课题,在本发明的第3形态中,提供一种附加装置,附加在利用事件库对被测试装置进行测试的测试装置中,测试装置具备:事件数据获取部,获取事件数据,该事件数据含有多个由输入到被测试装置的装置输入信号及被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;信号生成部,根据事件数据中所包含的、含有装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给被测试装置的装置输入信号;信号提供部,将所生成的装置输入信号提供给被测试装置;转换部,输入被测试装置所输出的装置输出信号,并将该装置输出信号转换成包含装置输出信号的变化定时及变化后的信号值的输出事件;选择部,输出经转换部转换的输出事件、或者从外部输入的输出事件中预先选择的输出事件;以及良否判定部,在向被测试装置提供信号的同时,将包含被测试装置应输出的装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与由选择部所输出的输出事件进行对照,以此来判定装置输出信号是否与期待值一致;并且,此附加装置,在装置输出信号变化的间隔小于测试装置可处理的间隔时,附加在被测试装置与测试装置之间,并且,此附加装置具备:信号输入部,输入被测试装置对应于装置输入信号而输出的装置输出信号;变化检测部,检测所输入的装置输出信号是否有变化;变化定时检测部,检测装置输出信号的变化定时;存储部,对应于装置输出信号变化的情况,将装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;以及读出部,从存储部中依次读出输出事件,并输入到测试装置。
为了解决上述课题,在本发明的第4形态中,提供一种测试方法,通过测试系统来对被测试装置进行测试,此测试方法具备:事件数据获取阶段,获取事件数据,该事件数据是对被测试装置进行逻辑模拟而获得的,且含有多个由输入到被测试装置的装置输入信号及被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;信号生成阶段,根据事件数据中所包含的、含有装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给被测试装置的装置输入信号;信号提供阶段,将所生成的装置输入信号提供给被测试装置;信号输入阶段,输入被测试装置对应于装置输入信号而输出的装置输出信号;变化检测阶段,检测所输入的装置输出信号是否有变化;变化定时检测阶段,检测装置输出信号的变化定时;存储阶段,对应于装置输出信号变化的情况,将装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;读出阶段,依次读出在存储阶段中所存储的输出事件;以及良否判定阶段,将对被测试装置进行逻辑模拟而获得的、包含被测试装置应输出的装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与所读出的输出事件进行对照,以此来判定装置输出信号是否与期待值一致。
另外,上述发明内容中并未列举出本发明的全部必要特征,这些特征群的次(sub)组合也可以成为本发明。
[发明效果]
根据本发明,能够以良好的效率进行事件库的测试。
附图说明
图1表示本发明实施形态的测试系统30的结构,并且表示被测试装置10、系统板12以及逻辑模拟器20。
图2表示本发明实施形态的变化定时检测部58及存储部60的结构的一例,并且表示变化检测部56。
图3表示测量部72的结构的一例。
图4表示测量部72的结构的其他一例。
图5表示变形例的附加装置34的结构,并且表示被测试装置10。
10:被测试装置                12:系统板
20:逻辑模拟器                30:测试系统
32:测试装置                  34:附加装置
42:事件数据获取部            44:信号生成部
46:信号提供部                48:转换部
50:选择部                    52:良否判定部
54:信号输入部                56:变化检测部
58:变化定时检测部            60:存储部
62:匹配判定部                64:读出部
70:计数器                    72:测量部
74:变化定时输出部            76:缓冲存储部
78:文件存储部                82:计数值存储部
84:偏移量存储部              86:信号值存储部  88:文件
90-1~90-N:延迟元件          92:触发器
94:第1编码器                 96:倾斜产生器
98:取样/保持电路             100:模拟/数字转换器
102:第2编码器                110:探针
112:误差测量部
具体实施方式
以下,通过发明的实施形态对本发明进行说明,但以下的实施形态并不限定权利要求书中的发明,而且实施形态中所说明的所有的特征的组合并非限于发明内容所必需。
图1表示本实施形态的测试系统30的结构,并且表示了被测试装置10、系统板12及逻辑模拟器20。被测试装置10安装了作为测试对象的逻辑电路。被测试装置10搭载在配置有周边电路的系统板12上,可在与该周边电路共同动作的状态下进行测试。以此,可检测出被测试装置10及周边电路共同动作所导致的不良情况。另外,系统板12也可以是与实际上使用的装置相同的形态。而且,取而代之,被测试装置10也可以搭载在作为测试用基板的性能板(performance board)上进行测试。以此,可检测出被测试装置10单独动作而产生的不良情况。
逻辑模拟器20对被测试装置10的设计数据进行逻辑模拟。逻辑模拟器20对被测试装置10进行逻辑模拟的结果,可获得事件数据,该事件数据含有多个由输入到被测试装置10的装置输入信号及被测试装置10所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组。
测试系统30对被测试装置10进行测试。测试系统30具备测试装置32及附加装置34。
测试装置32利用事件库对被测试装置10进行测试。即,测试装置32根据事件数据而生成测试信号,并将该测试信号提供给被测试装置10,从被测试装置10获取与所提供的测试信号相对应的输出信号,将所获取的输出信号转换成事件数据并与期待值事件进行对照。根据利用事件库进行测试的测试装置32,使用者无须直接制作测试图案即可对被测试装置10进行测试。
测试装置32具有事件数据获取部42、信号生成部44、信号提供部46、转换部48、选择部50、及良否判定部52。事件数据获取部42从逻辑模拟器20中获取对被测试装置10进行逻辑模拟而最终获得的事件数据。更具体而言,事件数据获取部42从逻辑模拟器20中获取输入事件,该输入事件包含作为测试信号而应输入到被测试装置10的装置输入信号的变化定时及变化后的信号值。而且,事件数据获取部42从逻辑模拟器20获取下述事件作为期待值事件,所述事件含有被测试装置10对应于装置输入信号而应输出的装置输出信号的变化定时及变化后的信号值。
信号生成部44,根据由事件数据获取部42所获取的事件数据中所包含的输入事件而形成信号波形,从而生成提供给被测试装置10的装置输入信号。信号提供部46将由信号生成部44所生成的装置输入信号提供给被测试装置10。转换部48输入被测试装置10对应于装置输入信号的提供而输出的装置输出信号。接着,转换部48将该装置输出信号转换成含有该装置输出信号的变化定时及变化后的信号值的输出事件。
选择部50从信号提供部46及外部输入输出事件。更具体而言,选择部50从信号提供部46及附加装置34输入输出事件。选择部50输出经转换部48转换的输出事件、或者从外部输入的输出事件中预先选择的输出事件。举例说明:当从被测试装置10输入的装置输出信号变化的间隔小于转换部48及良否判定部52可处理的间隔时,该选择部50选择从附加装置34输入的输出事件而输出。
例如,当装置输出信号变化的间隔小于转换部48及良否判定部52所耗费的处理时间时,选择部50选择从附加装置34输出的输出事件而输出。而且,例如,选择部50参照由事件数据获取部42所获取的事件数据,当从被测试装置10应输出的输出事件的时间间隔小于等于规定值时,可选择从附加装置34输入的输出事件而输出。
良否判定部52,在向被测试装置10提供信号的同时,将包含被测试装置10应输出的装置输出信号的变化定时及变化后的信号值的事件作为期待值事件,并与从选择部50输出的输出事件进行对照,以此来判定装置输出信号是否与期待值一致。即,良否判定部52将通过选择部50而输入的输出事件,与由事件数据获取部42所获取的期待值事件进行对照,从而判定被测试装置10的良否。
良否判定部52,在根据输出事件与期待值事件不同而检测出不良时,也可以将不同的输出事件提供给逻辑模拟器20。以此,逻辑模拟器20可参照对被测试装置10的测试结果,而修正设计数据中的问题。而且,逻辑模拟器20逆向返回输出错误的逻辑电路,可检测出导致输出不同数据的逻辑电路。
附加装置34,在装置输出信号变化的间隔小于测试装置32可处理的间隔时,附加在被测试装置10与测试装置32之间。举例说明:附加装置34,可以通过利用信号线连接在测试装置32与被测试装置16之间的方式而附加,可以通过机械性安装在测试装置32上的方式而附加,也可以通过预先与测试装置32形成为一体,并自动或手动地利用选择部进行切换的方式而附加。
附加装置34具备信号输入部54、变化检测部56、变化定时检测部58、存储部60、匹配判定部62、及读出部64。信号输入部54,输入被测试装置10对应于装置输入信号而输出的装置输出信号,并且输入由信号提供部46所输出的装置输入信号。以下,当表示由信号输入部54所输入的装置输出信号以及装置输入信号这两个信号时,称为装置输入输出信号。另外,信号输入部54也可以仅输入装置输出信号。
变化检测部56,检测由信号输入部54所输入的装置输入输出信号是否有变化。如果装置输入输出信号为二进制信号,则变化检测部56检测出装置输入输出信号中0→1的变化以及1→0的变化。
变化定时检测部58检测由信号输入部54所输入的装置输入输出信号的变化定时。举例说明:变化定时检测部58,可以检测从参考时刻开始直到对应的变化点为止所经过的时间所呈现出的变化定时,也可以检测从之前的变化点开始直到对应的变化点为止的时间差所呈现出的变化定时。
存储部60对应于装置输入输出信号变化的情况,将由装置输入输出信号的变化定时及变化后的信号值所构成的组,作为输入事件及输出事件依次进行存储。以下,当表示存储部60所存储的输入事件及输出事件这两个事件时,称为输入输出事件。另外,存储部60也可以仅存储输出事件。
而且,存储部60也可以将多个输入输出事件以文件的形式进行存储。从而,存储部60可存储大量的输入输出事件。
匹配判定部62判定装置输入输出信号是否为预定的触发信号值。存储部60可对应于装置输入输出信号与触发信号值一致的情况,开始存储输入输出事件。取而代之或者除此以外,存储部60可对应于装置输入输出信号与触发信号值一致的情况,结束输入输出事件的存储。以此,存储部60可以将输出事件归结为良否判定对象而进行存储。
读出部64从存储部60中依次读出输出事件,并将所读出的输出事件依次输入到测试装置32。举例说明:读出部64可在信号提供部46完成基于事件数据而进行的装置输入信号的提供之后,开始从存储部60读出输出事件。而且,读出部64可从存储部60中读出输入输出事件,并输入到逻辑模拟器20。以此,可参照被测试装置10所产生的输入输出事件来修正设计数据。
另外,当装置输入输出信号是由多个比特所构成的信号时,附加装置34对应于各个比特的信号而具有多个信号输入部54、变化检测部56及变化定时检测部58。而且,当装置输入输出信号是由多个比特所构成的信号时,附加装置34可对应于每一由多个比特构成群组而具有信号输入部54、变化检测部56及变化定时检测部58。
根据这样的测试系统30,测试装置32根据输入事件而产生装置输入信号,并将该装置输入信号提供给被测试装置10。接着,测试装置32将被测试装置10对应于装置输入信号而输出的装置输出信号转换成输出事件,并将所转换的输出事件与期待值事件进行对照,从而判定良否。以此,根据测试系统30,可以利用事件库对被测试装置10进行测试。
而且,根据测试系统30,当装置输出信号变化的间隔小于测试装置32可处理的间隔时,附加装置34附加在被测试装置10与测试装置32之间。附加装置34将由被测试装置10所输出的装置输出信号转换成输出事件,并依次存储到存储部60中。附加装置34依次读出存储部60所存储的输出事件并输入到测试装置32中。然后,测试装置32将从附加装置34输入的输出事件与期待值事件进行对照,从而判定良否。
以此,根据测试系统30,即便是在装置输出信号变化的间隔小于测试装置32可处理的间隔时,也可以不减慢装置输出信号的速度,而以良好的效率进行测试。因此,根据测试系统30,可以缩短测试时间。而且,根据测试系统30,通过存储部60来存储被测试装置10的输出事件,因此可存储大量的测试结果。因此,即便当出现发生频率较低的不良时,也可以通过参照所存储的输出事件而容易地分析出不良原因。
图2表示了本实施形态的变化定时检测部58及存储部60的结构的一例,并且表示了变化检测部56。变化定时检测部58可包含计数器70、测量部72、及变化定时输出部74。计数器70在每一预定的参考时钟,对内部所存储的计数值进行增量(increament)。举例说明:计数器70可在开始时刻等参考时刻重设(reset)内部所存储的计数值,然后可以不进行重设而继续增量,也可以每当装置输入输出信号变化时重设内部所存储的计数值。
测量部72对装置输入输出信号的变化定时相对于参考时钟边缘的偏移量进行测量。举例说明:测量部72以不足参考时钟周期的精度,对装置输入输出信号产生变化的时间点之前产生的参考时钟的边缘、与该产生变化的时间点的时间差进行测量,并将所测量出的值作为偏移量而输出。
变化定时输出部74,将装置输入输出信号产生变化的定时下的计数器70的值与由测量部72所测量出的偏移量的组,作为变化定时而输出。举例说明,变化定时输出部74,可分别引入在装置输入输出信号产生变化的定时下由测量部72所检测出的偏移量、与该定时下的变化定时输出部74的计数值,并将所引入的偏移量与计数值设为一组进行输出。根据这样的变化定时检测部58,即便是在装置输入输出信号变化的间隔较短时,也可以检测出变化定时。
存储部60可包含缓冲存储部76及文件存储部78。缓冲存储部76可由寄存器或存储器来实现,且对输入输出事件依次进行缓冲。举例说明:缓冲存储部76可具有分别由寄存器或存储器来实现的计数值存储部82、偏移量存储部84、及信号值存储部86。
信号值存储部86从变化定时输出部74中获取装置输入输出信号产生变化的定时下的计数值并进行存储。偏移量存储部84从变化定时输出部74中获取装置输入输出信号产生变化的定时下的偏移量并进行存储。计数值存储部82依次引入装置输入输出信号的变化定时之后的信号值。然后,计数值存储部82、偏移量存储部84及信号值存储部86将计数值、偏移量及信号值相互对应,并作为输入输出事件而进行存储。
文件存储部78从缓冲存储部76中依次调出输入输出事件,并将该输入输出事件转换成以特定形式记载有多个输入输出事件的文件88。然后,文件存储部78将所转换的文件88存储到硬盘等大容量存储装置中。以此,文件存储部78可将输入输出事件作为文件88而进行存储。
根据这样的存储部60,利用寄存器或存储器对输入输出事件进行缓冲,因此当装置输入输出信号的变化的间隔较短时,也可以引入输出事件。而且根据存储部60,将输入输出事件转换为文件,因此可存储大量的输入输出事件。
图3表示测量部72的结构的一例。测量部72具有第1~第N这N个(N为大于等于2的整数)延迟元件90-1~90-N、第1~第N触发器92-1~92-N、第1编码器94。第1~第N延迟元件90-1~90-N是串联连接的,并从最前段起输入参考时钟(例如周期为(T))。然后,第1~第N延迟元件90-1~90-N每经N/T时间,使分别从前段元件输入的参考时钟延迟后,输出到后段元件。以此,第1~第N延迟元件90-1~90-N,可每经N/T时间而将参考时钟的边缘依次传送到后段。
第1~第N触发器92-1~92-N分别对应于第1~第N延迟元件90-1~90-N而设。第1~第N触发器92-1~92-N分别将对应的延迟元件90的输出信号输入到数据输入端,并将表示装置输入输出信号的变化的脉冲输入到时钟端。然后,第1~第N触发器92-1~92-N分别在装置输入输出信号产生变化的定时,引入相对应的延迟元件90的输出信号。以此,第1~第N触发器92-1~92-N,可检测出装置输入输出信号产生变化的定时下第1至第N延迟元件90-1~90-N上的参考时钟的边缘的传送位置。
第1编码器94,根据第1~第N触发器92-1~92-N所引入的值,计算出参考时钟的边缘与装置输入输出信号的变化点的时间差,作为偏移量而输出。更具体而言,第1编码器94检测从装置输入输出信号产生变化的定时下的参考时钟边缘的传送位置起直至第几段延迟元件有延迟,并根据所检测出的段数换算出从参考时钟的边缘起直至装置输入输出信号产生变化为止的时间差。然后,第1编码器94将所换算出的时间差作为偏移量而输出。
根据具有这样的结构的测量部72,能够以不足参考时钟周期的精度对装置输入输出信号的变化定时相对于参考时钟边缘的偏移量进行测量并输出。
图4表示测量部72的结构的其他一例。测量部72可具有倾斜(ramp)产生器96、取样/保持电路98、模拟/数字转换器100、及第2编码器102。倾斜产生器96以特定的倾斜度使输出电压产生直线变化,且当输入参考时钟的边缘时,将输出电压重设为初始值。即,倾斜产生器96产生与参考时钟同步的具有倾斜波形的电压。
取样/保持电路98输入倾斜产生器96的输出电压。然后,取样/保持电路98,在表示装置输入输出信号的变化的脉冲的输入定时下,保持所输入的输出电压。模拟/数字转换器100将由取样/保持电路98所保持的电压转换为数字值。此时,模拟/数字转换器100以充分小于参考时钟周期的时间,将模拟值转换为数字值。
第2编码器102根据由模拟/数字转换器100转换成数字值的值,计算出参考时钟的边缘与装置输入输出信号的变化点的时间差,并将所计算出的时间差作为偏移量而输出。例如,第2编码器102计算出在装置输入输出信号变化的定时下所保持的电压(m)、相对于倾斜产生器96以参考时钟的1周期(T)而改变的电压(M)的比例(m/M),并将所计算出的比例(m/M)乘以参考时钟1周期的时间(T)。以此,根据第2编码器102,可计算出从装置输入输出信号的变化点之前的参考时钟的边缘直至该变化点为止的偏移量。
根据具有这样的结构的测量部72,能够以不足参考时钟周期的精度,对装置输入输出信号的变化定时相对于参考时钟边缘的偏移量进行测量并输出。
图5表示本实施形态的变形例的附加装置34的结构,并且表示了被测试装置10。本变形例中,由于与图1及图2所示的同一符号采用了大致相同的结构以及功能,因此以下除了说明不同之处以外,省略其他重复说明。
在装置输入输出信号是由多个比特所构成的信号时,附加装置34可对应于各个信号而具有信号输入部54、变化检测部56及变化定时检测部58。而且,在装置输入输出信号是由多个比特所构成的信号时,附加装置34可更具有探针110、及误差测量部112。
探针110与被测试装置10中输出装置输入输出信号的多个端子相接触。探针110检测从被测试装置10的各个端子所输出的信号。而且,各个信号输入部54,通过对应的探针110而输入被测试装置10的输出信号。误差测量部112,测量从被测试装置10向多个探针110输出信号后开始,直到变化检测部56检测出对应的比特的变化为止的时间的每个比特的误差。举例说明:误差测量部112在测试开始前等的初始设定时,从被测试装置10的各端子产生定时在时间上一致的输出信号,并由变化检测部56检测该输出信号。然后,误差测量部112测量从被测试装置10的端子到变化检测部56为止的信号传送时间的每个比特的误差。
而且,在测试时,与各个比特相对应的变化定时检测部58内的变化定时输出部74,在与各个比特相对应的计数器70的值及由测量部72所测量出的偏移量上,加上用来修正误差测量部112所测量出的误差的修正值。以此,根据本变形例中的附加装置34,可修正因各个比特的信号传送的延迟量的不同而导致的误差。因此,根据附加装置34,可正确地生成输出事件的发生时间并进行存储。
以上,使用实施形态对本发明进行了说明,但本发明的技术范围并不限于上述实施形态中所记载的范围。本领域技术人员可明确,可以对上述实施形态添加多种变更或改良。由权利要求书的揭示可明确,添加了这些变更或改良的形态也包含在本发明的技术范围内。

Claims (11)

1、一种测试系统,用来对被测试装置进行测试,其特征在于包括:
事件数据获取部,获取事件数据,该事件数据是对所述被测试装置进行逻辑模拟而获得的,且含有多个由输入到所述被测试装置的装置输入信号及所述被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;
信号生成部,根据所述事件数据中所包含的、含有所述装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给所述被测试装置的所述装置输入信号;
信号提供部,将所生成的所述装置输入信号提供给所述被测试装置;
信号输入部,输入所述被测试装置对应于所述装置输入信号而输出的装置输出信号;
变化检测部,检测所输入的所述装置输出信号是否有变化;
变化定时检测部,检测所述装置输出信号的变化定时;
存储部,对应于所述装置输出信号变化的情况,将所述装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;
读出部,依次从所述存储部中读出所述输出事件;以及
良否判定部,将对所述被测试装置进行逻辑模拟而获得的、包含所述被测试装置应输出的所述装置输出信号的变化定时及变化后的信号值的事件作为期待值事件,并与所读出的所述输出事件进行对照,以此来判定所述装置输出信号是否与期待值一致。
2、根据权利要求1所述的测试系统,其特征在于其中所述的存储部包括:
缓冲存储部,可由寄存器或存储器来实现,依次对所述输出事件进行缓冲;以及
文件存储部,从所述缓冲存储部中依次调出所述输出事件,并作为文件进行存储。
3、根据权利要求1所述的测试系统,其特征在于其中所述的读出部,在所述信号提供部完成基于所述事件数据而进行的所述装置输入信号的提供之后,开始从所述存储部读出所述输出事件。
4、根据权利要求1所述的测试系统,其特征在于其更包括:
转换部,输入所述被测试装置所输出的所述装置输出信号,将所述装置输出信号转换成包含该装置输出信号的变化定时及变化后的信号值的所述输出事件;以及
选择部,输出经所述转换部转换的所述输出事件、或者由所述读出部所读出的所述输出事件中预先指定的所述输出事件。
5、根据权利要求4所述的测试系统,其特征在于,当所述装置输出信号变化的间隔小于所述转换部及所述良否判定部可处理的间隔时,所述选择部选择由所述读出部所读出的所述输出事件而输出。
6、根据权利要求1所述的测试系统,其特征在于其更包括匹配判定部,该匹配判定部判定所述装置输出信号是否为预定的触发信号值,并且
所述存储部对应于所述装置输出信号与所述触发信号值一致情况,开始存储所述输出事件。
7、根据权利要求1所述的测试系统,其特征在于其更包括:
计数器,针对每个预定的参考时钟进行增量;
测量部,测量出所述装置输出信号的变化定时相对于所述参考时钟边缘的偏移量;以及
变化定时输出部,将所述装置输出信号变化的定时下的所述计数器的值与由所述测量部所测量出的偏移量的组,作为所述变化定时而输出。
8、根据权利要求7所述的测试系统,其特征在于其中所述的装置输出信号是由多个比特构成的信号,且此测试系统更包括:
多个探针,与所述被测试装置中输出所述装置输出信号的多个端子相接触;以及
误差测量部,测量出从所述被测试装置向所述多个探针输出信号后开始,直到所述变化检测部检测出相对应的比特的变化为止的时间的每一比特的误差;且
所述变化定时输出部,在与各个比特相对应的所述计数器的值以及所述测量部所测量出的偏移量上,加上用来修正所述误差测量部所测量出的误差的修正值。
9、一种测试系统,用来对被测试装置进行测试,其特征在于包括:
测试装置,利用事件库对所述被测试装置进行测试;以及
附加装置,当所述被测试装置输出的装置输出信号变化的间隔小于所述测试装置可处理的间隔时,附加在所述被测试装置与所述测试装置之间;且
所述测试装置包括:
事件数据获取部,获取事件数据,该事件数据含有多个由输入到所述被测试装置的装置输入信号及所述被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;
信号生成部,根据所述事件数据中所包含的、含有所述装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给所述被测试装置的所述装置输入信号;
信号提供部,将所生成的所述装置输入信号提供给所述被测试装置;
转换部,输入所述被测试装置输出的装置输出信号,并将该装置输出信号转换成包含该装置输出信号的变化定时及变化后的信号值的输出事件;
选择部,输出经所述转换部转换的所述输出事件、或者从外部输入的所述输出事件中预先选择的所述输出事件;以及
良否判定部,在向被测试装置提供信号的同时,将包含所述被测试装置应输出的所述装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与由所述选择部所输出的所述输出事件进行对照,以此来判定所述装置输出信号是否与期待值一致;且
所述附加装置包括:
信号输入部,输入所述被测试装置对应于所述装置输入信号而输出的装置输出信号;
变化检测部,检测所输入的所述装置输出信号是否有变化;
变化定时检测部,检测所述装置输出信号的变化定时;
存储部,对应于所述装置输出信号变化的情况,将所述装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;以及
读出部,从所述存储部中依次读出所述输出事件,并输入到所述测试装置。
10、一种附加装置,附加在利用事件库对被测试装置进行测试的测试装置中,此附加装置的特征在于:
所述测试装置包括:
事件数据获取部,获取事件数据,该事件数据含有多个由输入到所述被测试装置的装置输入信号及所述被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;
信号生成部,根据所述事件数据中所包含的、含有所述装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给所述被测试装置的所述装置输入信号;
信号提供部,将所生成的所述装置输入信号提供给所述被测试装置;
转换部,输入被测试装置所输出的装置输出信号,并将该装置输出信号转换成包含装置输出信号的变化定时及变化后的信号值的输出事件;
选择部,输出经所述转换部转换的所述输出事件、或者从外部输入的所述输出事件中预先选择的所述输出事件;以及
良否判定部,在向被测试装置提供信号的同时,将包含所述被测试装置应输出的所述装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与由所述选择部所输出的所述输出事件进行对照,以此来判定所述装置输出信号是否与期待值一致;并且
该附加装置,在所述装置输出信号变化的间隔小于所述测试装置可处理的间隔时,附加在所述被测试装置与所述测试装置之间,且
此附加装置包括:
信号输入部,输入所述被测试装置对应于所述装置输入信号而输出的装置输出信号;
变化检测部,检测所输入的所述装置输出信号是否有变化;
变化定时检测部,检测所述装置输出信号的变化定时;
存储部,对应于所述装置输出信号变化的情况,将所述装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;以及
读出部,从所述存储部中依次读出所述输出事件,并输入到所述测试装置。
11、一种测试方法,通过测试系统来对被测试装置进行测试,此测试方法的特征在于包括:
事件数据获取阶段,获取事件数据,该事件数据是对所述被测试装置进行逻辑模拟而获得的,且含有多个由输入到所述被测试装置的装置输入信号及所述被测试装置所输出的装置输出信号各自的变化定时、以及变化后的信号值所构成的组;
信号生成阶段,根据所述事件数据中所包含的、含有所述装置输入信号的变化定时及变化后的信号值的输入事件,生成提供给所述被测试装置的所述装置输入信号;
信号提供阶段,将所生成的所述装置输入信号提供给所述被测试装置;
信号输入阶段,输入所述被测试装置对应于所述装置输入信号而输出的装置输出信号;
变化检测阶段,检测所输入的所述装置输出信号是否有变化;
变化定时检测阶段,检测所述装置输出信号的变化定时;
存储阶段,对应于所述装置输出信号变化的情况,将所述装置输出信号的变化定时及变化后的信号值作为输出事件依次进行存储;
读出阶段,依次读出在所述存储阶段中所存储的所述输出事件;以及
良否判定阶段,将对所述被测试装置进行逻辑模拟而获得的、包含所述被测试装置应输出的所述装置输出信号的变化定时及变化后的信号值的事件,作为期待值事件,并与所读出的所述输出事件进行对照,以此来判定所述装置输出信号是否与期待值一致。
CNA2007100799620A 2006-02-27 2007-02-27 测试系统、附加装置以及测试方法 Pending CN101038326A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049908 2006-02-27
JP2006049908A JP4153957B2 (ja) 2006-02-27 2006-02-27 試験システム、付加装置および試験方法

Publications (1)

Publication Number Publication Date
CN101038326A true CN101038326A (zh) 2007-09-19

Family

ID=37950870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100799620A Pending CN101038326A (zh) 2006-02-27 2007-02-27 测试系统、附加装置以及测试方法

Country Status (6)

Country Link
US (1) US7209849B1 (zh)
JP (1) JP4153957B2 (zh)
KR (1) KR20070089057A (zh)
CN (1) CN101038326A (zh)
DE (1) DE102007010686A1 (zh)
TW (1) TW200739107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005444A (zh) * 2014-09-11 2017-08-01 森特理克联网家居有限公司 设备同步和测试

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals
US8214694B1 (en) * 2009-03-12 2012-07-03 Xilinx, Inc. Lightweight probe and data collection within an integrated circuit
US7969216B2 (en) * 2009-11-06 2011-06-28 Bae Systems Information And Electronic Systems Integration Inc. System and method for improved timing synchronization
US10210294B1 (en) * 2015-07-09 2019-02-19 Xilinx, Inc. System and methods for simulating a circuit design
DK3702734T3 (da) * 2019-02-28 2022-03-28 Kamstrup As Radiokommunikationsindretning med højpræcisionsrealtidsur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278988A (ja) 1995-04-07 1996-10-22 Fujitsu Ltd 機能レベル論理シミュレータ
US6182258B1 (en) * 1997-06-03 2001-01-30 Verisity Ltd. Method and apparatus for test generation during circuit design
US6080203A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Apparatus and method for designing a test and modeling system for a network switch device
US6101622A (en) * 1998-04-27 2000-08-08 Credence Systems Corporation Asynchronous integrated circuit tester
US6158031A (en) * 1998-09-08 2000-12-05 Lucent Technologies, Inc. Automated code generating translator for testing telecommunication system devices and method
US6678643B1 (en) 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6182858B1 (en) * 1999-07-22 2001-02-06 Lawrence Den Hartog Wet towel dispenser
US20030093737A1 (en) * 2001-11-13 2003-05-15 Michael Purtell Event based test system having improved semiconductor characterization map
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
US20060052965A1 (en) * 2004-08-13 2006-03-09 International Business Machines Corporation Event driven testing method, system and program product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005444A (zh) * 2014-09-11 2017-08-01 森特理克联网家居有限公司 设备同步和测试

Also Published As

Publication number Publication date
TW200739107A (en) 2007-10-16
JP4153957B2 (ja) 2008-09-24
DE102007010686A1 (de) 2007-08-30
KR20070089057A (ko) 2007-08-30
JP2007225554A (ja) 2007-09-06
US7209849B1 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
CN101038326A (zh) 测试系统、附加装置以及测试方法
JP4989840B2 (ja) 高速データストリームの捕捉および評価
JP5389357B2 (ja) 位相シフトした周期波形を使用する時間測定
CN201215580Y (zh) 一种集成电路测试系统
CN107819467A (zh) 具有可编程的相位的时间交错式adc
KR101239743B1 (ko) 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술
US20050179576A1 (en) Test circuit for evaluating characteristic of analog signal of device
CN101034134A (zh) 触发结构、测量系统及使用方法
CN1924988A (zh) 测试驱动电路的方法以及用于显示装置的驱动电路
CN1677639A (zh) 测量占空比的方法
CN1819197A (zh) 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN102928772A (zh) 时序测试系统及其测试方法
CN1329254A (zh) 测试半导体器件的方法和设备
US20200379030A1 (en) Test apparatus
CN1774640A (zh) 调试集成电路中有关定时的故障的基于事件的测试方法
JP5274365B2 (ja) 信号測定装置、信号測定方法、記録媒体、および試験装置
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
JPWO2004057354A1 (ja) 半導体試験装置
CN1243250C (zh) 半导体测试系统的数据失效存储压缩
CN1627087A (zh) 用于计量电功率的计量仪
CN1320621C (zh) 基于事件的测试系统的延迟时间插入
CN1248002C (zh) 半导体芯片及使用该半导体芯片的自动测试系统
JP2012083342A (ja) 測定装置、測定方法、試験装置およびプログラム
CN115695778A (zh) 一种计数器及锁存器阵列的测试系统
CN1641371A (zh) 半导体集成电路的测试方法和半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070919