JPH04130282A - 最高繰返し周波数測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路（以下ＩＣと称す）の最高繰
返し周波数（以下Ｆ■ａｘと称す）測定方法に関するも
のである。

〔従来の技術〕

従来のＦ　ｗａｘ測定方法の一例を第３図及び第４図を
用いて説明する。第３図は、従来のロジックテスタにお
いてＦ　ｗａｘを測定する際の測定プログラムの流れを
示すフローチャートである。また第４図は、Ｆ　ｗａｘ
を測定する際のＩＣに対する入力波形及びＩＣよりの出
力波形を示すものであり、出力波形ａ、出力波形すおよ
び出力波形ＣはＸＣの出力波形がＩＣＯ伝搬遅延時間の
特性により変化することを示している。

第４図における各出力波形ａ、ｂおよびＣは、ＩＣに対
する入力波形ＩＮの立上がりエツジから出力波形の立下
がりエツジまでの伝搬遅延時間の特性が不安定なＩＣに
おいて、出力の立下がりエツジが入力波形の立上がりエ
ツジと同一周期（例えばＴ　（Ｒ１−Ｒ４）＝７０ｎｓ
）内にあれば良品として（すなわち、同−周期内で出力
波形に「Ｌ」の状態を検知すれば良品）、入力波形の立
上がりエツジと同一周期外であれば不良として判定する
Ｆ　ｓ＋ａｘ測定を行なうにあたり、−第３図のフロー
チャートに従って説明する。

第３図において最初に、ＩＣに印加する電圧条件（ＩＣ
の電源端子への印加電圧、入力端子への印加電圧及び出
力端子の判定電圧等）及びタイミング条件（時間）等を
設定する（ステップ２０；各種条件設定）。また、測定
パターンとしてのファンクションテストパターンには入
力電圧をｒＮ「０」及び期待出力電圧値（期待値ともい
う）をｒＨＪ、ｒＬＪにて記述しである。次いで、第１
回目に一周期内において１ポイントの出力判定区間つま
り判定値を設定して（ステップ２１．；第１回判定値）
、数百〜敵方ビットのファンクションテストパターンを
実行する（ステップ２２Ｉ；第１回テスト実行）、そし
てこの結果（ステップ２３゜；第１回判定）、出力波形
が１ビット以上、第１回目の判定値においてファンクシ
ョンテストパターン内に設定された期待出力電圧値と異
なる場合（ＮＧ）　、すなわち不良と判定された場合の
み、再び判定値を設定（第１回目より若干ずらして設定
）してファンクションテストパターンを実行するという
方法をｎ回繰り返し行なって、良品、不良品の判定を実
施しこれをＦｍａｘの測定とする方法である。

最終的には、ある判定値１〜ｍにおいてファンクション
テストパターンの全ビットにおいて出力波形が期待出力
電圧値と一致した場合のみ、良品と判定される。

〔発明が解決しようとする課題〕

このように従来のＦ　１ｌａｘ測定方法は、ＩＣＯ伝搬
遅延時間のバラツキのため数百〜敵方ビットのパターン
をｎ回繰り返し行わなければならない。

このため、ＩＣの構造が複雑になり、かつ高集積化して
来ている近年においてはＦ　１ｌａｘ測定のためのファ
ンクションテストパターンの増大は必然となっており、
これに伴うテスト時間の増大が大きな問題となってきた
。

本発明は以上の点に鑑み、上記のような問題点を解消す
るためになされたもので、テスト時間の大幅な短縮がで
きるＩＣのＦ　ｌ１ａｘ測定方法を得ることを目的とす
る。

〔課題を解決するための手段〕

本発明に係るＦ　ｗａｘ測定方法は、ＩＣの検査を行な
うロジックテスタにおいて、該ロジックテスタのコンパ
レータ回路部にＩＣの出力波形を任意に変換する回路を
設けることにより、１回の測定パターンの実行によりＦ
ｍａｘの測定を行なうようにしたものである。

〔作用〕

本発明においては、測定パターンを１回実行するだけで
良否の判定を行なえるので、テスト時間を大幅に短縮で
きる。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明の一実施例によるロジックテスタ内のコ
ンパレータ部の概略構成を示すブロック図である。第１
図において、１０は被測定用のＩＣ，１１はこのＩＣｌ
０の検査を行なうロジックテスタである。１２はこのＩ
Ｃｌ０より出力される第２図に示すＩＣ出力波形■を入
力とし、この出力波形■を立下がりエツジで１／２分周
することにより、第２図に示す変換波形■の波形に変換
する波形変換回路である。これは、第２図の出力波形■
を波形変換回路１２を通さずにロジックテスタ１１内の
コンパレータ１３に伝えた場合、各周期内に少しでもｒ
ＬＪ状態があればバス（Ｐａｓｓ）となり、実質不良で
あるＲ３周期目（第２図参照）が、他周期との区別が付
かなくなり、誤判定を起こしてしまうため、それをなく
することを目的とした回路である。１４は波形変換回路
１２よりコンパレータ１３を通して出力される第２図の
変換波形■をあらかじめ設定された判定値において期待
出力電圧値と比較し、その波形が１周期内で変化してお
ればｒＬＪレベルで、変化がなければ「Ｈ」レベルにな
る第２図の判定信号■を出力する判定回路である。また
、１５はプログラムカウンタ（ＰＣ）１６．メモリ１７
及びフリップフロップ（Ｆ／Ｆ）１７等から成り、判定
回路１４より出力される判定信号■をプログラムカウン
タ１６を介して各テスターピン毎のエラー情報をメモリ
１７内に格納することにより、ファンクションテストパ
ターンの全周期分のエラー情報を処理するエラー信号処
理回路である。

ここで、この実施例が上述した従来例のものと異なる点
は、−船釣なロジックテスタ１１のコンパレータ部１３
に波形変換回路１２１判定回路１４をそれぞれ設け、こ
の波形変換回路１２により第２図のＩＣ出力波形■をＦ
　ｙａａｘ判定用の波形に変換する。そして判定回路１
４により前記波形変換回路１２で変換された波形を、あ
らかじめ設定された判定値において期待出力電圧値と比
較して、その波形に変化がなければ、すなわち期待出力
電圧値と一致しなければｒＨＪレベルの信号を出力して
、その出力結果をエラー信号処理回路１５のメモリ１７
に格納することにより、１回のファンクションテストパ
ターンの実行によりＦ−ａＸの測定を行なうものとなっ
ている。なお、第１図中■。８゜ＶＯＬはコンパレータ
部１３の各比較器ＩＬ、１３□にそれぞれ印加される高
レベル、低レベルの比較電圧、ＳＴＲは判定回路１４へ
のストローブ信号、ＥＲＲはエラー信号を表わす。また
第２図中ＩＮはＩＣｌ０に対する入力波形を、Ｒ１−Ｒ
４は各々の周期を表わし、図中同一符号は同一または相
当部分を示している。

このように本実施例によるときは、上記特性を有するＩ
ＣのＦ　ｔａａｘ測定を行なう場合、判定値（出力判定
区間）Ｗは１周期全て行なうように設定しておく　（第
４図参照）。この状態でＦ　ｗａｘの測定を実行すると
、ＩＣｌ０より出力される第２図の出力波形■は波形変
換回路１２を通して、出力波形の立下がりエツジを検出
した第２図の変換波形■となる。そしてこの変換波形■
を従来と同様のコンパレータ部３へ入力して、良、不良
の判定を行なう。ここで、各テスターピン毎のエラー情
報を処理し、ファンクションテストパターンの全ての周
期において判定回路１４より出力する第２図の判定信号
■にｒＨＪレベルがないときのみ、このＦ　１ｌａｘ測
定では良品と判定される。すなわち、判定値（出力判定
区間）Ｗを設定している１周期の間においてＩＣ出力波
形の立下がりエツジをファンクションテストパターンの
全てのビットおよび全ての検査端子において検出したと
きのみ、このＦ　ｗ＋ａｘ測定で良品と判定される。

このように上記実施例によると、−船釣なロジックテス
タ１１のコンパレータ１３部分に波形変換回路１２２判
定回路１４．エラー信号処理回路１５を設けることによ
り、入力波形の立上がりエツジに対する出力波形の立下
がりエツジの伝搬遅延時間が不安定なＩＣのＦ　ｗａｘ
測定を従来方法より時間を大幅に短縮させて行なうこと
が可能になる。

なお、上記実施例では、エラー信号処理回路１５をハー
ドウェアで構成したものを示したが、これをソフトウェ
アで置き換えてもよい。

また、上記実施例では、出力波形の立下がりエツジを検
出する波形変換回路１２について説明したが、この回路
１２の部分を立上がり、立下がりの両エツジを検出でき
るような回路に置き換えると、測定可能なデユーティ　
（ＤＵＴ）の幅も大きく広がると考えられる。

〔発明の効果〕

以上のように本発明によれば、１回の測定パターンの実
行によりＩＣのＦ　ｗ＋ａｘ測定を行なうことができる
ので、従来方法によるものに比べて、測定精度は変わら
ず、測定時間の大幅な短縮が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるロジックテスタ内コン
パレータ部の概略ブロック図、第２図は上記実施例の動
作説明に供する第１図の主要回路部分の入力波形に対す
る出力波形を示す図、第３図は従来方法によるフローチ
ャート、第４図はＦｗａｘを測定する際のＩＣに対する
入力波形及びＩＣよりの出力波形を示す説明図図である
。 １０・・・ＩＣ（半導体集積回路）、１１０シツクテス
タ、１２・・・波形変換回路、１３・・・コンパレータ
、１４・・・判定回路、１５・・・エラー信号処理回路
。

Claims (1)

【特許請求の範囲】
1. 半導体集積回路の検査を行なうロジックテスタにおいて
   、該ロジックテスタのコンパレータ回路部に前記半導体
   集積回路の出力波形を任意に変換する回路を設けること
   により、１回の測定パターンの実行により最高繰返し周
   波数の測定を行なうことを特徴とする最高繰返し周波数
   測定方法。