JPH0389180A - 期待パターンの後半反転回路 - Google Patents
期待パターンの後半反転回路Info
- Publication number
- JPH0389180A JPH0389180A JP1226225A JP22622589A JPH0389180A JP H0389180 A JPH0389180 A JP H0389180A JP 1226225 A JP1226225 A JP 1226225A JP 22622589 A JP22622589 A JP 22622589A JP H0389180 A JPH0389180 A JP H0389180A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pattern
- signal
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 210000004899 c-terminal region Anatomy 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
ＩＣテスタで試験するデバイスの中には期待パターンの
後半で反転する出力パターンを出すものがある。
後半で反転する出力パターンを出すものがある。
このようなデバイスの良否を判定する場合には、期待パ
ターンの後半でも出力パターンと同じように反転する必
要がある。
ターンの後半でも出力パターンと同じように反転する必
要がある。
この発明は、このような場合に使用する期待パターン後
半反転回路についてのものである。
半反転回路についてのものである。
［従来の技術］
次に、従来技術による判定回路の構成を説明する。
第３図の５は排他的論理和回路（以下、ＥＸＯＲという
、〉、６はフリップフロップ（以下、ＦＦという、）で
ある。
、〉、６はフリップフロップ（以下、ＦＦという、）で
ある。
デバイスからの出力パターン１５と期待パターン１４を
ＥＸＯＲ５に加え、ＥＸＯＲ５の出力をＦＦ６の端子り
に加える。
ＥＸＯＲ５に加え、ＥＸＯＲ５の出力をＦＦ６の端子り
に加える。
ＦＦ６は、端子Ｃに加えられる判定用ストローブ信号１
６でＥＸＯＲ５の出力をサンプリングし。
６でＥＸＯＲ５の出力をサンプリングし。
パス・フェイル信号を出す。
期待パターン１１と出力パターン１５が一致したときが
パスであり、ＦＦ６はパス信号として論理「Ｏ」を出す
。
パスであり、ＦＦ６はパス信号として論理「Ｏ」を出す
。
反対に期待パターン１１と出力パターン１５が不一致の
ときがフェイルであり、ＦＦ６は論理「１」を出す。
ときがフェイルであり、ＦＦ６は論理「１」を出す。
次に、第３図の作用を第４図のタイムチャートを参照し
て説明する。
て説明する。
第４図アは基準クロック信号１２の波形図であり、第４
図才は期待パターン１１の波形図である。
図才は期待パターン１１の波形図である。
基準クロック信号１２は期待パターン１１の周期を決め
るための信号である。
るための信号である。
第４図つはデバイスの出力パターン１５の波形図であり
、第４図工はストローブ信号１６の波形図である。
、第４図工はストローブ信号１６の波形図である。
期待パターン１１と出力パターン１５がＥＸＯＲ５に加
えられ、ＥＸＯＲ５の出力はストローブ信号１６でラッ
チされて、ＦＦ６から第４図才のパス・フェイル信号が
出る。
えられ、ＥＸＯＲ５の出力はストローブ信号１６でラッ
チされて、ＦＦ６から第４図才のパス・フェイル信号が
出る。
第４図才は論理「Ｏ」であり、第４図才・つのパターン
が同じであることを示す。
が同じであることを示す。
その判定周期は、基準クロック１２の周期Ｔ０で決定さ
れる。すなわち、１サイクルごとになる。
れる。すなわち、１サイクルごとになる。
これは、期待パターン１１が基準クロック１２でラッチ
され、伝送されるために生じる制限である。
され、伝送されるために生じる制限である。
［発明が解決しようとする課題］
ストローブ信号１６を第４図キのように基準クロック１
３の周期Ｔ０内の２点で出すダブルストロープモード機
能がある。
３の周期Ｔ０内の２点で出すダブルストロープモード機
能がある。
このようなテスト方式で第４図力のように、期待パター
ン１１の後半で反転する出力パターンを出すデバイスに
対して、サイクルだけが通常のサイクル以上で動作する
デバイスに対して、判定すると、判定ストローブをダブ
ルストロープに設定し、第４図才のようにパス結果を期
待するが、期待値が１サイクルごとにしか変化しないた
め、第４図りのようにパス／フェイルとなってしまう。
ン１１の後半で反転する出力パターンを出すデバイスに
対して、サイクルだけが通常のサイクル以上で動作する
デバイスに対して、判定すると、判定ストローブをダブ
ルストロープに設定し、第４図才のようにパス結果を期
待するが、期待値が１サイクルごとにしか変化しないた
め、第４図りのようにパス／フェイルとなってしまう。
したがって、従来のＩＣテスタにより、その装置の最高
動作周波数以上で動作するデバイスの測定は、不可能で
ある。
動作周波数以上で動作するデバイスの測定は、不可能で
ある。
通常のサイクル以上で動作するデバイスの測定ができる
ようにするためには、期待値がデバイス出力の変化点と
同じタイミングで変化すればダブルストロープモード機
能を使用し、正しい判定をすることができるようになる
。そのためには、第１図に示すように、反転信号とクロ
ック信号を追加する０反転信号は、リアルタイムに動作
し、あるサイクルだけ期待値を変化させることができる
。
ようにするためには、期待値がデバイス出力の変化点と
同じタイミングで変化すればダブルストロープモード機
能を使用し、正しい判定をすることができるようになる
。そのためには、第１図に示すように、反転信号とクロ
ック信号を追加する０反転信号は、リアルタイムに動作
し、あるサイクルだけ期待値を変化させることができる
。
クロック信号は、デバイスの変化点と同じタイミングで
、期待値を変化させることができるタイミングエツジで
ある。
、期待値を変化させることができるタイミングエツジで
ある。
これにより、通常サイクル以上でも判定ができるように
することを目的とする。
することを目的とする。
［課題を解決するための手段］
この目的を解決するため、この発明では、期待パターン
１１の反転を制御する反転信号１２をＤ入力とし、期待
パターン１１の周期を決める基準クロック信号１３をＲ
入力とし、出力パターンの変化点に同期したクロック信
号１４をＣ入力とする第１のＦＦＩと、第１のＦＦＩの
出力と期待パターン１１を入力とするＥＸＯＲ２と、基
準クロック信号１３とクロック信号１４を入力とするＯ
Ｒ回路３と、ＥＸＯＲ２の出力をＤ入力とし、ＯＲ回路
３の出力をＣ入力とする第２のＦＦ４とを備える。
１１の反転を制御する反転信号１２をＤ入力とし、期待
パターン１１の周期を決める基準クロック信号１３をＲ
入力とし、出力パターンの変化点に同期したクロック信
号１４をＣ入力とする第１のＦＦＩと、第１のＦＦＩの
出力と期待パターン１１を入力とするＥＸＯＲ２と、基
準クロック信号１３とクロック信号１４を入力とするＯ
Ｒ回路３と、ＥＸＯＲ２の出力をＤ入力とし、ＯＲ回路
３の出力をＣ入力とする第２のＦＦ４とを備える。
次に、この発明による期待パターンの後半反転回路の構
成を第１図により説明する。
成を第１図により説明する。
第１図の１はＦＦ、２はＥＸＯＲ１３はＯＲ回路、４は
ＦＦであり、その他は第３図と同じものである。
ＦＦであり、その他は第３図と同じものである。
すなわち、第１図の１〜４が期待パターンの後半反転回
路であり、第１図は第３図の従来回路に１〜４の回路を
追加したものである。
路であり、第１図は第３図の従来回路に１〜４の回路を
追加したものである。
ＦＦＩのＤ端子には、期待パターン１１の反転を制御す
る反転信号１２を入力とし、ＦＦＩのＲ端子には、期待
パターン１１の周期を決める基準クロック信号１３を入
力とする。
る反転信号１２を入力とし、ＦＦＩのＲ端子には、期待
パターン１１の周期を決める基準クロック信号１３を入
力とする。
また、ＦＦＩのＣ端子には、出力パターンの変化点に同
期したクロック信号１４を入力とする。
期したクロック信号１４を入力とする。
ＥＸＯＲ２には、ＦＦＩの出力と期待パターン１１を入
力とする。
力とする。
ＯＲ回路３には、基準クロック信号１３とクロック信号
１４を入力とする。
１４を入力とする。
ＦＦ４のＤ端子には、ＥＸＯＲ２の出力を入力とし、Ｆ
Ｆ４のＣ端子には、ＯＲ回路３の出力を入力とする。
Ｆ４のＣ端子には、ＯＲ回路３の出力を入力とする。
［作用］
次に、第１図の作用を第２図により説明する。
第２図アはデバイスの出力パターン１５の波形図であり
、第２図才は基準クロック信号１３の波形図である。
、第２図才は基準クロック信号１３の波形図である。
第２図アは期待パターン１１の後半で反転する出力パタ
ーンを示す。
ーンを示す。
基準クロック信号１３は期待パターン１１の周期を決め
る。
る。
第２図つは期待パターン１１の波形図であり、第２図工
は反転信号１２の波形図である。
は反転信号１２の波形図である。
反転信号１２は、期待パターン１１の反転を制御する。
第２図才はクロック信号１４の波形図であり、第２図力
はＦＦＩの出力波形図である。
はＦＦＩの出力波形図である。
クロック信号１４は、出力パターン１５の変化点に同期
した信号である。
した信号である。
ＦＦＩの出力は、クロック信号１４に同期した波形にな
っている。
っている。
第２図キはＥＸＯＲ２の出力波形図であり、第２図りは
ストローボ信号１６の波形図である。
ストローボ信号１６の波形図である。
ＥＸＯＲ２には、第２図つの波形と第２図力の波形が入
力となる。
力となる。
なお、ＦＦ４には、ＥＸＯＲ２とＯＲ回路３の出力が入
力となるが、ＦＦ４の出力は、第２図キのＥＸＯＲ２の
出力波形図と同じ波形である。
力となるが、ＦＦ４の出力は、第２図キのＥＸＯＲ２の
出力波形図と同じ波形である。
第２図りは、第４図キと同じ信号であり、第４図りでは
、パス・フェイルが交互に現れたが、第２図ケではすべ
てパスにすることができる。
、パス・フェイルが交互に現れたが、第２図ケではすべ
てパスにすることができる。
［発明の効果］
この発明によれば、第３図の従来回路の前に、第１のＦ
Ｆ、ＥＸＯＲ，ＯＲ回路、第２のＦＦで構成する期待パ
ターンの後半反転回路を追加しているので、通常のサイ
クル以上で動作するデバイスに対しても測定することが
できる。
Ｆ、ＥＸＯＲ，ＯＲ回路、第２のＦＦで構成する期待パ
ターンの後半反転回路を追加しているので、通常のサイ
クル以上で動作するデバイスに対しても測定することが
できる。
第１図はこの発明による期待パターンの後半反転回路の
構成図、第２図は第１図のタイムチャート、第３図は従
来技術による判定回路の構成図、第４図は第３図のタイ
ムチャートである。 ■・・・・・・ＦＦ（フリップフロップ）、２・・・・
・・ＥＸＯＲ（排他的論理和回路）、３・・・・・・Ｏ
Ｒ回路、４・・・・・・ＦＦ、５・・・・・・ＥＸＯＲ
１６・・・・・・ＦＦ。
構成図、第２図は第１図のタイムチャート、第３図は従
来技術による判定回路の構成図、第４図は第３図のタイ
ムチャートである。 ■・・・・・・ＦＦ（フリップフロップ）、２・・・・
・・ＥＸＯＲ（排他的論理和回路）、３・・・・・・Ｏ
Ｒ回路、４・・・・・・ＦＦ、５・・・・・・ＥＸＯＲ
１６・・・・・・ＦＦ。
Claims (1)
- 【特許請求の範囲】 １、期待パターン（１１）の反転を制御する反転信号（
１２）をＤ入力とし、期待パターン（１１）の周期を決
める基準クロック信号（１３）をＲ入力とし、出力パタ
ーンの変化点に同期したクロック信号（１４）をＣ入力
とする第１のフリップフロップ（１）と、 第１のフリップフロップ（１）の出力と期待パターン（
１１）を入力とする排他的論理和回路（２）と、 基準クロック信号（１３）とクロック信号（１４）を入
力とするＯＲ回路（３）と、 排他的論理和回路（２）の出力をＤ入力とし、ＯＲ回路
（３）の出力をＣ入力とする第２のフリップフロップ（
４）とを備えることを特徴とする期待パターンの後半反
転回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226225A JP2829905B2 (ja) | 1989-08-31 | 1989-08-31 | 期待パターンの後半反転回路 |
| US07/571,961 US5047712A (en) | 1989-08-31 | 1990-08-23 | Circuit for inverting the latter half of pattern output from device under test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226225A JP2829905B2 (ja) | 1989-08-31 | 1989-08-31 | 期待パターンの後半反転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389180A true JPH0389180A (ja) | 1991-04-15 |
| JP2829905B2 JP2829905B2 (ja) | 1998-12-02 |
Family
ID=16841857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226225A Expired - Lifetime JP2829905B2 (ja) | 1989-08-31 | 1989-08-31 | 期待パターンの後半反転回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5047712A (ja) |
| JP (1) | JP2829905B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253746B2 (en) | 2004-03-10 | 2007-08-07 | Fujitsu Ten Limited | Vehicle-presence notifying apparatus and vehicle-presence notifying method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816560B2 (ja) * | 1995-12-25 | 2006-08-30 | 株式会社ルネサステクノロジ | 連想メモリ回路のテスト方法及び連想メモリ回路のテスト回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551837A (en) * | 1983-03-25 | 1985-11-05 | International Telephone & Telegraph Corp. | High speed operational recurring signature evaluator for digital equipment tester |
| US4777616A (en) * | 1986-05-12 | 1988-10-11 | Outlook Technology, Inc. | Increased resolution logic analyzer using asynchronous sampling |
-
1989
- 1989-08-31 JP JP1226225A patent/JP2829905B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-23 US US07/571,961 patent/US5047712A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253746B2 (en) | 2004-03-10 | 2007-08-07 | Fujitsu Ten Limited | Vehicle-presence notifying apparatus and vehicle-presence notifying method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829905B2 (ja) | 1998-12-02 |
| US5047712A (en) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960010758B1 (ko) | 주파수 측정회로 | |
| JPH0389180A (ja) | 期待パターンの後半反転回路 | |
| JPS60149220A (ja) | 比較装置 | |
| KR100241648B1 (ko) | 셀프 타이밍 회로의 사이클 시간을 측정하는 회로와, 셀프 타이밍 시스템의 평균 사이클 시간 결정 방법 | |
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JP3698269B2 (ja) | Ｌｓｉのディレイ測定方法 | |
| JPH10239395A (ja) | 半導体試験装置 | |
| JPS6136260B2 (ja) | ||
| JPH02245682A (ja) | 半導体装置の試験装置 | |
| JPS5933079Y2 (ja) | デ−タの事象測定装置 | |
| JP2001153933A (ja) | 半導体試験装置 | |
| JPS62137575A (ja) | 論理回路試験機 | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH04282474A (ja) | クロックレベル判定装置 | |
| JPH01297573A (ja) | フリップフロップテスト方式 | |
| JPH0329871A (ja) | 論理集積回路 | |
| JPH01210875A (ja) | プリスケーラのテスト方法 | |
| JPH09288148A (ja) | リニアリティ・チェック回路 | |
| JPH09119963A (ja) | Ｉｃ試験装置 | |
| JPH0769394B2 (ja) | 論理回路試験機 | |
| JPH0434703B2 (ja) | ||
| JPH07151828A (ja) | テスト容易化回路 | |
| JPS62152046A (ja) | クロツク発生回路を内蔵する集積回路 |