JP2539897B2 - 漏れ電流試験装置 - Google Patents

漏れ電流試験装置

Info

Publication number
JP2539897B2
JP2539897B2 JP63275982A JP27598288A JP2539897B2 JP 2539897 B2 JP2539897 B2 JP 2539897B2 JP 63275982 A JP63275982 A JP 63275982A JP 27598288 A JP27598288 A JP 27598288A JP 2539897 B2 JP2539897 B2 JP 2539897B2
Authority
JP
Japan
Prior art keywords
leakage current
output
current
analog
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63275982A
Other languages
English (en)
Other versions
JPH01187469A (ja
Inventor
エドワード・アンダーソン・オスタータッグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JPH01187469A publication Critical patent/JPH01187469A/ja
Application granted granted Critical
Publication of JP2539897B2 publication Critical patent/JP2539897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は被試験装置の入力ピンの漏れ電流を測定す
る技術に関する。
発明の背景 電子装置を試験するとき、装置の入力ピンの漏れ電流
を測定して所定の範囲内にあるかどうかを調べることが
よく行われる。
漏れ電流の試験を行う従来例では１つの高精度電流測
定回路を使ってすべてのピンを調べる。測定回路を１つ
のピンに接続して測定を行い、その後、そのピンから測
定回路をはずして次に試験するピンに接続する。この手
順を基板上の全部のピンについて繰り返し行う。
もう１つの従来の漏れ電流測定技術では入力ピンごと
に１つの高精度電流測定回路を使用している。
発明の概要 この発明の１つの特徴によれば、複数の電流測定回路
を被試験用の装置の入力ピンの電流測定に使用し、これ
らの電流測定回路のアナログ出力信号を、マルチプレク
サを介して１個のアナログ／デジタル（A/D）変換器に
順次入力することにより、入力ピンの漏れ電流を迅速か
つ正確に測定できるようにしている。好ましい構成例で
は入力ピンごとに独立の電流測定回路が設けられるとと
もに、出力されるデジタル信号を記憶する測定結果メモ
リが使用される。このメモリと上記マルチプレクサはカ
ウンタにより同期がとられる。各電流測定回路はオペア
ンプ（演算増幅器）とオペアンプの入出力間を接続する
コンデンサとから構成され、周囲の電力線の周波数の整
数倍に等しい時間間隔で漏れ電流を積分する。
この発明のもう１つの特徴によれば、複数の電流測定
回路とこの複数の電流測定回路の出力を選択するマルチ
プレクサと、各入力ピンの漏れ電流の限界値を記憶する
限界値メモリと、ピンの漏れ電流を表わすマルチプレク
サの各出力を各限界値と比較する比較回路とが使用され
る。好ましい構成例には合格／不合格の情報を記憶する
合否メモリと入力ピンにつながっていない電流測定回路
による誤動作の表示を防止するマスクメモリも設けられ
ている。
更に、この発明の特徴によれば複数の電流測定回路と
ピンに対する所望の入力を選択的に供給する複数のデジ
タル／アナログ変換器が使用される。
更に、この発明の特徴によれば、複数の電流測定回路
と、この複数の測定回路の出力を選択的に取り出すマル
チプレクサと、各電流測定回路に関する修正値を記憶す
る修正メモリと、各修正値に基づいてマルチプレクサの
出力を修正する手段とが使用される。好ましい構成例で
は修正値としてオフセット修正値とゲイン修正値の両方
があり、これらの情報はそれぞれ、オフセットメモリと
ゲインメモリに記憶されている。
実施例 以下、図面を参照してこの発明の好ましい実施例につ
いて説明する。
構成 第１図に被試験装置（DUT）20の入力漏れ電流を検査
する漏れ電流試験装置10を示す。複数の電流測定回路24
がコネクタの端子22を介してDUT20の入力ピンに接続さ
れる。電流測定回路（CMC）24のアナログ出力は256:1の
アナログマルチプレクサ26に入力され、その出力は加算
器28にてゲインとオフセットの修正値を加え、サンプル
・ホールド回路47でサンプリングした後にアナログ／デ
ジタル（A/D）変換器48に入力される。
マルチプレクサ26のアナログ出力はアナログ加算器28
とゲイン修正回路（GCC）30の両方に入力される。この
ゲイン修正回路30にはゲインメモリ32のデジタル修正出
力も入力される。更に、加算器28にはゲイン修正回路30
のアナログ出力と、オフセットメモリ34のデジタルオフ
セット修正出力が入力されるデジタル／アナログ（D/
A）変換器31からのアナログ出力が入力される。
ゲインメモリ32、オフセットメモリ34、上限／下限の
限界メモリ36、マスクメモリ38、合／否メモリ40、測定
結果メモリ42はいずれもランダムアクセスメモリであ
り、アドレスバス45を介して与えられる状態カウンタ46
のデジタル出力でアドレス指定される。状態カウンタ46
はプログラム可能な周波数発生器50によって与えられる
クロックで動作する。アナログ／デジタル（A/D）変換
器48へのデータを入力するサンプルホールド回路は状態
カウンタ46の別の出力によってクロック動作する。漏れ
電流の測定値を表わすA/D変換器48の出力は所定の限界
値との比較のために比較論理回路52に入力されるととも
に、記憶及び後での検査のために測定結果メモリ42に入
力される。ゲインメモリ32、オフセットメモリ34、上限
／下限メモリ36、マスクメモリ38、合否メモリ40、測定
結果メモリ42、プログラマブル周波数発生器50、装置無
効フリップフロップ51はいずれもデータバス54に接続さ
れている。
第２図に示すように、電流測定回路24はオペアンプ27
を有し、このオペアンプ27の入出力間にコンデンサ25と
スイッチ72が並列に接続され、このスイッチ72と直列に
抵抗73が接続される。DUT20の入力ピンに接続されるコ
ネクタ端子22はライン60を通って第２図で３位置スイッ
チとして示すスイッチ回路62のノード61に接続される。
スイッチ62のノード63はオペアンプ27の反転入力に接続
され、同スイッチ62のノード64は開いており、同スイッ
チ62のノード66は制御電圧が加えられる高精度抵抗68に
接続される。D/A変換器29は入力ピンに所望の電圧（例
えば、高または低）を供給するのに使用されるもので、
オペアンプ27の非反転入力に接続される。更に、オペア
ンプ27の出力とD/A変換器29の出力は差動アンプ74の非
反転入力と反転入力にそれぞれ接続される。
動作 システムの較正作業時に、各電流測定回路24のゲイン
とオフセットの修正電圧を調べて電流測定回路24を較正
する。ゲイン修正電圧とオフセット修正電圧は次のよう
にして決められる。
各々の電流測定回路24について、スイッチ62をノード
64に接続してライン60から電流が測定回路に入力されな
いようにする。D/A変換器29を所望の入力電圧に設定す
る。その後、差動アンプ74の出力（充電用コンデンサ25
の積分に比例する電圧）を特定のタイミングで測定す
る。すなわち、サンプル・ホールド回路47で出力をサン
プリングし、A/D本換器48でデジタル値に変換する。こ
のデジタル値は電流測定回路24を入力ピンからはずした
状態（もれ電流なしの状態）で発生する測定回路の電圧
（オフセット電圧）を表わす。このオフセット値が各々
の電流測定回路に対応するオフセットメモリ34のアドレ
スに記憶される。
オフセット電圧の測定が完了したら、スイッチ62をノ
ード66側に切り換えて、高精度抵抗68をオペアンプ27に
接続する。高精度抵抗68には定電圧が加わるので、コン
デンサ25とオペアンプ27の反転入力に既知の入力電流が
与えられることになる。D/A変換器29の出力は差動アン
プ74でオペアンプ27の出力から差し引かれ、この差動ア
ンプ74の出力（電流に比例する速度で上昇する電圧）と
D/A変換器31の出力するオペアンプ修正電圧とが加算器2
8で加算され、その結果得られる電圧が特定のタイミン
グでサンプリングされる。この測定値と既知の入力電流
とを比較することによりオペアンプのゲインが求められ
る。このゲイン修正値は電流測定回路24別にゲインメモ
リ32に記憶される。
実際の漏れ電流試験を行う前に上限／下限メモリ36と
マスクメモリ38にデータバス54を介してデータをロード
する。上限／下限メモリ36にはDUT20の各入力ピンの上
限と下限の値（例えばメーカー規定値）を設定する。マ
スクメモリ38にはDUT20のピンパターンを設定して使用
していない電流測定回路24による誤表示が行われないよ
うにする。
メモリ36と38の設定とD/Aコンバータ29の設定完了
後、カウンタ46は１から256までをカウントアップしそ
の出力はアドレスバス43に与えられる。この結果、1:25
6デマルチプレクサ44を介して、電流測定回路24が順次
動作してスイッチ72が開く。これにより、コンデンサ25
が充電され、差動アンプ74からピンの漏れ電流（Ｉ）に
比例する速度で増大する電圧（Ｖ）が発生する。すなわ
ち、Ｖ＝I/C×時間となる。
この電流測定回路24の電圧上昇期間（電流積分期間）
は60Hzの電力線、周波数の場合には1/60秒あるいは1/6
秒、50Hzの電力線周波数の場合には1/50秒あるいは1/5
秒というように背景の電力周波数の整数倍に設定され
る。ただし、時間の長さは漏れ電流の大きさと所要の精
度に依存する。このように、電圧上昇期間を電力線周波
数の整数倍に選定することにより、電力源から生じる電
磁ノイズの積分値がゼロになる。上昇期間の長さによっ
て分解能と測定範囲が変わる。例えば、1/6秒の上昇期
間では、測定範囲は±200ナノアンペアで分解能（12ビ
ットで与えられる）は100ピコアンペアである。1/60秒
の上昇期間では測定範囲は±２マイクロアンペアであ
り、分解能は１ナノアンペアとなる。上昇期間が短くな
るにつれ分解能が低下するが、この点は、測定する電流
も多分大きくなり、大きな電流は周囲の電磁ノイズによ
る電流の影響を受けにくくなるのである程度は補償され
る。２マイクロアンペアより大きな電流を測定するの
に、上昇期間を1/60秒あるいは1/50秒より短くする必要
のある場合（例えば、1/600秒、1/500秒）、ノイズ電流
は小さな値で開始する。より高い電流を測定する場合に
はスイッチ72は閉じたままとなり、積分なしで差動アン
プ74の電圧出力（漏れ電流×抵抗73の抵抗値に比例する
電圧出力）を単に（修正後に）サンプリングする。
測定回路24の積分動作を始動するために、状態カウン
タ46よりアドレスバス43を介してデマルチプレクサ44に
デジタル出力が与えられ、このデジタル出力は積分期間
の間に１から256までを一巡する。256番目の測定回路24
の始動後、カウンタ46は再び１から256までをカウント
するが、今度はその出力はバス47,45を介して与えられ
るため、各電流測定回路24の出力がマルチプレクサ26に
通されるとともに、メモリ32〜42の各記憶場所がアドレ
ス指定される。状態カウンタ46はプログラム可能な周波
数発生器50でクロック動作するので、その計数速度した
がって積分期間は周波数発生器50の出力周波数を変える
だけで容易に変更できる。このようにして、各電流測定
回路24の出力が順次A/D変換器48に入力され、順次測定
が行われる。256:1マルチプレクサ26とメモリ32〜42は
状態カウンタ46により同時にアドレツシングされるた
め、すべての信号修正とデータ転送は同期している。各
電流測定回路24のアドレスがアドレスバス47,45に現わ
れると、その測定回路24のアナログ出力が256:1マルチ
プレクサ26を通過する。また、ゲインメモリ32とオフセ
ットメモリ34からは修正値が読み出され、上限／下限メ
モリ36とマスクメモリ38からは適正な限界値とマスク情
報が読み出され、合否メモリ40と測定結果メモリ42には
合格／不合格情報と測定電流値が書き込まれる。256:1
マルチプレクサ26のアナログ出力はゲイン修正回路30に
入力され、ここでゲインメモリ32からの情報が利用され
てゲイン修正電圧、すなわち、電流測定回路の測定出力
に加えることによってオペアンプ27のゲインを修正する
ことになる電圧が形成される。このゲイン修正電圧は加
算器28においてオフセット修正電圧（オフセットメモリ
34に記憶される値に基づくものでD/A変換器31から与え
る）とともにマルチプレクサ26のアナログ出力に加算さ
れる。したがって、加算器28の出力は端子22に接続され
る入力ピンの漏れ電流に対応する修正電圧となってい
る。加算器28の修正電圧出力は上昇し、上昇期間（積分
期間）の完了時点にサンプル・ホールド回路47でサンプ
リングされる。サンプル・ホールド回路47はサンプリン
グした電圧をA/D変換器48のデジタルへの変換に十分な
間保持する。サンプル・ホールド回路47とA/D変換器48
は状態カウンタ46からのタイミング信号により適正なタ
イミングで作動される。A/D変換器48のデジタル漏れ電
流信号は（実際の漏れ電流値を得るため）測定結果メモ
リ42に記憶されるとともに、比較論理回路52にてその入
力ピンに対する上限、下限値と比較される。この比較結
果は合否メモリ40に記憶されるとともに、誤動作の場合
には装置無効フリップフロップ51をセットする。したが
って、フリップフロップ51の出力を調べるだけでDUT20
が仕様、通常の条件を満たしているかどうかがわかる。
異なる入力電圧レベルで漏れ電流の試験を行いたい場
合には、これに合わせてD/A変換器29を設定し直し、上
記の手順を繰り返えせばよい。
すべての入力ピンが各電流測定回路に同時に接続され
ており、すべての電流測定回路の電圧が同時に上昇する
ので、各デバイスを別々に接続するような場合（したが
って落ち着くのを待つ）や、電流を１つずつ測定する場
合に比べはるかに速く試験が行える。種々の電流測定回
路を次々と接続するマルチプレクサを仕様しているので
全入力ピンに対し１個のA/D変換器、単一のサンプル・
ホールド回路、単一の修正回路、単一の比較回路が使用
できる。漏れ電流の測定値は記憶されるのでうまくいか
なかったピンについて例えば別の限界値を用いるなどし
て漏れ電流の大きさを測定し直す必要はなくなる。個々
にD/A変換器29を使用しているので各電流測定回路24は
それぞれの端子22に異なるレベルの入力電圧を与えるこ
とができる（例えば、高，低の入力をピン順に交互に与
えることができる。） 以上で実施例の説明を終えるが、他の態様も可能であ
る。例えば、各電流測定回路24を選択的に接続される少
数の入力ピンの間で共用するようにしてもよい。
【図面の簡単な説明】
第１図は本発明による漏れ電流試験装置のブロック図、 第２図は第１図の装置における電流測定回路の簡略化し
た構成図である。 20:被試験装置、22:コネクタ端子 24:電流測定回路、26:マルチプレクサ 32:ゲインメモリ、34:オフセットメモリ 36:上限／下限メモリ、38:マスクメモリ 40:合否メモリ、42:測定結果メモリ 44:デマルチプレクサ、48:A/D変換器 46:状態カウンタ 50:プログラマル周波数発生器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−75073（ＪＰ，Ａ) 特開 昭62−221018（ＪＰ，Ａ) 特開 昭56−93193（ＪＰ，Ａ) 特開 昭54−113268（ＪＰ，Ａ) 特開 昭61−70473（ＪＰ，Ａ) 実開 昭60−192542（ＪＰ，Ｕ) 実開 昭61−74881（ＪＰ，Ｕ) 実開 昭49−37748（ＪＰ，Ｕ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】被試験電子装置の入力ピンの漏れ電流を試
    験する漏れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該漏れ電流を表すアナログ出力を与える複数の電流測定
    回路であって、各々が増幅器を有する複数の電流測定回
    路と、 前記アナログ出力を受けるように接続され、１つのアナ
    ログ出力をマルチプレクサ出力として選択的に供給する
    マルチプレクサと、 前記入力ピンの各々についての修正値を記憶し、選択的
    にアドレス指定されて前記１つのアナログ出力を与えた
    電流測定回路に対応する修正値を供給する修正メモリ
    と、 前記マルチプレクサ出力を前記修正値に基づいて修正す
    る手段と、 から構成される漏れ電流試験装置。
  2. 【請求項２】被試験電子装置の入力ピンの漏れ電流を試
    験する漏れ電流試験装置において、 前記入力ピンの各々に電気接触する複数の端子を有する
    コネクタと、 前記コネクタの各端子に接続され、漏れ電流を検出して
    該漏れ電流を表すアナログ出力を与える複数の電流測定
    回路と、 前記アナログ出力を受けるように接続され、１つのアナ
    ログ出力をマルチプレクサ出力として選択的に供給する
    マルチプレクサと、 前記入力ピンの各々についての修正値を記憶し、選択的
    にアドレス指定されて前記１つのアナログ出力を与えた
    電流測定回路に対応する修正値を供給する修正メモリ
    と、 前記マルチプレクサ出力を前記修正値に基づいて修正す
    る手段と、 前記修正されたマルチプレクサ出力を受けるように接続
    され、漏れ電流を表すデジタル出力を与えるアナログ−
    デジタル変換器と、 前記入力ピンの各々についての限界値を記憶し、選択的
    にアドレス指定されて前記１つのアナログ出力に対応す
    る入力ピンについての限界値を与える限界メモリと、 前記限界値と前記アナログ−デジタル変換器の出力とを
    受け、両者を比較する比較回路と、 から構成される漏れ電流試験装置。
  3. 【請求項３】請求項１または２記載の漏れ電流試験装置
    において、前記電流測定回路の各々は対応するアナログ
    オフセットを有し、前記修正値にはこのアナログオフセ
    ットを修正するオフセット信号を発生するためのオフセ
    ット値が含まれる、漏れ電流試験装置。
  4. 【請求項４】請求項１または２記載の漏れ電流試験装置
    において、前記電流測定回路の各々は対応するゲインを
    有し、前記修正値にはこのゲインを修正するためのゲイ
    ン信号を発生するゲイン値が含まれる、漏れ電流試験装
    置。
  5. 【請求項５】請求項１または２記載の漏れ電流試験装置
    において、前記複数の電流測定回路の各々についての前
    記修正値を発生し、前記修正メモリに記憶する手段を更
    に有する、漏れ電流試験装置。
  6. 【請求項６】請求項１または２記載の漏れ電流試験装置
    において、 前記電流測定回路の各々がそれぞれの漏れ電流を積分
    し、 更に、AC電力線周波数の整数倍に等しい時間間隔にわた
    り前記積分が行われたとき、前記マルチプレクサ出力を
    サンプリングして、電源からの電磁界によるノイズをキ
    ャンセルする手段を有する漏れ電流試験装置。
JP63275982A 1987-10-30 1988-10-31 漏れ電流試験装置 Expired - Fee Related JP2539897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/115,156 US4862070A (en) 1987-10-30 1987-10-30 Apparatus for testing input pin leakage current of a device under test
US115156 1987-10-30

Publications (2)

Publication Number Publication Date
JPH01187469A JPH01187469A (ja) 1989-07-26
JP2539897B2 true JP2539897B2 (ja) 1996-10-02

Family

ID=22359621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275982A Expired - Fee Related JP2539897B2 (ja) 1987-10-30 1988-10-31 漏れ電流試験装置

Country Status (6)

Country Link
US (1) US4862070A (ja)
JP (1) JP2539897B2 (ja)
CA (1) CA1300228C (ja)
DE (1) DE3836813A1 (ja)
FR (1) FR2622702B1 (ja)
GB (1) GB2211951B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251081B (en) * 1990-12-18 1995-08-23 Motorola Ltd Automatic analysis apparatus
US5917331A (en) * 1995-10-23 1999-06-29 Megatest Corporation Integrated circuit test method and structure
US5977774A (en) * 1997-10-31 1999-11-02 Hewlett-Packard Company Method for detecting open circuits with a measurement device
DE19836361C1 (de) 1998-08-11 2000-03-30 Siemens Ag Verfahren zur Leckstromprüfung einer Kontaktierungsstelle einer integrierten Schaltung
JP2000267552A (ja) * 1999-03-19 2000-09-29 Sony Corp 画像記録装置及び画像記録方法並びに記録媒体
US6232759B1 (en) * 1999-10-21 2001-05-15 Credence Systems Corporation Linear ramping digital-to-analog converter for integrated circuit tester
AUPS322602A0 (en) * 2002-06-28 2002-07-18 Cochlear Limited Coil and cable tester
US7411409B2 (en) * 2005-11-17 2008-08-12 P.A. Semi, Inc. Digital leakage detector that detects transistor leakage current in an integrated circuit
US8054085B2 (en) 2008-03-31 2011-11-08 Electro Scientific Industries, Inc. Programmable gain trans-impedance amplifier overload recovery circuit
US8098696B2 (en) * 2009-09-04 2012-01-17 Rosemount Inc. Detection and compensation of multiplexer leakage current
KR102039112B1 (ko) * 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
JP7170399B2 (ja) * 2018-02-08 2022-11-14 新電元工業株式会社 電流検出装置、電流検出システム、及び電流検出装置の校正方法
CN111638519B (zh) * 2019-03-01 2023-03-03 华为技术有限公司 一种利用无线电信号进行目标物探测的方法及相关装置
CN113804962B (zh) * 2021-08-10 2024-04-02 上海贝岭股份有限公司 计量芯片以及测量系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916306A (en) * 1973-09-06 1975-10-28 Ibm Method and apparatus for testing high circuit density devices
US4004222A (en) * 1974-11-20 1977-01-18 Semi Test system for semiconductor memory cell
US4021112A (en) * 1975-06-23 1977-05-03 Xerox Corporation Photoreceptor dark current leakage detecting apparatus for xerographic machines
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
US4506212A (en) * 1979-08-02 1985-03-19 The Post Office Method and apparatus for testing integrated circuits using AC test input and comparison of resulting frequency spectrum outputs
GB2058366B (en) * 1979-08-02 1983-03-30 Post Office Testing of integrated circuits
JPS5693193A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Ic memory test device
JPS5875073A (ja) * 1981-10-29 1983-05-06 Yokogawa Hewlett Packard Ltd 直流特性測定システム
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4504783A (en) * 1982-09-30 1985-03-12 Storage Technology Partners Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins
US4724379A (en) * 1984-03-14 1988-02-09 Teradyne, Inc. Relay multiplexing for circuit testers
JPH0743413B2 (ja) * 1984-05-09 1995-05-15 三菱電機株式会社 半導体試験装置
JPS60192542U (ja) * 1984-05-30 1985-12-20 株式会社山武 Ａｄ変換器
JPS6170473A (ja) * 1984-09-13 1986-04-11 Shigeru Ebihara 波形解析装置
JPS62221018A (ja) * 1986-03-20 1987-09-29 Toshiba Corp アナログデ−タ処理装置
US4739252A (en) * 1986-04-24 1988-04-19 International Business Machines Corporation Current attenuator useful in a very low leakage current measuring device
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit

Also Published As

Publication number Publication date
FR2622702B1 (fr) 1992-08-07
DE3836813A1 (de) 1989-05-18
FR2622702A1 (fr) 1989-05-05
CA1300228C (en) 1992-05-05
GB2211951B (en) 1991-06-05
US4862070A (en) 1989-08-29
DE3836813C2 (ja) 1991-06-27
GB2211951A (en) 1989-07-12
JPH01187469A (ja) 1989-07-26
GB8825319D0 (en) 1988-11-30

Similar Documents

Publication Publication Date Title
JP2539897B2 (ja) 漏れ電流試験装置
WO2018236080A1 (ko) 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
JPH0565830B2 (ja)
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
JPH11174113A (ja) Ｉｃテスタの電圧印加電流測定回路
EP0990166B1 (en) Integrated circuit tester including at least one quasi-autonomous test instrument
US4506212A (en) Method and apparatus for testing integrated circuits using AC test input and comparison of resulting frequency spectrum outputs
JP2001264398A (ja) 電子部品検査装置及び検査方法
JP2001091562A (ja) 回路基板検査装置
JP3588221B2 (ja) 回路基板検査装置の計測部自己診断装置
JP3374087B2 (ja) 半導体集積回路の試験方法
US6445207B1 (en) IC tester and IC test method
JPH1155120A (ja) Ａｄ変換器及びこれを内蔵したマイクロコンピュータ
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JPS6139974Y2 (ja)
JP2983109B2 (ja) 抵抗検査装置
GB2058366A (en) Improvements in or Relating to the Testing of Integrated Circuits
JPH02140018A (ja) 信号レベル検出装置
Whetsel An IEEE 1149.1 based voltmeter/oscilloscope in a chip
JPS6126630B2 (ja)
KR200141489Y1 (ko) 전자부품의 핀 접촉검사장치
JPH05281292A (ja) Ａｄ回路を使用するｉｃテスタ
JPH05249202A (ja) 半導体試験装置
JP2001221829A (ja) 半導体試験装置の基準電位設定装置及び方法
JP2003307550A (ja) 閾値測定モジュール及びそれを用いた試験装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees