DE10150058A1 - Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung - Google Patents

Abstract

Es wird eine Testvorrichtung und ein Verfahren zum Testen einer integrierten Halbleiterschaltung bereitgestellt, die eine vereinfachte Operation und verbesserte Zweckmäßigkeit einer BOST-Vorrichtung und eine Verkürzung einer Testzeit ermöglicht. Numerische Codes werden Tests zugewiesen. Eine Testvorrichtung enthält einen Speicher und einen Analyseabschnitt. Eine Testvorrichtungstabelle, in der Hardwareanforderungen, die zur Durchführung eines Tests erforderlich sind, auf der Basis eines numerischen Codes gesetzt sind, ist im Speicher gespeichert. Die Testanforderungen, die zu einem numerischen Code korrespondieren, werden aus dem Speicher gelesen, woraufhin ein Test durchgeführt wird. Ein Analyseabschnitt analysiert ein digitales Testausgangssignal und sendet das Ergebnis der Analyse an eine externe Steuerung.

Description

Die Erfindung betrifft eine Vorrichtung zum Testen einer inte­ grierten Halbleiterschaltung, und insbesondere eine Vorrich­ tung und ein Verfahren zum Testen einer integrierten Halblei­ terschaltung, die eine A/D (Analog/Digital)-Wandlerschaltung enthält, um ein analoges Signal in ein digitales Signal umzu­ wandeln, und die eine D/A (Digital/Analog)-Wandlerschaltung enthält, um ein digitales Signal in ein analoges Signal umzu­ wandeln.

In Bezug auf ein LSI-System, das in einer integrierten Ein­ chip-Halbleiterschaltung (Einchip-LSI) enthalten ist, die aus einer Mehrzahl von Funktionssystemschaltungsmodulen besteht, oder das in einer integrierten Hybridschaltung (Chipsatz-LSI) enthalten ist, hat sich in vergangenen Jahren eine Kombination von hochleistungsfähigen und genauen digitalen und analogen Schaltungen rapide weiterentwickelt (also ein LSI-System, das mit einem Mischsignal umgehen kann). Selbst in Bezug auf eine Testvorrichtung zur Verwendung mit einer integrierten Halblei­ terschaltung ist ebenfalls die Entwicklung einer Testvorrich­ tung (im folgenden auch Tester genannt), die mit einem Misch­ signal umgehen kann, vorangeschritten. Hersteller von Testern haben Tester für eine integrierte Halbleiterschaltung bereit­ gestellt, die ein Mischsignal verwendet.

Ein Tester, der mit einer integrierten Halbleiterschaltung kompatibel ist, die ein Mischsignal verwendet, wird aufgrund der Sicherstellung der Einhaltung von Hochleistungsspezifika­ tionen teuer. Aus diesem Grund gibt es eine Entwicklung, einen vorhandenen langsamen und ungenauen Tester wiederzuverwenden, zum Beispiel einen Logik-LSI, um somit einen Preisanstieg ei­ nes Testers zu vermeiden.

Ein großes Problem derartiger Tester liegt in einem Eigen­ schaftstest für eine D/A-Wandlerschaltung zur Umwandlung eines digitalen Signals in ein analoges Signal (Digital/Analog-Wand­ ler, im folgenden als "DAC" bezeichnet), sowie in einem Eigen­ schaftstest für eine A/D-Wandlerschaltung zur Umwandlung eines analogen Signals in ein digitales Signal (im folgenden als "ADC" bezeichnet). In Verbindung mit einer höheren Genauigkeit des Eigenschaftstest stellt es eine Herausforderung dar, eine billige Testvorrichtung bereitzustellen, die zu einer inte­ grierten Halbleiterschaltung kompatibel ist, die eine DAC und eine ADC enthält.

In einer Testumgebung eines herkömmlichen Testers gibt es ent­ lang eines Meßwegs von einem Meßinstrument in dem Tester zu der (im folgenden DUT genannten) zu testenden integrierten Halbleiterschaltung mehrere Halte-/Verbindungsvorrichtung, die den Tester und die DUT verbinden, wie etwa ein Kabel und DUT- Schaltungsplatinen (DUT-Platine), wobei der Meßweg lang ist, was zum Auftreten von Rauschen und zur Verringerung der Meßge­ nauigkeit führt. Ferner ist es unmöglich, mehrere DUTs gleich­ zeitig zu testen. Da ein langsamer Tester die DUT wegen seiner Geschwindigkeitsbeschränkung nicht bei einer praktischen Ge­ schwindigkeit testen kann, gibt auch die steigende Testzeit für den Test massenproduzierter DUTs Anlaß zur Besorgnis.

Die japanische Patentoffenlegung 316024/1989 beschreibt einen Tester. Der Tester enthält eine Speichervorrichtung zur Spei­ cherung von Umsetzungsdaten an einer Adresse, die durch Ein­ gangsdaten gekennzeichnet ist, die in einen D/A-Wandler einer Testschaltung eingegeben werden. Ein analoges Signal, das ei­ ner Digital/Analog-Umsetzung unterzogen wurde, wird in einen A/D-Wandler eingegeben, und eine Ausgabe von dem A/D-wandler wird sequentiell in der Speichervorrichtung gespeichert. Nach Beendigung des Umsetzens aller Eingangsdatensätze werden die Umsetzungsdaten, die in der Speichervorrichtung gespeichert sind, nacheinander an einen Tester geliefert. Der Tester ver­ gleicht sequentiell die Eingangsdaten mit dem Umsetzungsdaten, wodurch eine Testschlußfolgerung gezogen wird.

Der Tester muß jedoch Daten liefern, die in den D/A-Wandler einzugeben sind, eine Adresse, die für die Speicherung von Um­ wandlungsdaten in einer Speichervorrichtung verwendet wird, und ein Steuersignal. Außerdem müssen Daten, die in der Spei­ chervorrichtung gespeichert sind, an den Tester geliefert wer­ den. Ferner besteht die Wahrscheinlichkeit, daß Rauschen, das in einem langen Meßweg auftritt, der sich von dem Tester zu einer DUT erstreckt, die Meßgenauigkeit stören kann. Ferner ist eine Mehrheit von Stiftelektroniken, die auf dem Tester bereitgestellt sind, zum Testen einer einzelnen DUT belegt, wodurch es schwierig wird, eine Mehrzahl von DUTs gleichzeitig zu messen.

Ferner dauert die Verbindung zur Übertragung von Umsetzungsda­ ten an den Tester lange, und die Testschlußfolgerungen (Ergeb­ nisse) werden erst nach Beendigung aller Tests erzeugt. Folg­ lich ist es ebenso schwierig, die Testzeit zu verkürzen.

Aufgabe der Erfindung ist die Lösung der oben genannten Pro­ bleme, und die Bereitstellung einer Vorrichtung und eines Ver­ fahrens zum Testen einer integrierten Halbleiterschaltung, wo­ bei die Vorrichtung und das Verfahren den Betrieb einer BOST- Vorrichtung (Build-Off-Self-Test Vorrichtung) ermöglicht, und deren Zweckmäßigkeit verbessert.

Die Lösung der gestellten Aufgabe erfolgt durch Bereitstellung einer Vorrichtung nach Anspruch 1 und eines Verfahrens nach Anspruch 8. Weiterentwicklungen der Erfindung sind in den Un­ teransprüchen angegeben.

Mit Hilfe der Testvorrichtung und des Verfahrens zum Testen gemäß der Erfindung werden den Tests, die von einer DUT durch­ geführt werden, numerische Codes zugewiesen. Die Testvorrich­ tung enthält einen Speicher und eine Testanforderungstabelle, in der Spezifikationsevaluierungswerte gespeichert sind. Eine Testanforderungstabelle ist in dem Speicher gespeichert, in der Hardwareanforderungen, die zur Durchführung eines Tests erforderlich sind, für jeden numerischen Code gesetzt sind. Testanforderungen, die zu dem numerischen Code korrespondie­ ren, werden von der Testanforderungstabelle ausgelesen, und ein Test wird durchgeführt. Ein Ergebnis des Tests wird mit den Spezifikationsevaluierungswerten verglichen, wodurch das Testergebnis evaluiert wird. Folglich kann sowohl eine Evalu­ ierung eines Testergebnisses als auch ein Durchführen eines Tests in der BOST-Vorrichtung erfolgen. Somit müssen einem Tester keine gemessenen Daten zugeführt werden. Folglich wer­ den der Betrieb und die Zweckmäßigkeit der BOST-Vorrichtung verbessert, wodurch eine Testzeit verkürzt werden kann.

Andere und weitere Aufgaben, Merkmale und Vorteile der Erfin­ dung ergeben sich aus der folgenden Beschreibung unter Bezug­ nahme auf die beigefügten Figuren. Es zeigen:

Fig. 1 ein schematisches Diagramm der Konfigu­ ration eines DSP-Analyseabschnitts gemäß einem ersten Ausführungsbeispiel, und eines Testverfahren gemäß einem ersten Ausführungsbeispiel;

Fig. 2 ein Diagramm eines Signalsteuersystems, das den Fluß von Signalen innerhalb ei­ ner BOST-Platine und eines Steuersystems zeigt;

Fig. 3 ein schematisches Diagramm der Konfigu­ ration der BOST-Steuervorrichtung, des Flusses von Signalen und des Steuer­ systems;

Fig. 4 ein schematisches Diagramm der Konfigu­ ration eines DSP-Analyseabschnitts gemäß einem zweiten Ausführungsbeispiel, und eines Testverfahren gemäß einem zweiten Ausführungsbeispiel;

Fig. 5 ein schematisches Diagramm der Konfigu­ ration eines DSP-Analyseabschnitts gemäß einem dritten Ausführungsbeispiel, und eines Testverfahren gemäß einem dritten Ausführungsbeispiel;

Fig. 6A bis 6C schematische Diagramme der Konfiguration einer Testvorrichtung zum Testen einer integrierten Halbleiterschaltung, gemäß der Erfindung; und

Fig. 7 ein Blockdiagramm der Konfiguration ei­ ner elektrischen Schaltung, die in der in den Fig. 6A bis 6C gezeigten Test­ vorrichtung bereitgestellt ist.

Erstes Ausführungsbeispiel

Ein erstes Ausführungsbeispiel der Erfindung wird jetzt unter Bezugnahme auf die Zeichnungen beschrieben.

Die Fig. 6A bis 6C zeigen schematische Diagramme der Konfiguration einer Testvorrichtung zum Testen einer integrierten Halbleiterschaltung, gemäß der Erfindung.

Fig. 6A zeigt eine Draufsicht auf eine DUT-Platine, Fig. 6B zeigt eine Seitenansicht der DUT-Platine, und Fig. 6C zeigt ein schematisches Diagramm der Konfiguration einer Testma­ schine (Tester).

Die Testvorrichtung enthält eine DUT-Platine 10, eine Test­ hilfsvorrichtung (BOST-Vorrichtung) 20 und einen Tester 40.

Die DUT-Platine 10 dient zum Test einer gegossenen IC als DUT 11. Eine gegossene IC ist ein integrierter Halbleiterchip (IC- Chip), der mit einem Pressharz derart bedeckt ist, daß eine Mehrzahl von Anschlüssen von dem Pressharz nach außen geführt sind. Der IC-Chip auf dieser DUT 11 ist zum Beispiel ein Ein­ chip-System-LSI vom Mischsignaltyp. Ein D/A-Wandler zur Umset­ zung eines digitalen Signals in ein analoges Signal, und ein A/D-Wandler zur Umsetzung eines analogen Signals in ein digi­ tales Signal, sind innerhalb eines einzelnen Chips bereitge­ stellt. Als DUT 11 kann eine integrierte Hybridschaltung (IC) vom Mischsignaltyp verwendet werden, die eine Mehrzahl von Chips enthält, die auf einer gemeinsamen Schaltungsplatine an­ geordnet sind.

Die DUT-Platine 10 hat einen DUT-Sockel 12 zur Aufnahme der Anschlüsse der DUT 11. Eine Mehrzahl von Verbindungsanschlüs­ sen 13 und eine Gruppe von Relaiskondensatoren 14 sind zu Testzwecken um den DUT-Sockel 12 bereitgestellt.

Wie in Fig. 6B gezeigt, ist ein Testkopf 15 unter der DUT- Platine 10 angeordnet. Der Testkopf 15 enthält eine Mehrzahl von Verbindungsstiften 16, die mit der DUT-Platine 10 verbun­ den werden können. Über die Verbindungsstifte 16 werden benö­ tigte Signale für einen Test mit der DUT 11 ausgetauscht.

Eine BOST-Vorrichtung 20 ist in der Nähe der DUT-Platine 10 bereitgestellt. Gemäß dem in Fig. 6 gezeigten Schaltungsbei­ spiel ist die BOST-Vorrichtung 20 auf einer Testhilfsplatine (BOST-Platine) 21 ausgebildet. Die BOST-Platine 21 ist auf der DUT-Platine 10 angeordnet. Ein Sockel 17 ist auf der DUT-Pla­ tine 10 bereitgestellt, um die BOST-Platine 21 aufzunehmen. Ein Verbinder 22, der in den Sockel 17 paßt, ist auf der unte­ ren Oberfläche der BOST-Platine 21 bereitgestellt, und der Verbinder 22 kann in den Sockel 17 gesteckt werden. Als ein Ergebnis wird die BOST-Platine 21 auf der DUT-Platine 10 abge­ stützt, so daß Signale mit dem Testkopf 15 über den Sockel 17 ausgetauscht werden.

Wie allgemein bekannt, ist die BOST-Platine 21 eine externe Testhilfsvorrichtung (Built-Off-Self-Test Vorrichtung) zur Un­ terstützung einer Testschaltung, die eine DUT zur Durchführung eines Selbsttests veranlaßt, ohne vom Tester 40 abhängig zu sein. Die BOST-Platine 21 hat einen AD/DA-Meßabschnitt 23, ei­ nen Steuerabschnitt 24, einen DSP-Analyseabschnitt 25, einen Speicherabschnitt 26 und einen Leistungsversorgungsabschnitt 27.

Der Tester 40 enthält einen Testmustergenerator (TPG) 41, ei­ nen Leistungsversorgungsabschnitt 42 und einen Stiftelektro­ nikabschnitt 43. Der Tester 40 liefert eine Versorgungsspan­ nung Vd an die BOST-Platine 21, wodurch Steuersignale 44 mit der BOST-Platine 21 ausgetauscht werden. Die Steuersignale 44 enthalten ein Testanalyse-Ergebnissignal, das von der BOST- Platine 21 an den Tester 40 gesendet wird, sowie Anweisungs­ signale, die vom Tester 40 an die BOST-Platine 21 und an die DUT-Platine 10 gesendet werden.

Die Steuersignale 44, die einen Nummerncode (einen Testanaly­ sator-Nummerncode) enthalten, und die vom Tester 40 an die BOST-Platine 21 ausgegeben werden, werden als Testmustersi­ gnale durch die im Tester 40 integrierte TPG 41 anhand der in einem Testprogramm beschriebenen Testsignalbedingungen er­ zeugt, auf die gleiche Weise, wie im Test für eine andere DUT 11. Die Steuersignale 44 werden mit Hilfe des Stiftelektronik­ abschnitts 43 des Testers 40, der eine Mehrzahl von Signal­ eingabe- und Signalausgabestifte (I/O-Stifte) aufweist, an die BOST-Platine 21 und die DUT-Platine 10 geliefert. Ein Testana­ lyseergebnis (bestanden/nicht bestanden) das von der BOST-Pla­ tine 21 ausgegeben wird, wird an den Stiftelektronikabschnitt 43 des Testers 40 geliefert. Ein Bestimmungsabschnitt des Stiftelektronikabschnitts 43 erhält Information über das Test­ analyseergebnis durch Vergleich mit einem Testmustersignal und durch Analyse eines Vergleichsergebnisses.

Fig. 7 zeigt ein Blockdiagramm der Konfiguration einer Elek­ tronikschaltung, die in der in den Fig. 6A bis 6C gezeigten Testvorrichtung bereitgestellt ist.

Die DUT 11 enthält einen A/D-Wandler 51 zum Umsetzen eines analogen Signals in ein digitales Signal, und einen D/A-Wand­ ler 52 zum Umsetzen eines digitalen Signals in ein analoges Signal.

Die BOST-Platine 21 enthält einen Test-D/A-Wandler 61 für Testzwecke, der ein analoges Testsignal an den A/D-Wandler 51 der DUT 11 liefert, und einen Test-A/D-Wandler 62 für Test­ zwecke, der ein analoges Testausgangssignal, das von dem D/A- Wandler 52 der DUT 11 erzeugt wird, in ein digitales Testaus­ gangssignal umsetzt. Außerdem enthält die BOST-Platine 21 eine DAC-Eingangsdatenschaltung (DAC-Zähler) 63, eine Daten­ schreibsteuerschaltung 64, einen Meßdatenspeicher-Adressenzähler 65, einen Meßdatenspeicher 66, eine Referenztaktsignal­ schaltung 67, eine Taktsignalgeneratorschaltung 68 und einen DSP-Analyseabschnitt 69. Der DSP-Analyseabschnitt 69 umfaßt einen DSP-Programm-ROM 70.

Der Test-D/A-Wandler 61, der Test-A/D-Wandler 62, die DAC-Ein­ gangsdatenschaltung 63, die Datenschreibsteuerschaltung 64 und der Meßdatenspeicher-Adressenzähler 65 sind in dem in den Fig. 6A bis 6C gezeigten AD/DA-Meßabschnitt 23 enthalten. Der Meßdatenspeicher 66 ist in dem Speicherabschnitt 26 enthalten, und der DSP-Analyseabschnitt 69 ist in dem DSP-Analyseab­ schnitt 25 enthalten.

Mit Hilfe einer derartigen Konfiguration wird ein digitales Testsignal (Testdaten) in der DAC-Eingangsdatenschaltung 63 gespeichert. Gemäß einer Anweisung vom Tester 40 werden die Testdaten von der DAC-Eingangsdatenschaltung 63 an den D/A- Wandler 52 der DUT 11 und an den Test-D/A-Wandler 61 der BOST- Platine 21 geliefert.

Die an den Test-D/A-Wandler 61 gelieferten Testdaten werden in ein analoges Testsignal umgesetzt, und das analoge Testsignal wird an den A/D-Wandler 51 geliefert. Der A/D-Wandler 51 wan­ delt das analoge Testsignal in ein digitales Testausgangs­ signal, und das digitale Testausgangssignal wird an den Meßda­ tenspeicher 66 geliefert.

Die Testdaten, die direkt von der DAC-Eingangsdatenschaltung 63 an den D/A-Wandler 52 geliefert werden, werden in ein ana­ loges Testausgangssignal durch den D/A-Wandler 52 umgesetzt. Das analoge Testausgangssignal wird in ein digitales Testaus­ gangssignal mit Hilfe des Test-A/D-Wandlers 62 der BOST-Pla­ tine 21 umgesetzt. Das digitale Testausgangssignal wird an den Meßdatenspeicher 66 geliefert.

Der Meßdatenspeicher 66 speichert sequentiell bei vorbestimm­ ten Adressen das digitale Testausgangssignal, das von dem A/D- Wandler 51 der DUT 11 geliefert wird, und das digitale Test­ ausgangssignal, das über den A/D-Wandler 62 von dem D/A- Wandler 52 geliefert wird.

Der A/D-Wandler 51 der DUT 11, und der Test-A/D-Wandler 62 der BOST-Platine 21 wandeln ein analoges Signal sequentiell in ein digitales Signal. Jedesmal wenn ein einzelnes digitales Signal ausgegeben wird, geben der A/D-Wandler 51 und der A/D-Wandler 62 jeweils ein BUSY-Signal aus. Die BUSY-Signale werden an die Datenschreibsteuerschaltung 64 geliefert, die auf der BOST- Platine 21 bereitgestellt ist. Basierend auf den folglich ge­ lieferten BUSY-Signalen rückt die Datenschreibsteuerschaltung 64 die digitalen Testdaten, die zu der DAC-Eingangsdatenschal­ tung 63 gehören, nacheinander zu den nächsten digitalen Test­ daten, auf einer pro Datensatzbasis. Ferner wirkt die Daten­ schreibsteuerschaltung 64 derart auf den Meßdatenspeicher- Adressenzähler 65 ein, daß dieser nacheinander um eine Adresse des Meßdatenspeichers 66 vorgerückt wird.

Wie oben erwähnt, wird ein Code der digitalen Testdaten, die durch die DUT 11 umgesetzt werden, durch die DAC-Eingangsda­ tenschaltung 63 vorgerückt. Falls ein Ergebnis des sequentiel­ len Vorrückens einer Adresse des Meßdatenspeichers 66, an der das digitale Testausgangssignal gespeichert werden soll, das durch die DUT 11 umgesetzt wird, führen der A/D-Wandler 51 und der D/A-Wandler 52, die in der DUT 11 bereitgestellt sind, nacheinander eine Umsetzung durch, die durch einen Test gefor­ dert wird. Die folglich umgesetzten Meßdaten werden nacheinan­ der in dem Meßdatenspeicher 66 gespeichert. In nachfolgenden Prozessen werden Umsetzungstest fortgeführt, bis ein letzter Codesatz von dem DSP-Analayseabschnitt 69 auf der BOST-Platine. 21 erhalten wird, wobei die Ergebnisse aller Umsetzungstest in dem Meßdatenspeicher 66 gespeichert werden.

Nachdem der A/D-Wandler 51 und der D/A-Wandler 52 der DUT 11 die Umsetzungstests beendet haben, liest der DSP-Analyseab­ schnitt 69, der auf der BOST-Platine 21 bereitgestellt ist, sequentiell die Umsetzungsdaten, die in dem Meßdatenspeicher 66 gespeichert sind, durch Verwendung eines Programms, das in dem DSP-Programm-ROM 70 gespeichert ist, wodurch eine Um­ setzungseigenschaft analysiert wird. Die Analyse umfaßt eine Berechnung eines A/D-Umsetzungseigenschaftsparameters, eines D/A-Umsetzungseigenschaftsparameters, einer diffentiellen Linearität und eines integralen nichtlinearen Fehlers. Ein Analyseergebnis (bestanden/nicht bestanden) wird von der BOST- Platine 21 an den Tester 40 gesendet, wobei der Tester 40 ein Testergebnis verarbeitet.

In der in den Fig. 6A bis 6C gezeigten Konfiguration ist die BOST-Platine 21 in der Nähe der DUT-Platine 10 bereitge­ stellt, und weist die Funktion auf, zum Durchführen von Um­ setzungstests durch den A/D-Wandler 51 und D/A-Wandler 52 der DUT 11. Die Umsetzungstests können auf der BOST-Platine 21 durchgeführt werden.

Im Ergebnis kann eine analoge Meßsystemleitung, die zwischen der DUT-Platine 10 und der BOST-Platine 21 bereitgestellt ist, verkürzt werden, und das Auftreten von Meßfehlern aufgrund von Rauschen kann ausreichend unterdrückt werden. Folglich kann ein hochgenauer Test implementiert werden, und ein Test kann mit einer höheren Geschwindigkeit basierend auf einem Signal durchgeführt werden, das zwischen der DUT-Platine 10 und der BOST-Platine 21, die in deren Nähe lokalisiert ist, ausge­ tauscht wird.

Eine analoge Meßsystemleitung kann zwischen der BOST-Platine 21 und dem Tester 40 weggelassen werden, wodurch die Genauig­ keit eines Test erhöht wird. Nach Abschluß erforderlicher Um­ setzungstests auf der BOST-Platine 21 werden die Ergebnisse der Umsetzungstests an den Tester 40 gesendet. Folglich kann eine Testgeschwindigkeit vergrößert werden, verglichen mit ei­ nem Fall, bei dem umgesetzte Daten an den Tester 40 übertragen werden.

In der in den Fig. 6A bis 6C gezeigten Vorrichtung werden die Umsetzungstestfunktionen des A/D-Wandlers 51 und die des D/A-Wandlers 52 der DUT 11 auf der BOST-Platine 21 implemen­ tiert. Folglich muß keine leistungsfähige Umsetzungstestfunk­ tion dem Tester 40 zugefügt werden. Folglich wird eine Kosten­ steigerung des Testers 40 verhindert, wobei ein herkömmlicher langsamer Tester für die Testvorrichtung verwendbar wird. Wenn ein Tester 40 mit einer speziellen Meßfunktion hergestellt werden soll, ergeben sich Beschränkungen in Bezug auf die Er­ weiterungsfähigkeit der Hardwarekonfiguration eines Testers. Ferner bringt die Herstellung eines derartigen Testers 40 Mo­ difikationen des Testers selbst mit sich, wodurch Entwick­ lungskosten ansteigen können.

Die in den Fig. 6A bis 6C gezeigte Testvorrichtung verwen­ det als Standard einen TPG und Stiftelektroniken, die auf ei­ nem allgemeinen Tester bereitgestellt werden. Die Konfigura­ tion und die Steuerung einer BOST-Platine können ohne Einfluß von Testerspezifikationen oder Beschränkungen erfolgen. Somit ist eine Anwendung der Testvorrichtung für verschiedene Typen von Testern möglich.

Fig. 1 zeigt ein schematisches Diagramm der Konfiguration ei­ nes DSP-Analyseabschnitts, gemäß dem ersten Ausführungsbei­ spiel, und ein Testverfahren gemäß dem ersten Ausführungsbei­ spiel. Die in Fig. 1 gezeigte Testvorrichtung ist mit der in den Fig. 6 und 7 gezeigten Konfiguration identisch, mit Ausnahme des DSP-Analyseabschnitts. Folglich werden diese Fi­ guren herangezogen und erneute Erklärungen der Testvorrichtung weggelassen.

Gemäß der Erfindung werden den Tests auf DUTs 11, die durch eine BOST-Vorrichtung 20 durchgeführt werden, numerische Codes zugewiesen. Anforderungssetzwerte, die für einen Test erfor­ derlich sind und die auf der Hardware der BOST-Vorrichtung 20 basieren, werden in einer in Fig. 1 gezeigten Testanforde­ rungstabelle 71 für jeden numerischen Code registriert. Die Testanforderungstabelle 71 ist in einem Speicher (nicht ge­ zeigt) gespeichert, der in einem Prozessor eines DSP-Analyse­ abschnitts 69 integriert ist, der auf der BOST-Vorrichtung 20 bereitgestellt ist, oder in einem Speicher (nicht gezeigt), der auf einer BOST-Vorrichtung bereitgestellt ist, die mit den DUTs 11 verbunden ist. Wenn der numerische Code (also eine Testanalysenummer) an die BOST-Vorrichtung 20 von einer exter­ nen Steuerung oder dem Tester 40 übertragen wird, liest der Prozessor entsprechende Setzanforderungen aus der Testanforde­ rungstabelle 71. Die folglich gelesenen Setzanforderungen wer­ den in der Hardware der BOST-Vorrichtung 20 gesetzt, woraufhin ein Test beginnt.

Als nächstes wird unter Bezugnahme auf Fig. 1 die Softwarever­ arbeitung in dem Prozessor des DSP-Analyseabschnitts 69 be­ schrieben.

• 1. Der numerische Code, der einem Test zugewiesen ist (also eine Testanalysenummer), der in den Prozessor eingegeben wird, wird bei Schritt S1 in das Innere des Prozessors gege­ ben.
• 2. Die Testanforderungen, die zu der Testanalysenummer korrespondieren, die eingegeben wurde, werden aus der Testan­ forderungstabelle 71 bei Schritt S2 gelesen.
• 3. In Schritt S3 werden die folglich gelesen Testanfor­ derungen in einem BOST-Hardwarefunktionsblock 72 gesetzt, der außerhalb des Prozessors bereitgestellt ist.
• 4. Die zu (3) gehörende Verarbeitung wird iterativ durchgeführt, bis sämtliches Setzen der Anforderung beendet ist.

Als nächstes wird eine Schaltung zur Durchführung eine Reihe von Operationen beschrieben, von der Eingabe der Testanaly­ senummer bis zum Setzen von Anforderungen auf der Hardware der BOST-Vorrichtung 20 sowie der Operation der Schaltung.

Fig. 2 zeigt ein Diagramm eines Signalsteuersystems, das den Fluß von Signalen innerhalb einer BOST-Platine 21 und eines Steuersystems zeigt. Die Durchführung einer Reihe von Verar­ beitungsoperationen erfolgt durch den DSP-Analyseabschnitt 69 und eine BOST-Steuerschaltung 75, deren Einzelheiten in Fig. 3 gezeigt sind.

Im folgenden werden Operationen der in den Fig. 2 und 3 ge­ zeigten Schaltungen beschrieben.

• 1. Ein Rahmensignal (B-SFRAM), ein Datensignal (B-SDATA) und ein Taktsignal (B-SCLK) werden in eine BOST-Steuerschal­ tung 75 von einer externen Steuerung eingegeben, wie etwa ei­ ner TPG 41 des Testers 40. In Verbindung mit diesen Signalen wird das Rahmensignal als Eingabestartsignal übernommen, und das Datensignal wird seriell in Synchronisation mit dem Takt­ signal in die BOST-Vorrichtung 20 eingegeben. Das Datensignal, das dem Rahmensignal beim nächsten Zyklus folgt, ist ein M-Mo­ dussignal. Wenn das M-Modussignal einen Wert 0 annimmt, bedeu­ tet dies, daß die folgenden seriellen Daten eine Testanaly- - senummer repräsentieren. Wenn das M-Modussignal einen Wert 1 annimmt, bedeutet dies, daß die folgenden seriellen Daten eine IP-Adresse (Identifikationsadresse) repräsentieren, die jedem Block der Hardware der BOST-Vorrichtung 20 zugewiesen ist, und Daten, die in die Adresse geschrieben oder von der Adresse ge­ lesen werden, gesetzt werden. Wenn die Signale von der exter­ nen Steuerung, wie etwa einem Tester, in die BOST-Vorrichtung 20 eingegeben werden, nimmt ein R/W-Modussignal, das dem M-Mo­ dussignal im nächsten Zyklus folgt, einen Wert 0 an. Im Gegen­ satz dazu nimmt das R/W-Modussignal einen Wert 1 an, wenn die Signale von der BOST-Vorrichtung 20 in die externe Steuerung, wie etwa einen Tester eingegeben werden. Kurz gesagt zeigt das R/W-Modussignal die Richtung des seriellen Datensignals an.
• 2. Wenn die Testanalysenummer in die BOST-Vorrichtung 20 eingegeben wird, werden ein erstes M-Modusregister 77 und ein erstes R/W-Modusregister 78 durch ein Rahmensignal von einem seriellen Dateneingangs/Ausgangs-Schaltabschnitt 76, wie in Fig. 3 gezeigt, zurückgesetzt. Zu diesen Zeitpunkt wird ein serieller Daten-I/O-Anschluß in die Richtung geschaltet, in der ein Signal von der externen Steuerung an die BOST-Vorrich­ tung 20 ausgegeben wird. Nachfolgend wird in dem ersten M-Mo­ dusregister 77 und in dem ersten R/W-Register 78 eine Modusin­ formation gesetzt.
• 3. Da das erste M-Modusregister 77 eine 0 hält, werden das Rahmensignal, das Datensignal und das Taktsi­ gnal, die in die BOST-Vorrichtung 20 eingegeben werden, durch eine erste Schalterschaltung MUX1 des seriellen Datenein­ gangs/-ausgangs-Schalterabschnitt 76 in einen seriellen An­ schluß 0 des DSP-Analyseabschnitts 69 eingegeben, wo die Si­ gnale der in Fig. 1 gezeigten Softwareverarbeitung unterzogen werden.
• 4. Anforderungen werden in der Hardware der BOST-Vor­ richtung 20 durch den DSP-Analyseabschnitt 69 gesetzt, wodurch. das Rahmensignal, das Datensignal und das Taktsignal, an einem seriellen Anschluß 1 des DSP-Analyseabschnitts 69 auftreten. Die Signale werden in die BOST-Steuerschaltung 75 eingegeben. Ein Seriell/Parallel-Umsetzungsabschnitt 79B eines RD/WR- Steuerabschnitts 79 wandelt ein Geräteadressensignal und ein Datensignal in parallele Signale und hält die folglich gewan­ delten parallelen Signale.
  Da ein zweites M-Modusregister 80 und ein zweites R/W-Modusre­ gister 81 einen Wert 0 nach der Umwandlung annehmen, erzeugt ein Lese/Schreib-Signalerzeugungsabschnitt 79C ein Schreib­ signal. Das Schreibsignal wird zusammen mit dem Datensignal in eine entsprechende Hardware eingegeben, mit Hilfe einer H/W- Schreibsignalleitung, die einem entsprechenden Geräteadressen­ signal zugewiesen ist, durch eine dritte Schalterschaltung MUX3, die als Schaltsignal das Geräteadressensignal übernimmt, das in ein paralleles Signal umgewandelt ist. Die Daten werden durch das Schreibsignal gehalten.
  Wie im Falle des ersten M-Modusregisters 77 wählt ein zweites M-Modusregister 80 einen DSP-Analyseabschnitt aus, wenn ein Wert 0 gehalten wird, und von der externen Steuerung ausgege­ bene Signalgruppen, wenn ein Wert 1 gehalten wird. Ein zweites R/W-Modusregister 81 arbeitet in gleicher Weise wie das erste R/W-Modusregister 78.
• 5. Wenn geschriebene Daten durch den DSP-Analyseab­ schnitt 69 verifiziert werden, wird eine Verarbeitung durchge­ führt, die mit der oben genannten identisch ist, durch Verwen­ dung des Rahmensignals, des Datensignals und des Taktsignal­ ausgangs von dem seriellen Anschluß 1 des DSP-Analyseab­ schnitts 69 sowie durch Verwendung des Rahmensignals, des Datensignals und des Taktsignaleingangs für den seriellen - Anschluß 1 des DSP-Analyseabschnitts 69. Basierend auf der Information, die im zweiten M-Modusregister 80 und zweiten R/W-Modusregister 81 gesetzt ist, erzeugt der Schreib/Lese- Signalerzeugungsabschnitt 79C ein Lesesignal. Das Lesesignal wird als Referenzsignal übernommen, um zur Erzeugung eines Rahmensignals und eines Taktsignals verwendet zu werden, wenn H/W-Setzdaten an den seriellen Anschluß 1 des DSP-Analyseab­ schnitts 69 gesendet werden. Die Leseoperation des DSP-Analy­ seabschnitts ist wie folgt. Gemäß dem Geräteadresssignal, das durch den Seriell/Parallel-Wandlungsabschnitt 79B des Geräte­ adressen-RD/WR-Steuerabschnitts 79 zurückgehalten wird, wählt eine vierte Schalterschaltung MUX4 entsprechende H/W-Ausgangs­ daten aus. Ein Parallel/Seriell-Wandlungsabschnitt 79A des RD/WR-Steuerabschnitts 79 wandelt die Daten in serielle Daten, und die folglich gewandelten seriellen Daten werden in den se­ riellen Anschluß 1 des DSP-Analyseabschnitts 69 eingegeben. Der DSP-Analyseabschnitt 69 empfängt die Daten und verifiziert durch Softwareverarbeitung die Daten. Wie oben erwähnt, werden das Lesesignal, das von dem Lese/Schreib-Signalerzeugungsab­ schnitt 79 ausgegeben wird, und ein DSP-kompatibles Um­ setzungstaktsignal, das von dem Lesesignal durch einen Takt­ signalerzeugungsabschnitt des Parallel/Seriell-Umwandlungsab­ schnitts 79A erzeugt wird, als Rahmensignal und als Taktsignal bei der Eingabe von Daten in den seriellen Anschluß 1 verwen­ det.

Die bis hierher beschriebenen Operationen entsprechen der Reihe von Operationen für das Eingeben einer Testanalysenum­ mer, um Hardwareanforderungen der BOST-Vorrichtung 20 zu set­ zen. Darüber hinaus können das Setzen von Daten auf der Hard­ ware der BOST-Vorrichtung 20 von der externen Steuerung und das Lesen der Setzdaten von der gleichen zu Zwecken der Veri­ fikation von Schaltungen der BOST-Vorrichtung 20 bewirkt wer­ den. Dies kann bewirkt werden, wenn das M-Modussignal einen Wert 1 annimmt. In Verbindung mit dem Schreiben von Daten wird eine Verarbeitung nach (4) durch Verwendung der Signale durch­ geführt, die von der externen Steuerung ausgegeben werden, an­ stelle der Signale, die von dem seriellen Anschluß 1 des DSP- Analyseabschnitts 69 ausgegeben werden. In Verbindung mit dem Lesen von Daten werden Daten von der externen Steuerung in Synchronisation mit dem Taktsignal eingegeben, das von der ex­ ternen Steuerung ausgegeben wird, und als Umsetzungstaktsignal des Parallel/Seriell-Umsetzungsabschnitts 79A des RD/WR- Steuerabschnitts 79 übernommen, das in der Verarbeitung nach (S) verwendet wird.

Die Schaltungskonfiguration wird durch ein serielles Signal gesteuert. Folglich kann die Anzahl von Stiften, die auf einem Tester bereitgestellt werden, verringert werden, verglichen zu einem Fall, bei dem eine Schaltung durch den TPG 41 des Testers gesteuert wird. Als Ergebnis können Begrenzungen auf­ grund einer Erhöhung der Anzahl von DUTs 11, die gleichzeitig gemessen werden können, verringert werden.

Da die Schaltung gemäß dem ersten Ausführungsbeispiel in der oben genannten Art konfiguriert ist, kann der Prozessor des DSP-Analyseabschnitts 69 der BOST-Vorrichtung 20 die Testan­ forderungen direkt zu individuellen Abschnitten der BOST-Vor­ richtung 20 herunterladen, indem nur eine Testanalysenummer übertragen wird. Die Setzinformation, die von der externen Steuerung ausgegeben wird, wird vereinfacht, wodurch folglich die Operation und die Zweckmäßigkeit der BOST-Vorrichtung ver­ bessert werden.

Ferner können, wie im Falle eines Analyseprogramms, Anforde­ rungen für das Setzen der Hardware der BOST-Vorrichtung 20 kollektiv durch ein ROM des Prozessors verwaltet werden, der in dem DSP-Analyseabschnitt 69 bereitgestellt ist.

Ferner kann eine übermäßige Verbindungszeit verkürzt werden, was sonst nur der Fall wäre, wenn Anforderungen von außerhalb der BOST-Vorrichtung 20 gesetzt werden, wodurch die Setzopera­ tion beschleunigt wird. Ferner wird vorteilhafterweise eine Testzeit verkürzt.

Zweites Ausführungsbeispiel

Es wird jetzt unter Bezugnahme auf die Zeichnungen ein zweites Ausführungsbeispiel gemäß der Erfindung beschrieben.

Fig. 4 zeigt ein schematisches Diagramm der Konfiguration ei­ nes DSP-Analyseabschnitts gemäß dem zweiten Ausführungsbei­ spiel, und ein Testverfahren gemäß dem zweiten Ausführungsbei­ spiel. Die Testvorrichtung, wie in Fig. 4 gezeigt, ist mit der in den Fig. 6 und 7 gezeigten identisch, mit Ausnahme des DSP-Analyseabschnitts. Folglich werden diese Figuren her­ angezogen und erneute Erklärungen der Testvorrichtung wegge­ lassen.

Wie gemäß dem ersten Ausführungsbeispiel werden gemäß diesem Ausführungsbeispiel Tests der DUTs 11, die durch die BOST-Vor­ richtung 20 durchzuführen sind, in numerische Codes gewandelt. Eine Testanalysetabelle 85 enthält eine Speicheradressenta­ belle 82 zum Setzen einer Adresse des Meßdatenspeichers, in dem gemessene Daten auf pronumerischer Codebasis gespeichert sind; eine Berechnungsverfahrentabelle 83, in der Berechnungs­ verfahrensinformation, die zur Durchführung der Test erforder­ lich ist, in der Form einer Tabelle angeordnet ist, auf pronu­ merischer Codebasis; und eine Testspezifikationstabelle 84, in der Spezifikationsevaluierungswerte in Tabellenform angeordnet sind. Die Testanalysetabelle 85 ist in einem Speicher gespei­ chert, der in dem Prozessor des DSP-Analyseabschnitts 69 inte­ griert ist, der auf der BOST-Vorrichtung 20 bereitgestellt ist, oder in einem Speicher, der auf einer BOST-Vorrichtung bereitgestellt ist, die mit DUTs 11 verbunden ist. Wenn eine Testanalysenummer an die BOST-Vorrichtung 20 von dem Tester oder der externen Steuerung übertragen wird, und wenn ein Ana­ lysestartsignal in den Prozessor eingegeben wird, liest der Prozessor gemessene Daten von dem Meßdatenspeicher 66 aus, wo­ durch Spezifikationen evaluiert werden. Das Testinforma­ tionsergebnis (bestanden/nicht bestanden) wird an die externe Steuerung übertragen.

Als nächstes wird unter Bezugnahme auf Fig. 4 die Software­ verarbeitung beschrieben, die in dem Prozessor des DSP-Analy­ seabschnitts 69 durchgeführt wird.

• 1. Der numerische Code; der einen Test zugewiesen ist (also eine Testanalysenummer), die in den Prozessor des DSP- Analyseabschnitts 69 eingegeben wird, wird in das Innere des Prozessors bei Schritt S1 eingegeben.
• 2. Eine Adresse des Meßdatenspeichers, in dem gemessene Daten gespeichert sind, die zu der Testanalysenummer korre­ spondieren, die eingegeben wird, wird von einer Speicher­ adresstabelle 82 in Schritt S12 ausgelesen, und die folglich gelesene Adresse wird gesetzt.
• 3. In Schritt S13 werden korrespondierende Meßdaten von dem Meßdatenspeicher 66 basierend auf der Speicheradresse ge­ lesen, und die folglich gelesenen Meßdaten werden in den Pro­ zessor eingegeben.
• 4. Eine Berechnungstechnik, die zu der Testanalysenummer korrespondiert, die eingegeben wurde, wird in Schritt S14 aus der Berechnungsverfahrenstabelle 83 gelesen.
• 5. In Schritt S15 werden A/D-Wandlereigenschaftsparame­ ter und D/A-Wandlereigenschaftsparameter (also eine differen­ tielle Linearität und ein integraler nichtlinearer Fehler) der DUTs 11 von den Meßdaten und mit Hilfe der Berechnungstechnik berechnet.
• 6. In Schritt S16 wird ein Spezifikationsevaluierungs­ wert, der zu der Testanalysenummer korrespondiert, die einge­ geben wurde, aus der Testspezifikationstabelle 84 gelesen. Der Spezifikationsevaluierungswert wird mit einem Ergebnis der in Schritt S15 durchgeführten Berechnung verglichen, wodurch eine bestehende/nicht bestehende Evaluierung bewirkt wird.
• 7. In Schritt S17 wird ein Ergebnis des in Schritt S16 durchgeführten Tests an die externe Steuerung gesendet.

Es erfolgt jetzt die Beschreibung des Sendens des Testergeb­ nisses.

Wenn ein Testergebnis gesendet wird, wird Information über das Testergebnis (also eine sogenannten "Testergebnisinformation") in einem Fehlercoderegister 86 mit Hilfe eines Rahmensignals, eines Datensignals (das die Testergebnisinformation repräsen­ tiert) und eines Taktsignals gehalten, die von dem seriellen Anschluß 0 des in Fig. 3 gezeigten DSP-Analyseabschnitts 69 ausgegeben werden. In Verbindung mit dem Lesen der Information werden das Rahmensignal, das Datensignal und das Taktsignal, die von der externen Steuerung ausgegeben werden, in die BOST- Vorrichtung 20 eingegeben, wobei das Datensignal einen Wert "0" für die M-Modusinformation und einen Wert "1" für die R/W- Modusinformation aufweist. Eine zweite Schalterschaltung MUX2 wählt eine Ausgabe von dem Fehlercoderegister 86 aus, und überträgt die Testergebnisinformation an die externe Steuerung synchron mit dem Taktsignal.

Da der DSP-Analyseabschnitt gemäß dem zweiten Ausführungsbei­ spiel in der oben genannten Art und Weise konfiguriert ist, bewirkt die BOST-Vorrichtung 20 eine bestehend/nicht bestehend Evaluierung eines herkömmlichen Tests. Es besteht nicht die Notwendigkeit der Übertragung und des Ladens von Meßdaten in den Tester, wodurch die Operation und die Zweckmäßigkeit der BOST-Vorrichtung verbessert werden.

Als Ergebnis der Vereinfachung eines Testergebnisses kann eine verkürzte Testzeit erhalten werden.

Drittes Ausführungsbeispiel

Ein drittes Ausführungsbeispiel der Erfindung wird jetzt unter Bezugnahme auf die Zeichnungen beschrieben.

Fig. 5 zeigt ein schematisches Diagramm der Konfiguration ei­ nes DSP-Analyseabschnitts gemäß dem dritten Ausführungsbei­ spiel, und ein Testverfahren gemäß dem dritten Ausführungsbei­ spiel. Die Testvorrichtung, wie in Fig. 5 gezeigt, ist mit der in den Fig. 6 und 7 gezeigten identisch, mit Ausnahme des DSP-Analyseabschnitts. Folglich werden diese Figuren her­ angezogen und erneute Erklärungen der Testvorrichtung wegge­ lassen.

Wie in Fig. 5 gezeigt, ist gemäß diesem Ausführungsbeispiel eine Meßdaten-Übertragungsverfahrentabelle 86 in der Testana­ lysetabelle 85 bereitgestellt, in der Übertragungsverfahren zur Ausgabe von Meßdaten gespeichert sind. Wenn eine Testana­ lysenummer, die zu der gespeicherten Tabellennummer korrespon­ diert, in der das Übertragungsverfahren gespeichert ist, über­ tragen wird, liest der Prozessor des DSP-Analyseabschnitts 69, der auf der BOST-Vorrichtung 20 bereitgestellt ist, entspre­ chende Meßdaten von dem Meßdatenspeicher 66. Die folglich ge­ lesenen Meßdaten werden an die externe Steuerung übertragen.

Als nächstes wird unter Bezugnahme auf Fig. 5 die Software­ verarbeitung beschrieben, die in dem Prozessor des DSP-Analy­ seabschnitts 69 durchgeführt wird.

• 1. Die Testanalysenummer, die in den Prozessor des DSP- Analyseabschnitts 69 eingegeben wird, wird in Schritt S21 in den Prozessor eingegeben.
• 2. In einem Fall, bei dem das am meisten signifikante Bit (MSB) der Testanalysenummer "0" ist, wird zum Beispiel die Testanalysenummer als repräsentative Meßdatenverarbeitung wahrgenommen. Zuerst wird in Schritt S22 ein Meßdatenausgabe­ verfahren, das zu der Testanalysenummer korrespondiert, von der Meßdatenübertragungsverfahrenstabelle 86 gelesen.
  Das Meßdatenübertragungsverfahren korrespondiert zu einer Softwareverarbeitung, die zur Ausgabe der Meßdaten nach außen durchgeführt wird.
• 3. In Schritt S23 wird eine Adresse des Meßdatenspei­ chers 66, in der Meßdaten gespeichert sind, die zu der Testanalysenummer korrespondieren, die eingegeben wird, von der Speicheradressentabelle 82 gelesen, und die folglich gele­ sene Adresse wird gesetzt.
• 4. In Schritt S24 werden entsprechende Meßdaten von der Speicheradresse geladen und in den Prozessor des DSP-Analyse­ abschnitts 69 eingegeben.
• 5. In Schritt S25 werden Meßdaten nach außen übertragen.

Da der DSP-Analyseabschnitt gemäß dem dritten Ausführungsbei­ spiel auf die oben genannten Weise konfiguriert ist, können Meßdaten jederzeit von außen geladen werden. Die Meßdaten kön­ nen verarbeitet und außerhalb des DSP-Analyseabschnitts mit­ tels Software katalogisiert werden. Der DSP-Analyseabschnitt kann zur Durchführung eines normalen Tests verwendet werden, jedoch auch zur Evaluierung und Analyse einer DUT.

Im Lichte der oben genannten Lehre ist es offensichtlich, daß verschiedene Modifikationen und Veränderungen der Erfindung durchgeführt werden können. Somit ist es selbstverständlich, daß die Erfindung im Umfang der beigefügten Ansprüche anders als oben beschrieben ausgeführt werden kann.

Die gesamte Offenbarung der JP 2001-32847, eingereicht am 8. Februar 2001, einschließlich der Beschreibung, der Ansprüche, der Zeichnungen und der Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung basiert, ist hiermit in ihrer Ge­ samtheit durch Literaturhinweis eingefügt.

Claims (8)

1. Vorrichtung zum Testen einer integrierten Halbleiter­ schaltung mit:
einer Testschaltungsplatine (10), die konfiguriert ist, um Signale an eine zu testende integrierte Halbleiterschaltung (11) zu senden und um Signale von dieser zu testenden inte­ grierten Halbleiterschaltung (11) zu empfangen, die eine A/D- Wandlerschaltung (51) enthält, um analoge Signale in digitale Signale umzusetzen, und eine D/A-Wandlerschaltung (52), um di­ gitale Signale in analoge Signale umzusetzen;
einer Testhilfsvorrichtung (20), die in der Nähe der Testschaltungsplatine (10) angeordnet und mit dieser verbunden ist; und
einer externen Steuerung (40), die einem Test auf der integrierten Halbleiterschaltung (11), der durch die Test­ hilfsvorrichtung (20) durchgeführt wird, einen numerischen Code zuweist und den numerischen Code an die Testhilfsvorrich­ tung (20) überträgt, wobei die Testhilfsvorrichtung (20) fol­ gendes enthält:
einen Speicher, in dem eine Testanforderungstabelle (71) gespeichert ist, in der Hardwareanforderungen, die zur Durch­ führung eines Test erforderlich sind, auf der Basis eines nu­ merischen Codes gesetzt sind;
einen Analyseabschnitt (69), um Testanforderungen zu le­ sen, die zu dem numerischen Code von der Testanforderungsta­ belle korrespondieren;
eine Datenschaltung (63), die ein digitales Testsignal an die D/A-Wandlerschaltung (52) der integrierten Halbleiter­ schaltung (11) liefert, die auf der Basis der Testanforderun­ gen zu testen ist;
eine Test-D/A-Wandlerschaltung (61), die das digitale Testsignal von der Datenschaltung (63) in ein analoges Test­ signal umsetzt und das analoge Testsignal an die A/D-Wandler­ schaltung (51) der zu testenden integrierten Halbleiterschal­ tung (11) liefert;
eine Test-A/D-Wandlerschaltung (62), die ein analoges Testausgangssignal von der D/A-Wandlerschaltung (52) der zu testenden integrierten Halbleiterschaltung (11) in ein digita­ les Testausgangssignal umsetzt; und
einen Meßdatenspeicher (66) zur Speicherung einer digi­ talen Testsignalausgabe von der A/D-Wandlerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11), und des digitalen Testausgangssignals von der Test-A/D-Wandlerschal­ tung (62), wobei ein Ergebnis der Analyse jedes der digitalen Testausgangssignale, die in dem Meßdatenspeicher (66) gespei­ chert sind, an die externe Steuerung (40) gesendet wird, und die Analyse durch den Analyseabschnitt (69) durchgeführt wird.

2. Vorrichtung nach Anspruch 1, wobei die externe Steuerung (40) ein Tester ist.

3. Vorrichtung nach Anspruch 1 oder 2, wobei der Speicher mit darin gespeicherter Testanforderungstabelle (71) in den Analyseabschnitt (69) eingearbeitet ist.

4. Vorrichtung nach irgendeinem der Ansprüche 1 bis 3, wo­ bei die Testhilfsvorrichtung (20) eine Testanalysetabelle (85) enthält, die eine Speicheradressentabelle (82) aufweist, zum Setzen einer Adresse des Meßdatenspeichers (66), in dem digi­ tale Testsignalausgangssignale auf der Basis eines numerischen Codes gespeichert sind, eine Berechnungsverfahrenstabelle (83) mit darin gespeicherter Information über Berechnungsverfahren, die zu jeweiligen numerischen Codes korrespondieren, und eine Testspezifikationstabelle (84), in der Spezifikationsevaluie­ rungswerte, die zu den jeweiligen numerischen Codes korrespon­ dieren, gespeichert sind, wobei, wenn eine Analysestartanwei­ sung von der externen Steuerung (40) oder einem Tester gemäß einem numerischen Code empfangen wird, ein vorbestimmtes digi­ tales Testausgangssignal von der Speicheradressentabelle (82) gelesen wird, ein entsprechendes Berechnungsverfahren von der Berechnungsverfahrenstabelle (83) gelesen wird, wodurch ein Eigenschaftsparameter der A/D-Wandlerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) und ein Eigen­ schaftsparameter der D/A-Wandlerschaltung (52) derselben be­ rechnet wird; ein Ergebnis der Berechnung mit einem Spezifika­ tionsevaluierungswert verglichen wird, der zu dem numerischen Code korrespondiert, der von der Testspezifikationstabelle (84) gelesen wird, wodurch eine Evaluierung einer Spezifika­ tion erfolgt; und wobei ein Ergebnis der Evaluierung an die externe Steuerung (40) oder den Tester gesendet wird.

5. Vorrichtung nach Anspruch 4, wobei die Eigenschaftspara­ meter zu einer differentiellen Linearität und einem integralen nicht linearen Fehler korrespondieren.

6. Vorrichtung nach Anspruch 4 oder 5, wobei die Übertra­ gungsinformation für das Senden eines digitalen Testausgangs­ signals in der Testanalysetabelle (85) bereitgestellt ist; und, wenn ein numerischer Code, der zu der Übertragungsinfor­ mation korrespondiert, an die Testhilfsvorrichtung (20) von der externen Steuerung (40) oder Tester gesendet wird, die Testhilfsvorrichtung (20) ein entsprechendes digitales Testausgangssignal von dem Meßdatenspeicher (66) liest, und das digitale Testausgangssignal an die externe Steuerung (40) oder den Tester gesendet wird.

7. Vorrichtung nach Anspruch 6, wobei der numerische Code, der zur Auswahl einer Übertragungsinformation verwendet wird, durch Kombination eines Codes gebildet wird, der Details eines Tests repräsentiert und eines Codes, der zur Auswahl der Über­ tragungsinformation verwendet wird.

8. Verfahren zum Testen einer integrierten Halbleiterschal­ tung durch Verwendung der Testvorrichtung zum Testen einer in­ tegrierten Halbleiterschaltung nach irgendeinem der Ansprüche 1 bis 7.