DE10145152A1 - Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen - Google Patents

Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen

Info

Publication number
DE10145152A1
DE10145152A1 DE10145152A DE10145152A DE10145152A1 DE 10145152 A1 DE10145152 A1 DE 10145152A1 DE 10145152 A DE10145152 A DE 10145152A DE 10145152 A DE10145152 A DE 10145152A DE 10145152 A1 DE10145152 A1 DE 10145152A1
Authority
DE
Germany
Prior art keywords
test
circuit
signals
digital
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10145152A
Other languages
English (en)
Inventor
Hisaya Mori
Shinji Yamada
Teruhiko Funakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE10145152A1 publication Critical patent/DE10145152A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Es wird ein Tester für integrierte Halbleiterschaltungen geschaffen, der in einer integrierten Mischsignal-Halbleiterschaltung (11) mit einer A/D-Umsetzerschaltung (52) und mit einer D/A-Umsetzerschaltung (52) eine A/D-Umsetzerschaltung (51) und eine D/A-Umsetzerschaltung (52) mit hoher Genauigkeit und mit hoher Geschwindigkeit testen kann. In der Nähe einer Testschaltungsplatine (10, 10A), auf der eine zu testende integrierte Halbleiterschaltung (11) angebracht ist, ist eine Testhilfsvorrichtung (20) vorgesehen. Die Testhilfsvorrichtung (20) umfaßt eine Datenschaltung (63) zum Liefern analoger Testsignale an die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) und digitaler Testsignale an deren D/A-Umsetzerschaltung (52), einen Meßdatenspeicher (66) zum Speichern von Testausgangssignalen von der zu testenden integrierten Halbleiterschaltung (11) und einen Analysatorabschnitt (69) zum Analysieren der in dem Meßdatenspeicher (66) gespeicherten Daten.

Description

Die Erfindung betrifft das Gebiet der Tester für integrierte Halbleiterschaltungen und der Verfahren zum Testen integrier­ ter Halbleiterschaltungen und insbesondere einen Tester für integrierte Halbleiterschaltungen mit einer A/D-Umsetzer­ schaltung zum Umsetzen analoger Signale in digitale Signale und einer D/A-Umsetzerschaltung zum Umsetzen digitaler Si­ gnale in analoge Signale sowie ein Verfahren zum Testen inte­ grierter Halbleiterschaltungen.
Im folgenden wird der Tester für eine integrierte Halbleiter­ schaltung einfach Tester genannt. In den vergangenen Jahren ist durch Kombination leistungsfähiger hochgenauer digitaler Schaltungen und analoger Schaltungen (Mischsignalisierung) in einer System-LSI, die von einer integrierten Einchip-Halblei­ terschaltung gebildet wird, die ihrerseits von mehreren Funk­ tionssystemmodulen (Einchip-LSI) gebildet wird, oder die von einer integrierten Hybridschaltung gebildet wird, in der die Integration rasch fortgeschritten, wobei die Tester für diese integrierten Halbleiterschaltungen zum Bewältigen die­ ser Mischsignalisierung ebenfalls rasch fortgeschritten sind und von Testerherstellern Tester zum Test integrierter Misch­ signal-Halbleiterschaltungen geliefert werden.
Damit die Tester an die Hochleistungsspezifikationen der in­ tegrierten Mischsignal-Halbleiterschaltungen angepaßt sind, neigen sie aber dazu, teuer zu sein. In einer solchen Situa­ tion gibt es eine Entwicklung, das Steigen der Testerkosten durch die Wiederverwendung vorhandener langsamer Tester mit niedriger Genauigkeit beispielsweise für Logik-LSIs zu ver­ meiden.
Ein signifikantes Problem, das in solchen Testern zu lösen ist, ist der Test von D/A-Umsetzerschaltungen zum Umsetzen digitaler Signale in analoge Signale und von A/D-Umsetzern zum Umsetzen analoger Signale in digitale Signale. Das Pro­ blem besteht darin, wie bei wachsender Genauigkeit dieser Umsetzerschaltungen 'Tester für integrierte Halbleiterschal­ tungen mit diesen Umsetzerschaltungen bei niedrigen Kosten zu realisieren sind.
In einem allgemeinen Testereignis für Tester gibt es entlang eines Meßwegs von einem Meßinstrument in dem Tester zu der (im folgenden DUT genannten) zu testenden integrierten Halb­ leiterschaltung mehrere Haltevorrichtungen, die den Tester und die DUT verbinden, wie etwa eine DUT-Schaltungsplatine (DUT-Platine) und ein Kabel, wobei der Meßweg lang ist, was zum Auftreten von Rauschen und zur Verringerung der Meßgenau­ igkeit führt, während es schwierig ist, mehrere DUTs gleich­ zeitig zu testen. Da ein langsamer Tester die DUT wegen sei­ ner Geschwindigkeitsbeschränkung nicht bei einer praktischen Geschwindigkeit testen kann, gibt auch die steigende Testzeit für den Test massenproduzierter DUTs Anlaß zu Besorgnis.
JP 1-316024 schlägt einen Tester mit einem Speicherelement zum Speichern umgesetzter Daten an der durch die Eingangsda­ ten in den D/A-Umsetzer der Testschaltung spezifizierten Adresse vor, in dem mit dem D/A-Umsetzer umgesetzte analoge Signale in den A/D-Umsetzer eingegeben werden, die Ausgangs­ signale des A/D-Umsetzers nacheinander in dem Speicherelement gespeichert werden, die in dem Speicherelement gespeicherten umgesetzten Daten, wenn sämtliche eingegebenen Daten umge­ setzt worden sind, nacheinander an den Tester gesendet werden und die eingegebenen Daten nacheinander mit den umgesetzten Daten in dem Tester verglichen werden.
Da die in den D/A-Umsetzer eingegebenen Daten, die Adressen des Speicherelements zum Speichern der umgesetzten Daten und die Steuersignale von dem Tester geliefert werden müssen, während außerdem die in dem Speicherelement gespeicherten Daten an den Tester geliefert werden müssen, kann aber die Meßgenauigkeit wegen dem Rauschen auf dem langen Meßweg zwi­ schen der DUT und dem Tester sinken. Außerdem ist wegen der Belegung der Anzahl der Testerstiftelektroniken die gleich­ zeitige Messung mehr als einer DUT schwierig. Da außerdem die Kommunikation zum Übertragen umgesetzter Daten an den Tester viel Zeit benötigt, während die Testergebnisse nach Abschluß sämtlicher Tests beurteilt werden, ist die Senkung der Zeit­ dauer ebenfalls schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Tester für integrierte Halbleiterschaltungen und ein Verfahren zum Testen integrierter Halbleiterschaltungen zu schaffen, die eine schnelle hochgenaue Messung bei niedrigen Kosten reali­ sieren können und die somit die obenerwähnten Nachteile nicht besitzen.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Tester für integrierte Halbleiterschaltungen nach Anspruch 1 bzw. durch ein Verfahren zum Testen integrierter Halbleiterschal­ tungen nach Anspruch 10. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß einem Merkmal der Erfindung wird eine schnelle, hochge­ naue Messung realisiert und ein Tester für integrierte Halb­ leiterschaltungen und ein Verfahren zum Testen integrierter Halbleiterschaltungen geschaffen, mit denen mehr als eine integrierte Halbleiterschaltung gleichzeitig getestet werden kann.
Gemäß einem Aspekt der Erfindung umfaßt ein Tester für inte­ grierte Halbleiterschaltungen eine Testschaltungsplatine, die Signale an eine zu testende integrierte Halbleiterschaltung, die eine A/D-Umsetzerschaltung zum Umsetzen analoger Signale in digitale Signale und eine D/A-Umsetzerschaltung zum Umset­ zen digitaler Signale in analoge Signale enthält, senden und von ihr empfangen kann, eine Testhilfsvorrichtung, die in der Nähe der Testschaltungsplatine angeordnet und mit ihr verbun­ den ist und eine Testmaschine, die mit der Testhilfsvorrich­ tung verbunden ist. Die Testhilfsvorrichtung umfaßt eine Da­ tenschaltung zum Erzeugen digitaler Testsignale und zum Lie­ fern der digitalen Testsignale an die D/A-Umsetzerschaltung der zu testenden integrierten Halbleiterschaltung, eine Test- D/A-Umsetzerschaltung zum Umsetzen der digitalen Testsignale von der Datenschaltung in analoge Testsignale und zum Liefern der analogen Testsignale an die A/D-Umsetzerschaltung der zu testenden integrierten Halbleiterschaltung, eine Test-A/D- Umsetzerschaltung zum Umsetzen analoger Testausgangssignale von der D/A-Umsetzerschaltung der zu testenden integrierten Halbleiterschaltung in digitale Testausgangssignale, einen Meßdatenspeicher zum Speichern der digitalen Testausgangssi­ gnale von der A/D-Umsetzerschaltung der zu testenden inte­ grierten Halbleiterschaltung und der digitalen Testausgangs­ signale der Test-A/D-Umsetzerschaltung und einen Analysator­ abschnitt zum Analysieren jedes der in dem Meßdatenspeicher gespeicherten digitalen Testausgangssignale. Der Tester für integrierte Halbleiterschaltungen ist so konfiguriert, daß er die digitalen Testsignale und die analogen Testsignale anhand von Anweisungen von der Testmaschine an die zu testende inte­ grierte Halbleiterschaltung liefert, während er die in dem Meßdatenspeicher gespeicherten Ergebnisse der Analyse jedes digitalen Testausgangssignals durch den Analysatorabschnitt an die Testmaschine liefert.
Gemäß einem weiteren Aspekt der Erfindung wird in einem Ver­ fahren zum Testen integrierter Halbleiterschaltungen mit ei­ ner A/D-Umsetzerschaltung zum Umsetzen analoger Signale in digitale Signale und mit einer D/A-Umsetzerschaltung zum Um­ setzen digitaler Signale in analoge Signale der Test der in­ tegrierten Halbleiterschaltung in folgender Weise durchge­ führt. In der Nähe einer Testschaltungsplatine, die Signale an die zu testende integrierte Halbleiterschaltung senden und von ihr empfangen kann, wird eine Testhilfsvorrichtung ange­ ordnet. Die Testhilfsvorrichtung umfaßt eine Datenschaltung zum Erzeugen digitaler Testsignale zum Liefern der digitalen Testsignale an die D/A-Umsetzerschaltung der zu testenden integrierten Halbleiterschaltung, eine Test-D/A-Umsetzer­ schaltung zum Umsetzen der digitalen Testsignale von der Da­ tenschaltung in analoge Testsignale und zum Liefern der ana­ logen Testsignale an die A/D-Umsetzerschaltung der zu testen­ den integrierten Halbleiterschaltung, eine Test-A/D-Umsetzer­ schaltung zum Umsetzen analoger Testausgangssignale der D/A- Umsetzerschaltung der zu testenden integrierten Halbleiter­ schaltung in digitale Testausgangssignale, einen Meßdaten­ speicher zum Speichern der digitalen Testausgangssignale von der A/D-Umsetzerschaltung der zu testenden integrierten Halb­ leiterschaltung und der digitalen Testausgangssignale der Test-A/D-Umsetzerschaltung und einen Analysatorabschnitt zum Analysieren jedes der in dem Meßdatenspeicher gespeicherten digitalen Testausgangssignale. Die digitalen Testsignale und die analogen Testsignale werden gemäß Anweisungen von einer Testmaschine an die zu testende integrierte Halbleiterschal­ tung geliefert, während die Ergebnisse der Analyse der jewei­ ligen in dem Meßdatenspeicher gespeicherten digitalen Test­ ausgangssignale durch den Analysatorabschnitt an die Testma­ schine geliefert werden.
Da die in der Nähe der Testschaltungsplatine angeordnete Testhilfsvorrichtung gemäß der Erfindung mit einer Daten­ schaltung, einer Test-D/A-Umsetzerschaltung, einer Test-A/D- Umsetzerschaltung, einem Speicher für gemessene Daten und einem DSP-Analyseabschnitt versehen ist, während die Test­ hilfsvorrichtung den Test der A/D-Umsetzerschaltung und der D/A-Umsetzerschaltung einer zu testenden integrierten Halb­ leiterschaltung ausführt, kann der Test der integrierten Mischsignal-Halbleiterschaltung mit einer A/D-Umsetzerschal­ tung und einer D/A-Umsetzerschaltung mit hoher Genauigkeit und hoher Geschwindigkeit ausgeführt werden, während die Ko­ stensenkung des Testers erreicht werden kann.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1A-1C Diagramme der Konfiguration einer ersten Aus­ führungsform eines Testers für integrierte Halbleiterschaltungen und eines Testverfahrens unter Verwendung der ersten Ausführungsform des Testers gemäß der Erfindung;
Fig. 2 einen Blockschaltplan der Konfiguration einer elektrischen Schaltung in der ersten Ausfüh­ rungsform;
Fig. 3 eine Seitenansicht des DUT-Abschnitts der zweiten Ausführungsform eines Testers für in­ tegrierte Halbleiterschaltungen gemäß der Erfindung;
Fig. 4A-4C die Konfiguration des DUT-Abschnitts der drit­ ten Ausführungsform eines Testers für inte­ grierte Halbleiterschaltungen und ein Testver­ fahren unter Verwendung der dritten Ausfüh­ rungsform des Testers gemäß der Erfindung;
Fig. 5A, 5B den DUT-Abschnitt einer vierten Ausführungs­ form eines Testers für integrierte Halbleiter­ schaltungen und ein Testverfahren unter Ver­ wendung der vierten Ausführungsform des Te­ sters gemäß der Erfindung; und
Fig. 6 einen Blockschaltplan der Schaltungskonfigura­ tion einer fünften Ausführungsform eines Te­ sters für integrierte Halbleiterschaltungen und ein Testverfahren unter Verwendung der fünften Ausführungsform des Testers gemäß der Erfindung.
Erste Ausführungsform
Fig. 1 ist ein Diagramm der Konfiguration der ersten Ausfüh­ rungsform eines Testers für integrierte Halbleiterschaltungen und eines Testverfahrens unter Verwendung der ersten Ausfüh­ rungsform des Testers gemäß der Erfindung. Fig. 1A ist eine Draufsicht der Testschaltungsplatine (DUT-Platine), während Fig. 1B eine Seitenansicht der Testschaltungsplatine und Fig. 1C ein Konfigurationsdiagramm einer Testmaschine (eines Testers) ist.
Der Tester der ersten Ausführungsform umfaßt eine Testschal­ tungsplatine (DUT-Platine) 10, eine Testhilfsvorrichtung (BOST-Vorrichtung) 20 und eine Testmaschine (Tester) 40.
In der ersten Ausführungsform dient die Testschaltungsplatine 10 zum Test einer gegossenen IC als zu testende integrierte Halbleiterschaltung (DUT) 11. Die gegossene IC ist ein inte­ grierter Halbleiterchip (IC-Chip), der mit einem Preßharz bedeckt ist und eine Anzahl von Anschlüssen besitzt, die aus dem Preßharz herausgeführt sind. Der IC-Chip dieser DUT 11 ist beispielsweise eine Einchip-Mischsignal-System-LSI, die in einem Chip einen D/A-Umsetzer zum Umsetzen digitaler Si­ gnale in analoge Signale und einen A/D-Umsetzer zum Umsetzen analoger Signale in digitale Signale enthält. Die DUT 11 kann auch eine integrierte Mischsignal-Hybridschaltung (Mischsi­ gnal-Hybrid-IC) sein, in der mehrere Chips auf einer gemein­ samen Schaltungsplatine integriert sind.
Die Testschaltungsplatine 10 besitzt einen DUT-Sockel 12 zum Einstecken der Anschlüsse einer integrierten Halbleiterschal­ tung (DUT) 11, wobei für den Test um den DUT-Sockel 12 eine große Anzahl von Verbindungsanschlüssen 13 und Relaiskonden­ satoren 14 angeordnet sind.
Unter der Testschaltungsplatine 10 ist ein Testkopf 15 ange­ ordnet. Der Testkopf 15 besitzt eine große Anzahl von An­ schlußstiften 16, die mit der Testschaltungsplatine 10 ver­ bunden werden können, wobei die benötigten Signale über diese Anschlußstifte 16 zu der DUT 11 übertragen und von ihr emp­ fangen werden.
Die Testhilfsvorrichtung (BOST-Vorrichtung) 20 ist in der Nähe der Testschaltungsplatine 10 angeordnet. In der ersten Ausführungsform ist die Testhilfsvorrichtung 20 auf einer Testhilfsplatine (BOST-Platine) 21 ausgebildet, die auf der DUT-Platine 10 angebracht ist. Auf der DUT-Platine 10 ist ein Sockel 17 zum Anbringen der BOST-Platine 21 befestigt. Die BOST-Platine 21 besitzt einen Verbinder 22, der in den Sockel 17 auf der Unterseite gesteckt ist, wobei die BOST-Platine 21 durch die in den Sockel 17 auf der DUT-Platine 10 eingesteck­ ten Verbinder 22 abgestützt ist, wobei über diesen Sockel 17 Signale an den Testkopf 15 gesendet oder von ihm empfangen werden.
Die BOST-Platine (Abkürzung von Built-Off-Self-Test-Platine) 21 ist eine Platine der externen DUT-Testhilfsvorrichtung, die der Testschaltung beim Durchführen des Selbsttests in der DUT (BIST: Built-In-Self-Test) hilft, ohne daß sie von dem Tester 40 abhängt, wobei sie einen AD/DA-Meßabschnitt 23, einen Controllerabschnitt 24, einen DSP-Analysatorabschnitt 25, einen Speicherabschnitt 26 und einen Stromversorgungsab­ schnitt 27 umfaßt.
Der Tester 40 umfaßt einen Testmustergenerator (TPG) 41, ei­ nen Stromversorgungsabschnitt 42 und einen Stiftelektronikab­ schnitt 43; er liefert die Quellspannung Vd an die BOST-Pla­ tine 21; und er sendet BOST-Steuersignale 44 an die BOST-Pla­ tine 21 und empfängt: solche von ihr. Die BOST-Steuersignale 44 umfassen nicht nur die Anweisungssignale von dem Tester 40 an die BOST-Platine 21 und an die DUT-Platine 10, sondern auch die Testanalyse-Ergebnissignale von der BOST-Platine 21 an den Tester 40. Die Steuersignale 44, die die Testanalyse­ nummer, den Code und dergleichen enthalten, die von dem Te­ ster 40 an die BOST-Platine 21 eingegeben werden, werden von dem in den Tester 40 integrierten Testmustergenerator 41 an­ hand der in dem Testprogramm beschriebenen Testsignalbedin­ gungen auf die gleiche Weise wie im Test für andere DUTs 11 als Testmustersignale erzeugt und über den Stiftelektronikab­ schnitt 43 des Testers 40 mit mehreren Signal-Ein­ gabe/Ausgabe-Stiften an die BOST-Platine 21 und an die DUT- Platine 10 geliefert. Andererseits wird das von der BOST-Pla­ tine 21 ausgegebene Testanalyseergebnis (Bestanden/Nicht-be­ standen-Informationen) an den Stiftelektronikabschnitt 43 des Testers 40 übertragen, wobei die Ergebnisinformationen anhand des Vergleichs mit den Testmustersignalen und der Beurteilung des Beurteilungsabschnitts des Stiftelektronikabschnitts 43 in den Tester genommen werden.
Fig. 2 ist ein Blockschaltplan der Konfiguration einer elek­ tronischen Schaltung in der ersten Ausführungsform. Die DUT 11 umfaßt eine A/D-Umsetzerschaltung 51, die analoge Signale in digitale Signale umsetzt, und eine D/A-Umsetzerschaltung 52, die digitale Signale in analoge Signale umsetzt.
Die BOST-Platine 21 umfaßt eine Test-D/A-Umsetzerschaltung 61, die analoge Testsignale an die A/D-Umsetzerschaltung 51 der DUT 11 liefert, und eine Test-A/D-Umsetzerschaltung 62, die analoge Testausgangssignale von der D/A-Umsetzerschaltung 52 der DUT 11 in digitale Testausgangssignale umsetzt. Ferner umfaßt die BOST-Platine 21 eine DAC-Eingangsdatenschaltung (DAC-Zähler) 63, eine Datenschreibsteuerschaltung 64, einen Meßdatenspeicher-Adressenzähler 65, einen Meßdatenspeicher 66, eine Referenztaktschaltung 67, eine Taktgeneratorschal­ tung 68 und einen DSP-Analyseabschnitt 69. Der DSP-Analyseab­ schnitt 69 umfaßt einen DSP-Programm-ROM 70.
Die Test-D/A-Umsetzerschaltung 61, die Test-A/D-Umsetzer­ schaltung 62, die DAC-Eingangsdatenschaltung 63, die Daten­ schreibsteuerschaltung 64 und der Meßdatenspeicher-Adressen­ zähler 65 sind in dem D/A- und A/D-Meßabschnitt 23 in Fig. 1 enthalten, während der Meßdatenspeicher 66 in dem Speicherab­ schnitt 26 und der DSP-Analyseabschnitt 69 in den DSP-Analy­ seabschnitt 25 enthalten ist.
Die digitalen Signale für den Test (die Testdaten) sind in der DAC-Eingangsdatenschaltung 63 gespeichert und werden von dieser DAC-Eingangsdatenschaltung 63 anhand des Befehls von dem Tester 40 an die D/A-Umsetzerschaltung 52 der DUT 11 und an die Test-D/A-Umsetzerschaltung 61 der BOST-Platine 21 ge­ liefert.
Die an die Test-D/A-Umsetzerschaltung 61 gelieferten digita­ len Signale für den Test (Testdaten) werden in analoge Test­ signale umgesetzt, an die A/D-Umsetzerschaltung 51 der DUT 11 geliefert, in dieser A/D-Umsetzerschaltung 51 der DUT 11 in digitale Testausgangssignale umgesetzt und an den Meßdaten­ speicher 66 geliefert.
Andererseits werden die direkt von der DAC-Eingangsdaten­ schaltung 63 an die D/A-Umsetzerschaltung 52 der DUT 11 ge­ lieferten digitalen Testsignale in der D/A-Umsetzerschaltung 52 in analoge Testausgangssignale umgesetzt und weiter in der A/D-Umsetzerschaltung 62 der BOST-Platine 21 in digitale Testausgangssignale umgesetzt, die an den Meßdatenspeicher 66 geliefert werden.
Der Meßdatenspeicher 66 speichert diese von der A/D-Umsetzer­ schaltung 51 der DUT 11 gelieferten digitalen Testausgangssi­ gnale sowie die von der D/A-Umsetzerschaltung 52 über die A/D-Umsetzerschaltung 62 gelieferten digitalen Testausgangs­ signale nacheinander an spezifizierten Adressen.
Die A/D-Umsetzerschaltung 51 der DUT 11 und die A/D-Umsetzer­ schaltung 62 der BOST-Platine 21 setzen die analogen Signale nacheinander in digitale Signale um und geben jedesmal, wenn ein digitales Signal erzeugt ist, jeweils BUSY-Signale aus. Diese BUSY-Signale werden an die Datenschreibsteuerschaltung 64 auf der BOST-Platine 21 geliefert. Die Datenschreibsteuer­ schaltung 64 rückt die digitalen Testdaten der DAC-Eingangs­ datenschaltung 63 anhand der gelieferten BUSY-Signale nach­ einander für jede Dateneinheit in die nächsten digitalen Testdaten vor und bewirkt, daß die Adresse des Meßdatenspei­ chers 66 für den Meßdatenspeicher-Adressenzähler 65 vorge­ rückt wird.
Somit werden die Codes der in der DUT 11 umgesetzte digitalen Testdaten durch die BUSY-Signale in die DAC-Eingangsdaten­ schaltung 63 vorgerückt, wobei die in der DUT 11 umgesetzten Adressen zum Speichern der digitalen Testausgangssignale in dem Meßdatenspeicher 66 nacheinander vorgerückt werden und wobei somit die für den Test erforderliche Umsetzung in der A/D-Umsetzerschaltung 51 und in der D/A-Umsetzerschaltung 52 in der DUT 11 nacheinander ausgeführt wird, während die umge­ setzten Meßdaten nacheinander in dem Meßdatenspeicher 66 ge­ speichert werden. Anschließend wird der Umsetzungstest bis zum letzten Codesatz in dem DSP-Analyseabschnitt 69 der BOST- Platine 21 fortgesetzt, wobei sämtliche Ergebnisse in dem Meßdatenspeicher 66 gespeichert werden.
Nach Abschluß des Umsetzungstests durch die A/D-Umsetzer­ schaltung 51 und die D/A-Umsetzerschaltung 52 in der DUT 11 liest der DSP-Analyseabschnitt 69 auf der BOST-Platine 21 unter Verwendung des in dem DSP-Programm-ROM 70 gespeicherten Programms nacheinander die in dem Meßdatenspeicher 66 gespei­ cherten umgesetzten Daten und analysiert die Umsetzungseigen­ schaften. Diese Analyse umfaßt die Berechnung der Parameter der A/D-Umsetzungseigenschaften, der Parameter der D/A-Umset­ zungseigenschaften, der differentiellen Linearität, des inte­ gralen nichtlinearen Fehlers und dergleichen, wobei das Er­ gebnis der Analyse (Bestanden/Nicht-bestanden-Informationen) von der BOST-Platine 21 an den Tester 40 gesendet wird, wo die Testergebnisse verarbeitet werden.
Da die BOST-Platine 21 in der ersten Ausführungsform in der Nähe der DUT-Platine 10 angeordnet ist und die Funktion zum Durchführen des Umsetzungstests der A/D-Umsetzerschaltung 51 und der D/A-Umsetzerschaltung 52 der DUT 11 besitzt, kann dieser Umsetzungstest auf der BOST-Platine 21 durchgeführt werden. Im Ergebnis kann die analoge Meßsystemleitung zwi­ schen der DUT-Platine 10 und der BOST-Platine 21 verkürzt werden, das Auftreten von Meßfehlern wegen Rauschens ausrei­ chend beschränkt werden, der hochgenaue Test realisiert wer­ den und der Test anhand des Sendens und Empfangens der Si­ gnale zwischen der DUT-Platine 10 und der nahegelegenen BOST- Platine 21 mit höherer Geschwindigkeit durchgeführt werden. Da die analoge Meßsystemleitung zwischen der BOST-Platine 21 und dem Tester 40 weggelassen werden kann, kann die Genauig­ keit des Tests verbessert werden. Da außerdem der erforderli­ che Umsetzungstest auf der BOST-Platine 21 abgeschlossen wird und die Ergebnisse an den Tester 40 übertragen werden, kann die Testgeschwindigkeit im Vergleich dazu, daß die umgesetz­ ten Daten an den Tester 40 gesendet werden, verbessert wer­ den.
Da die Umsetzungstestfunktion der A/D-Umsetzerschaltung 51 und der D/A-Umsetzerschaltung 52 in der ersten Ausführungs­ form auf der BOST-Platine 21 angeordnet ist, braucht die um­ fangreiche Funktion hierfür nicht zu dem Tester 40 hinzuge­ fügt zu werden, wobei steigende Kosten des Testers 40 vermie­ den werden können und sogar ein herkömmlicher langsamer Te­ ster verwendet werden kann. Da die Erweiterung der Funktionen durch eine Hardwarekonfiguration beschränkt ist, während die Verbesserung des Testers selbst erforderlich ist, können die Entwicklungskosten bei der Herstellung eines Testers 40 mit einer Spezialmeßfunktion steigen. Da gemäß der ersten Ausfüh­ rungsform der Testmustergenerator und die Stiftelektroniken verwendet werden, die typischerweise in allgemeinen Testern eingesetzt werden, kann die BOST-Platine konfiguriert und gesteuert werden, ohne daß sie durch verschiedene Spezifika­ tionen und Beschränkungen der Tester beeinflußt wird, wobei eine Anwendung auf verschiedene Tester möglich ist.
Zweite Ausführungsform
Fig. 3 ist eine Seitenansicht des DUT-Abschnitts der zweiten Ausführungsform eines Testers für integrierte Halbleiter­ schaltungen und eines Testverfahrens unter Verwendung der zweiten Ausführungsform des Testers gemäß der Erfindung. In der zweiten Ausführungsform ist die BOST-Platine 21 der er­ sten Ausführungsform auf der Oberseite der DUT-Platine 10 angeordnet. Außerdem wird in der zweiten Ausführungsform eine gegossene integrierte Halbleiterschaltung, deren A/D-Umsetzer 41 und D/A-Umsetzer 42 getestet werden, in den Sockel 12 auf der DUT-Platine 10 gesteckt.
In Fig. 3 ist auf der rechten Oberseite der DUT-Platine 10 eine BOST-Platine 21 angeordnet, wobei die beiden Platinen in diesem Abschnitt verbunden sind, während zwischen den beiden Platinen und dem Testkopf 15 Signale gesendet und empfangen werden. Die Konfiguration auf der BOST-Platine 20 ist die gleiche wie die Konfiguration aus Fig. 1, und ihre Schal­ tungskonfiguration ist die gleiche wie die Schaltungskonfigu­ ration aus Fig. 2.
Dritte Ausführungsform
Fig. 4 zeigt die Konfiguration des DUT-Abschnitts der dritten Ausführungsform eines Testers für integrierte Halbleiter­ schaltungen und ein Testverfahren unter Verwendung der drit­ ten Ausführungsform des Testers gemäß der Erfindung. Fig. 4A ist eine Draufsicht der BOST-Platine 21A, während Fig. 4B eine Draufsicht der BOST-Schnittstellenplatine, Fig. 4C eine Draufsicht der DUT-Platine 10A und Fig. 4D eine Seitenansicht der DUT-Platine 10A ist. In der dritten Ausführungsform wird eine integrierte Halbleiterschaltung in einem Waferzustand dem Test ausgesetzt (DUT). Die DUT-Platine 10A ist eine kreisförmige Sondenkarte, die auf der Unterseite in ihrem Mittelabschnitt eine große Anzahl von Sonden 30 für den Wafer 11A besitzt. Auf der DUT-Platine 10A ist über eine Verbin­ dungsstruktur 31 eine BOST-Schnittstellenplatine 32 angeord­ net, auf der ein Verbinder 33 befestigt ist. Die BOST-Platine 21A, die die BOST-Vorrichtung 20 bildet, ist ebenfalls kreis­ förmig, wobei auf der Oberseite dieser BOST-Platine 21A eben­ falls der AD/DA-Meßabschnitt 23, ein Controllerabschnitt 24, ein Speicherabschnitt 26, ein DSP-Analyseabschnitt 25 und eine Stromversorgung 27 angeordnet sind.
Die Konfiguration der elektrischen Schaltung der dritten Aus­ führungsform ist die gleiche wie die Konfiguration aus Fig. 2 in der ersten Ausführungsform, wobei der Test dadurch, daß in dem Abschnitt, der dem Chip des Wafers 11A entspricht, ein Kontakt der Sonde 30 zu einer großen Anzahl von Anschlüssen hergestellt wird, ähnlich wie in der ersten Ausführungsform durchgeführt wird. Der Abschnitt, der dem Chip des Wafers 11A entspricht, wird nacheinander verschoben, wobei nacheinander benachbarte den Chips entsprechende Abschnitte getestet wer­ den.
Vierte Ausführungsform
Fig. 5 zeigt den DUT-Abschnitt der vierten Ausführungsform eines Testers für integrierte Halbleiterschaltungen und ein Testverfahren unter Verwendung der vierten Ausführungsform des Testers gemäß der Erfindung, wobei Fig. 5A eine Seitenan­ sicht und Fig. 5B eine Draufsicht ist. In der vierten Ausfüh­ rungsform sind die BOST-Platine 20A aus der dritten Ausfüh­ rungsform sowie die BOST-Schnittstellenplatine 17 und die Verbindungsstruktur 16 weggelassen. Die erforderliche Verbin­ dung ist dadurch ausgeführt, daß ein AD/DA-Meßabschnitt 21, ein Steuerabschnitt 22, ein Speicherabschnitt 24, ein DSP- Analyseabschnitt 23 und ein Stromversorgungsabschnitt 25, die die BOST-Vorrichtung 20 bilden, sämtlich auf der Oberseite der DUT-Platine 10A mit den Sonden 30 angeordnet sind.
Die Schaltungskonfiguration der vierten Ausführungsform ist die gleiche wie die Konfiguration aus Fig. 2 in der ersten Ausführungsform, wobei der Test der A/D-Umsetzerschaltung 51 und der D/A-Umsetzerschaltung 52 der DUT 11A in der gleichen Weise wie in der ersten Ausführungsform durchgeführt wird.
Da die BOST-Vorrichtung 20 oder die BOST-Platine 21 oder 21A in der zweiten, dritten und vierten Ausführungsform in der Nähe der DUT-Platine 10 oder 10A angeordnet sind, während der Test in der gleichen Weise wie in der ersten Ausführungsform durchgeführt wird, können wie in der ersten Ausführungsform ein hochgenauer schneller Test und die Kostensenkung der Vor­ richtung erreicht werden.
Fünfte Ausführungsform
Fig. 6 ist ein Blockschaltplan der Schaltungskonfiguration der fünften Ausführungsform eines Testers für integrierte Halbleiterschaltungen und eines Testverfahrens unter Verwen­ dung der fünften Ausführungsform des Testers der Erfindung. In der fünften Ausführungsform ist die A/D-Umsetzerschaltung 51 von einem Typ, der keine BUSY-Signale erzeugt. Somit wer­ den von dem Tester 40 Auslösesignale 74 zum Vorrücken der digitalen Testdaten der Datenschaltung 63 in die digitale Einheit und zum Vorrücken der Adresse des Meßdatenspeichers 66 geliefert. Da die A/D-Umsetzerschaltung 62 so konfiguriert werden kann, daß BUSY-Signale erzeugt werden, können diese BUSY-Signale zusammen mit den Auslösesignalen 74 verwendet werden. Die anderen Konfigurationen sind die gleichen wie die aus Fig. 2.
Da die von dem Tester 40 an die BOST-Vorrichtung 20 gesende­ ten Auslösesignale 74 in der fünften Ausführungsform digitale Signale sind, während zwischen dem Tester 40 und der BOST- Vorrichtung 20 kein leicht durch Rauschen beeinflußtes analo­ ges Signalsystem hinzugefügt ist, kann außerdem wie in der ersten Ausführungsform ein hochgenauer, schneller Test er­ reicht werden.
Da die in der Nähe der Testschaltungsplatine angeordnete Testhilfsvorrichtung gemäß der Erfindung wie oben beschrieben mit einer Datenschaltung, einer Test-D/A-Umsetzerschaltung, einer Test-A/D-Umsetzerschaltung, einem Meßdatenspeicher und einem DSP-Analyseabschnitt versehen ist, während die Test­ hilfsvorrichtung den Test der A/D-Umsetzerschaltung und der D/A-Umsetzerschaltung einer zu testenden integrierten Halb­ leiterschaltung durchführen kann, kann der Test einer inte­ grierten Mischsignal-Halbleiterschaltung mit einer A/D-Umset­ zerschaltung und mit einer D/A-Umsetzerschaltung mit hoher Genauigkeit und mit hoher Geschwindigkeit durchgeführt werden und die Kostensenkung des Testers erreicht werden.
Außerdem wird der Test der A/D-Umsetzerschaltung und der D/A- Umsetzerschaltung der gegossenen integrierten Halbleiter­ schaltung in dem Tester, dessen Testschaltungsplatine mit einem Sockel zum Anbringen der gegossenen 1C versehen ist, leicht durchgeführt, während der ähnliche Test unter Verwen­ dung der mit Sonden versehenen Testschaltungsplatine eben­ falls leicht in dem Waferzustand durchgeführt werden kann.
Außerdem kann in dem Tester, dessen Testhilfsvorrichtung eine Testhilfsplatine mit einer Datenschaltung, einer Test-D/A- Umsetzerschaltung, einer Test-A/D-Umsetzerschaltung, einem Meßdatenspeicher und einem DSP-Analyseabschnitt umfaßt, die Testhilfsvorrichtung in der Testhilfsplatine konzentriert sein, um die Vorrichtung zu vereinfachen. In dem Tester, des­ sen Testhilfsplatine in den Sockel der Testschaltungsplatine gesteckt wird, kann dessen Baueinheit vereinfacht werden, während beim Anordnen der Testhilfsplatine auf der Testschal­ tungsplatine sogar der Tester vereinfacht werden kann.
Außerdem kann in dem Tester, dessen Testhilfsvorrichtung di­ rekt auf der Testschaltungsplatine angebracht ist, die Konfi­ guration des Testers weiter vereinfacht werden.
Außerdem kann in dem Tester, der Vorrücksignale von der Test- A/D-Umsetzerschaltung und von der A/D-Umsetzerschaltung der zu testenden integrierten Halbleiterschaltung erzeugt, und der Vorrücksignale von der Testmaschine erzeugt, durch das Vorrücken der digitalen Testsignale oder der Adresse des Meß­ datenspeichers anhand des Vorrücksignals ein effektiver Test durchgeführt werden.
Offensichtlich sind im Licht der obengenannten Lehre viele Abwandlungen und Änderungen der Erfindung möglich. Somit ist selbstverständlich, daß die Erfindung im Umfang der beigefüg­ ten Ansprüche anders als oben beschrieben ausgeführt werden kann.
Die gesamte Offenbarung von JP 2000-356724-A, eingereicht am 22. November 2000, einschließlich der Beschreibung, der An­ sprüche, der Zeichnung und der Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung beruht, ist hiermit in ihrer Gesamtheit durch Literaturhinweis eingefügt.

Claims (18)

1. Tester für integrierte Halbleiterschaltungen, mit:
einer Testschaltungsplatine (10, 10A), die Signale an eine zu testende integrierte Halbleiterschaltung (11), die eine A/D-Umsetzerschaltung (51) zum Umsetzen analoger Signale in digitale Signale und eine D/A-Umsetzerschaltung (52) zum Umsetzen digitaler Signale in analoge Signale enthält, senden und von ihr empfangen kann;
einer Testhilfsvorrichtung (20), die in der Nähe der Testschaltungsplatine (10, 10A) angeordnet und mit ihr ver­ bunden ist; und
einer Testmaschine (40), die mit der Testhilfsvorrich­ tung (20) verbunden ist,
wobei die Testhilfsvorrichtung (20) umfaßt:
eine Datenschaltung (63) zum Erzeugen digitaler Testsi­ gnale und zum Liefern der digitalen Testsignale an die D/A- Umsetzerschaltung (52) der zu testenden integrierten Halblei­ terschaltung (11);
eine Test-D/A-Umsetzerschaltung (61) zum Umsetzen der digitalen Testsignale von der Datenschaltung (63) in analoge Testsignale und zum Liefern der analogen Testsignale an die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11);
eine Test-A/D-Umsetzerschaltung (62) zum Umsetzen analo­ ger Testausgangssignale von der D/A-Umsetzerschaltung (52) der zu testenden integrierten Halbleiterschaltung (11) in digitale Testausgangssignale;
einen Meßdatenspeicher (66) zum Speichern der digitalen Testausgangssignale von der A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) und der digi­ talen Testausgangssignale der Test-A/D-Umsetzerschaltung (62); und
einen Analysatorabschnitt (69) zum Analysieren jedes der in dem Meßdatenspeicher (66) gespeicherten digitalen Testaus­ gangssignale, wobei
der Tester für integrierte Halbleiterschaltungen so konfiguriert ist, daß er die digitalen Testsignale und die analogen Testsignale anhand von Anweisungen von der Testma­ schine (40) an die zu testende integrierte Halbleiterschal­ tung (11) liefert, während er die in dem Meßdatenspeicher (66) gespeicherten Ergebnisse der Analyse jedes digitalen Testausgangssignals durch den Analysatorabschnitt (69) an die Testmaschine (40) liefert.
2. Tester für integrierte Halbleiterschaltungen nach An­ spruch 1, dadurch gekennzeichnet, daß jede integrierte Halb­ leiterschaltung (11) als gegossene IC konstruiert ist, bei der ein integrierter Halbleiterschaltungschip mit einem Preß­ harz eingeschlossen ist, aus dem mehrere Anschlüsse geführt sind, wobei die Testschaltungsplatine (10, 10A) einen Sockel (12) zum Anbringen der gegossenen IC besitzt.
3. Tester für integrierte Halbleiterschaltungen nach An­ spruch 1, dadurch gekennzeichnet, daß jede integrierte Halb­ leiterschaltung (11) in einem Halbleiterwafer (11A) enthalten ist, während die Testschaltungsplatine (10, 10A) mit mehreren Sonden (30) versehen ist, die mit den integrierten Halblei­ terschaltungen (11, 11A) in Kontakt stehen.
4. Tester für integrierte Halbleiterschaltungen nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß die Test­ hilfsvorrichtung (20) eine Testhilfsplatine (21, 21A) ent­ hält, die die Test-D/A-Umsetzerschaltung (61), die Test-A/D- Umsetzerschaltung (62), den Meßdatenspeicher (66) und die Analysatorschaltung (69) trägt.
5. Tester für integrierte Halbleiterschaltungen nach An­ spruch 4, dadurch gekennzeichnet, daß die Testhilfsplatine (21, 21A) in der Weise konstruiert ist, daß sie in den Sockel (17) auf der Testschaltungsplatine (10, 10A) eingesetzt wer­ den kann.
6. Tester für integrierte Halbleiterschaltungen nach An­ spruch 4, dadurch gekennzeichnet, daß die Testhilfsplatine (21, 21A) auf der Testschaltungsplatine (10, 10A) angebracht ist.
7. Tester für integrierte Halbleiterschaltungen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Test­ hilfsvorrichtung (20) direkt an der Testschaltungsplatine (10, 10A) befestigt ist.
8. Tester für integrierte Halbleiterschaltungen nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß die Test- A/D-Umsetzerschaltung (62) und die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) jedes­ mal, wenn ein digitales Testausgangssignal ausgegeben wird, ein Vorrücksignal ausgeben, wobei das digitale Testsignal von der Datenschaltung (63) vorrückt und die Adresse des Meßda­ tenspeichers (66) vorrückt.
9. Tester für integrierte Halbleiterschaltungen nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Test­ maschine (40) jedesmal, wenn die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) ein digitales Testausgangssignal ausgibt, ein Vorrücksignal aus­ gibt, wobei anhand des Vorrücksignals das digitale Testsignal von der Datenschaltung (63) vorrückt und die Adresse des Meß­ datenspeichers (66) vorrückt.
10. Verfahren zum Testen integrierter Halbleiterschaltungen mit einer A/D-Umsetzerschaltung (51) zum Umsetzen analoger Signale in digitale Signale und mit einer D/A-Umsetzerschal­ tung (52) zum Umsetzen digitaler Signale in analoge Signale, wobei der Test der integrierten Halbleiterschaltung in der Weise durchgeführt wird, daß in der Nähe einer Testschal­ tungsplatine (10, 10A), die Signale an die zu testende inte­ grierte Halbleiterschaltung (11) senden und von ihr empfangen kann, eine Testhilfsvorrichtung (20) angeordnet wird, die umfaßt:
eine Datenschaltung (63) zum Erzeugen digitaler Testsi­ gnale und zum Liefern der digitalen Testsignale an die D/A- Umsetzerschaltung (52) der zu testenden integrierten Halblei­ terschaltung (11);
eine Test-D/A-Umsetzerschaltung (61) zum Umsetzen der digitalen Testsignale: von der Datenschaltung (63) in analoge Testsignale zum Liefern der analogen Testsignale an die A/D- Umsetzerschaltung (51) der zu testenden integrierten Halblei­ terschaltung (11);
eine Test-A/D-Umsetzerschaltung (62) zum Umsetzen analo­ ger Testausgangssignale der D/A-Umsetzerschaltung (52) der zu testenden integrierten Halbleiterschaltung (11) in digitale Testausgangssignale;
einen Meßdatenspeicher (66) zum Speichern der digitalen Testausgangssignale von der A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) und der digi­ talen Testausgangssignale der Test-A/D-Umsetzerschaltung (62); und
einen Analysatorabschnitt (69) zum Analysieren jedes der in dem Meßdatenspeicher (66) gespeicherten digitalen Testaus­ gangssignale, wobei
die digitalen Testsignale und die analogen Testsignale gemäß Anweisungen von einer Testmaschine (40) an die zu te­ stende integrierte Halbleiterschaltung (11) geliefert werden, während die Ergebnisse der Analyse der jeweiligen in dem Meß­ datenspeicher (66) gespeicherten digitalen Testausgangssi­ gnale durch den Analysatorabschnitt (69) an die Testmaschine (40) geliefert werden.
11. Verfahren zum Testen integrierter Halbleiterschaltungen nach Anspruch 10, dadurch gekennzeichnet, daß die zu testen­ den integrierten Halbleiterschaltungen (11) gegossene ICs sind, bei denen ein integrierter Halbleiterschaltungschip mit einem Preßharz eingeschlossen ist, aus dem mehrere Anschlüsse geführt sind, wobei der Test dadurch ausgeführt wird, daß die gegossene 1C in einem Sockel (12) der Testschaltungsplatine (10, 10A) angebracht wird.
12. Verfahren zum Testen integrierter Halbleiterschaltungen nach Anspruch 10, dadurch gekennzeichnet, daß die zu testen­ den integrierten Halbleiterschaltungen (11) in einem Halblei­ terwafer (11A) enthalten sind, wobei der Test dadurch durch­ geführt wird, daß mehrere auf der Testschaltungsplatine (10, 10A) vorgesehene Sonden (30) mit den zu testenden integrier­ ten Halbleiterschaltungen (11, 11A) in Kontakt gebracht wer­ den.
13. Verfahren zum Testen integrierter Halbleiterschaltungen nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Testhilfsvorrichtung (20) eine Testhilfsplatine (21, 21A) enthält, die die Test-D/A-Umsetzerschaltung (61), die Test-A/D-Umsetzerschaltung (62), den Meßdatenspeicher (66) und die Analysatorschaltung (69) trägt, wobei der Test da­ durch durchgeführt wird, daß die Testhilfsplatine (21, 21A) in der Nähe der Testschaltungsplatine (10, 10A) angeordnet wird.
14. Verfahren zum Testen integrierter Halbleiterschaltungen nach Anspruch 13, dadurch gekennzeichnet, daß der Test da­ durch durchgeführt wird, daß die Testhilfsplatine (21, 21A) in einen Sockel (17) auf der Testschaltungsplatine (10, 10A) gesteckt wird.
15. Verfahren zum Testen integrierter Halbleiterschaltungen nach Anspruch 13, dadurch gekennzeichnet, daß der Test da­ durch durchgeführt wird, daß die Testhilfsplatine (21, 21A) auf der Testschaltungsplatine (10, 10A) angebracht wird.
16. Verfahren zum Testen integrierter Halbleiterschaltungen nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß der Test dadurch durchgeführt wird, daß die Testhilfsvor­ richtung (20) direkt an der Testschaltungsplatine (10, 10A) befestigt wird.
17. Verfahren zum Testen integrierter Halbleiterschaltungen nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß der Test in der. Weise durchgeführt wird, daß jedesmal, wenn durch die Test-A/D-Umsetzerschaltung (62) und durch die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) die digitalen Testausgangssignale ausgegeben werden, ein Vorrücksignal ausgegeben wird, wobei anhand des Vorrücksignals das digitale Testsignal von der Datenschaltung (63) vorrückt und die Adresse des Meßdaten­ speichers (66) vorrückt.
18. Verfahren zum Testen integrierter Halbleiterschaltungen nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß der Test in der Weise durchgeführt wird, daß die Testma­ schine (40) jedesmal, wenn die A/D-Umsetzerschaltung (51) der zu testenden integrierten Halbleiterschaltung (11) ein digi­ tales Testausgangssignal ausgibt, ein Vorrücksignal ausgibt, wobei anhand des Vorrücksignals das digitale Testsignal von der Datenschaltung (63) vorrückt und die Adresse des Meßda­ tenspeichers (66) vorrückt.
DE10145152A 2000-11-22 2001-09-13 Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen Ceased DE10145152A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000356724A JP2002162450A (ja) 2000-11-22 2000-11-22 半導体集積回路の試験装置および半導体集積回路の試験方法

Publications (1)

Publication Number Publication Date
DE10145152A1 true DE10145152A1 (de) 2002-06-06

Family

ID=18828908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10145152A Ceased DE10145152A1 (de) 2000-11-22 2001-09-13 Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen

Country Status (6)

Country Link
US (1) US6642736B2 (de)
JP (1) JP2002162450A (de)
KR (1) KR20020040545A (de)
CN (1) CN1354503A (de)
DE (1) DE10145152A1 (de)
TW (1) TW518644B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900627B2 (en) 2001-02-08 2005-05-31 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit
DE102005045183A1 (de) * 2005-09-21 2007-03-22 Infineon Technologies Ag Testvorrichtung für digitalisierte Testantworten, Verfahren zum Testen von Halbleiterbauteilen und Diagnoseverfahren für ein Halbleiterbauteil

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034900C2 (de) * 2000-07-18 2002-07-18 Infineon Technologies Ag System zum Test schneller synchroner Digitalschaltungen, insbesondere Halbleiterspeicherbausteinen
JP2003075515A (ja) 2001-08-31 2003-03-12 Mitsubishi Electric Corp 半導体集積回路の試験装置およびその試験方法
JP4291596B2 (ja) 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
US7444571B1 (en) * 2003-02-27 2008-10-28 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7216276B1 (en) 2003-02-27 2007-05-08 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7496818B1 (en) 2003-02-27 2009-02-24 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
JP2005009942A (ja) * 2003-06-18 2005-01-13 Matsushita Electric Ind Co Ltd 半導体集積回路の試験装置
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7765424B2 (en) 2005-08-19 2010-07-27 Micron Technology, Inc. System and method for injecting phase jitter into integrated circuit test signals
US7327153B2 (en) * 2005-11-02 2008-02-05 Texas Instruments Incorporated Analog built-in self-test module
US7355387B2 (en) * 2005-12-08 2008-04-08 Micron Technology, Inc. System and method for testing integrated circuit timing margins
TWI338149B (en) * 2007-05-18 2011-03-01 King Yuan Electronics Co Ltd An under testing device interface with mixed-signal processing circuit
CN101339225B (zh) * 2007-07-06 2010-09-29 京元电子股份有限公司 具有混合信号处理装置的测试界面
US20090090908A1 (en) * 2007-10-05 2009-04-09 International Business Machines Corporation Providing A Duplicate Test Signal Of An Output Signal Under Test In An Integrated Circuit
US7969168B1 (en) 2008-06-11 2011-06-28 Mediatek Inc. Integrated circuit with built-in self test circuit
US8289039B2 (en) * 2009-03-11 2012-10-16 Teradyne, Inc. Pin electronics liquid cooled multi-module for high performance, low cost automated test equipment
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011002709A1 (en) * 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8274296B2 (en) 2009-11-11 2012-09-25 Advantest Corporation Test apparatus and electronic device that tests a device under test
CN102207535B (zh) * 2010-03-30 2014-04-30 上海摩波彼克半导体有限公司 对含adc和dac的模拟基带芯片自动测试的电路结构及方法
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US20140154997A1 (en) 2012-11-30 2014-06-05 Mediatek Inc. Rf testing system
US10069578B2 (en) 2011-06-13 2018-09-04 Mediatek Inc. RF testing system with parallelized processing
US10320494B2 (en) 2011-06-13 2019-06-11 Mediatek Inc. RF testing system using integrated circuit
CN102998611A (zh) * 2011-09-09 2013-03-27 中国航天科工集团第三研究院第八三五八研究所 一种对包含adc和dac的电路的快速检测方法
CN102394649B (zh) * 2011-11-08 2015-05-20 上海捷策创电子科技有限公司 基于晶振的高带宽高速模数转换器量产测试装置与方法
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
CN102818984A (zh) * 2012-08-15 2012-12-12 浙江大学 一种光纤陀螺信号处理电路的快速检测方法
CN104035019B (zh) * 2013-03-07 2016-12-28 致茂电子(苏州)有限公司 半导体电路测试装置及其转接模块
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
CN103645432B (zh) * 2013-09-25 2016-03-23 临安科泰通信科技有限公司 信号复现式集成电路板故障检测装置
US9482718B2 (en) * 2014-01-13 2016-11-01 Texas Instruments Incorporated Integrated circuit
CN103941119B (zh) * 2014-03-27 2016-09-07 北京汇德信科技有限公司 一种多功能可编程信号发生参数测试系统
CN104198917B (zh) * 2014-08-07 2017-04-19 兆讯恒达微电子技术(北京)有限公司 一种磁卡解码芯片的自动化测试系统及方法
CN105652109A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 系统与已校正装置
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
CN109343516A (zh) * 2018-12-11 2019-02-15 广西玉柴机器股份有限公司 一种测量评估发动机控制器ad转换精度的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316024A (ja) 1988-06-15 1989-12-20 Mitsubishi Electric Corp Ｄ／ａ変換器のテスト装置
US5509019A (en) * 1990-09-20 1996-04-16 Fujitsu Limited Semiconductor integrated circuit device having test control circuit in input/output area
KR960000793B1 (ko) * 1993-04-07 1996-01-12 삼성전자주식회사 노운 굳 다이 어레이 및 그 제조방법
JPH07128405A (ja) * 1993-10-29 1995-05-19 Hitachi Ltd Ｌｓｉテストボード
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
JP4414502B2 (ja) * 1999-02-25 2010-02-10 東京エレクトロン株式会社 プロービングカード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900627B2 (en) 2001-02-08 2005-05-31 Renesas Technology Corp. Apparatus and method for testing semiconductor integrated circuit
DE102005045183A1 (de) * 2005-09-21 2007-03-22 Infineon Technologies Ag Testvorrichtung für digitalisierte Testantworten, Verfahren zum Testen von Halbleiterbauteilen und Diagnoseverfahren für ein Halbleiterbauteil
US7720645B2 (en) 2005-09-21 2010-05-18 Infineon Technologies Ag Test apparatus for digitized test responses, method for testing semiconductor devices and diagnosis method for a semiconductor device
DE102005045183B4 (de) * 2005-09-21 2011-03-31 Infineon Technologies Ag Testvorrichtung und Verfahren zum Auswerten einer digitalisierten Testantwort

Also Published As

Publication number Publication date
US6642736B2 (en) 2003-11-04
KR20020040545A (ko) 2002-05-30
JP2002162450A (ja) 2002-06-07
CN1354503A (zh) 2002-06-19
TW518644B (en) 2003-01-21
US20020062200A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
DE10145152A1 (de) Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen
DE60121064T2 (de) Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen
DE3709032C2 (de)
DE68922695T2 (de) Diagnostika einer Leiterplatte mit einer Mehrzahl elektronischer Hybridbauelemente.
DE10118206A1 (de) Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem
DE10304880A1 (de) Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von integrierten Schaltungen
DE10053878A1 (de) Halbleiterprüfsystem
DE19915398A1 (de) Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren
DE2639323A1 (de) System zur fehleranalysierung bei gedruckten schaltungsplatinen
DE19853069A1 (de) Halbleiterprüfungsgerät
DE10150058A1 (de) Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE10355116B4 (de) Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung
DE112008001350B4 (de) Kalibrieren von Phasenschwankungen
DE10150404A1 (de) Apparat und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE112010000706B4 (de) Prüfvorrichtung
DE2349607C2 (de) Verfahren zur Prüfung der Schaltgeschwindigkeit von integrierten Schaltkreiselementen
DE10150406A1 (de) Vorrichtung und Verfahren zum Testen von integrierten Halbleiterschaltungen
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE102005041614A1 (de) Halbleiter-Bauelement-Testsystem mit Test-Schnittstellen-Einrichtung
DE10211894A1 (de) Systeme und Verfahren zum Ermöglichen eines Testens von Anschlußstellenempfängern integrierter Schaltungen
DE10150370A1 (de) Apparat und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE10318181A1 (de) Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung
DE10214148A1 (de) Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems
DE19819570C2 (de) Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
EP1046921B1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection