CN104198917B - 一种磁卡解码芯片的自动化测试系统及方法 - Google Patents

Abstract

本发明提供了一种磁卡解码芯片的自动化测试系统，包括PC机，单片机，D/A转换器，运算放大器电路，芯片外围电路。本发明所述磁卡解码芯片的自动化测试系统，结构简单，操作方便，实现了自动化测试，同时提供的测试场景更丰富，测试范围更大，测试结果更稳定可靠。本发明还提供了一种磁卡解码芯片的自动化测试方法。

Description

一种磁卡解码芯片的自动化测试系统及方法

技术领域

本发明涉及磁卡测试领域，更具体地涉及一种磁卡解码芯片的自动化测试系统及方法。

背景技术

磁卡目前被广泛的应用于银行卡、身份识别卡和购物卡等。磁卡上记录了一系列的采用F2F双相编码的二进制数据。这些数据包含卡号和身份识别等信息，符合ISO7811标准编码规则。

双相编码的原理如图1所示：在一个数据周期内如果磁信号没有变化代表数据为0，否则变化1次代表数据为1。磁卡上磁性介质通过单元周期内是否有磁极性变化来代表数据0和数据1。磁卡解码芯片可以识别磁条卡单元周期内磁极性有无变化所代表的二进制比特流，进而获取磁卡记录的信息。磁解码芯片生产出来后需要对解码功能进行测试，手工刷卡测试效率低下，损耗磁卡，测试结果和测试人员的熟练和主观因素有关，不利于芯片量产测试。为测试磁卡解码芯片的性能，需要进行大量的刷卡测试，这样既增大了卡损耗，测试效率也低。人工手动刷卡通常由于刷卡的手势速度等因素无法100％复制，有些时候测试结果不可复现，无法定位问题，增加开发难度。而且手工刷卡测试芯片单人单天产量有限，为保证出货需要投入大量的人力和测试设备等资源，成本高效率低。现有的自动化测试方法生成的模拟信号有限，模拟测试场景单一，所以测试的结果不可靠，产品质量得不到保证。

发明内容

针对上述问题，本发明的目的是提供一种模拟测试场景丰富，测试范围更大，测试结果可靠的磁卡解码芯片的自动化测试系统及方法。

为实现本发明而提供的一种磁卡解码芯片的自动化测试系统，包括：一PC机，一单片机，与磁卡解码芯片的磁道个数相同的D/A转换器，与D/A转换器相对应的运算放大器电路，一芯片外围电路；其中：

所述PC机，其连接至单片机，用于发送相关测试参数和待测信号到单片机，以进行磁卡解码芯片的自动化测试；所述相关测试参数包括运放增益；

所述单片机，其连接至所述PC机和D/A转换器；用于接收待测信号并依据该待测信号输出数字波形，并将数字波形输出到所述D/A转换器，同时根据所述运放增益生成控制指令输出到运算放大器电路；

所述D/A转换器，其连接至所述单片机和运算放大器电路；用于将数字波形转换成模拟波形，并将所述模拟波形输出到所述运算放大器电路；

所述运算放大器电路，其连接至所述D/A转换器和芯片外围电路；用于根据所述接收到的单片机的控制指令控制所述模拟波形的增益，并将根据所述运放增益调整后的模拟波形发送到芯片外围电路；

所述芯片外围电路，所述磁卡解码芯片可拆卸地安装在所述芯片外围电路上，其连接至所述运算放大器电路；用于接收所述根据所述运放增益调整后的模拟信号，并发送给磁卡解码芯片进行解码，得到解码结果。

较优地，所述芯片外围电路还连接至所述PC机，将解码结果反馈至所述PC机进行存储，并判断解码结果是否正确并生成测试报告。

较优地，所述测试相关参数还包括测试使用的D/A、运放编号；所述运算放大器电路包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

较优地，所述单片机根据运放增益生成控制指令，是指所述单片机根据运放增益生成包含根据所述运放增益将所述模拟波形的幅度放大或缩小的控制指令，并将所述控制指令发送给运算放大器电路。

较优地，所述PC机存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送给单片机。

较优地，所述PC机还包括人机交互界面模块；

所述人机交互界面用于输入启动一次测试的控制指令，和/或用于输入在多个待测信号中选择其中一个或多个待测信号进行发送的控制指令，和/或用于输入一个新的待测信号；所述人机交互界面还用于显示所述测试报告。

较优地，所述PC机和所述单片机通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信；

所述PC机与所述芯片外围电路通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信。

为实现本发明还提供一种磁卡解码芯片自动化测试方法，包括以下步骤：

步骤100，PC机发送一个或者多个待测信号和测试相关参数；所述测试相关参数包括运放增益；；

步骤200，单片机连接至所述PC机接收待测信号并依据该待测信号输出数字波形，D/A转换器连接至所述单片机的输出端，将数字波形转换为模拟波形；

步骤300，运算放大器电路连接至所述D/A转换器的输出端，根据所述运放增益输出调整后的模拟信号；

步骤400，芯片外围电路接收到根据所述运放增益调整后的模拟信号，并发送给安装在其上的磁卡解码芯片进行解码，并得到解码结果。

较优地，所述步骤400后还包括如下步骤：

步骤500，芯片外围电路将解码结果反馈至所述PC机；

步骤600，所述PC机判断是否正确解码并依据结果生成测试报告。

较优地，所述相关测试参数还包括测试使用的D/A、运放编号；所述运算放大器电路包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

较优地，所述步骤100中，所述PC机还存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送。

较优地，步骤100包括如下步骤；

所述PC机首先发送给所述单片机一个测试准备指令，然后将测试使用的D/A、运放编号、运放增益和一个或者多个待测信号发送给所述单片机；所述单片机完成配置后，向所述PC机返回一个准备就绪的指令；收到单片机返回的准备就绪的指令后，所述PC机向所述单片机发送一个测试开始指令。

本发明所述磁卡解码芯片的自动化测试系统及方法，其所述D/A转换器输出的信号先经过运算放大器之后再注入磁卡解码芯片，所述运算放大器还可以根据单片机的指令实时调整信号的幅度。

本发明所述磁卡解码芯片的自动化测试系统机方法，结构简单，操作方便，测试成本低，实现了自动化测试，同时其具有可扩充待测信号源的信号池，提供的测试场景更丰富，测试范围更大，测试结果更稳定可靠。

附图说明

图1为现有技术的F2F编码原理示意图；

图2为本发明所述磁卡解码芯片的自动化测试系统结构示意图；

图3为本发明所述磁卡解码芯片的自动化测试系统不同速度的待测刷卡信号波形图。

具体实施方式

下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

本发明所述磁卡解码芯片的自动化测试系统，包括一PC机1，一单片机2，与磁卡解码芯片的磁道个数相同的D/A转换器3，与D/A转换器相对应的运算放大器电路4，一芯片外围电路5。

PC机1，其连接至单片机，用于发送相关测试参数和待测信号到单片机2，以进行磁卡解码芯片的自动化测试；所述相关测试参数包括运放增益。

单片机2，其连接至所述PC机1和D/A转换器3；用于接收待测信号并依据该待测信号输出数字波形，并将数字波形输出到所述D/A转换器3，同时根据所述运放增益生成控制指令输出到运算放大器电路。

作为一种可实施方式，设PC与单片机通信试用串口，则单片机用RX、TX、GND三个端口，单片机与一个8位D/A转换器连接，则需占用单片机8个I/O口，输出数据给D/A转换器。

D/A转换器3，其连接至所述单片机2和运算放大器电路4；用于将数字波形转换成模拟波形，并将所述模拟波形输出到所述运算放大器电路4。

运算放大器电路4，其连接至所述D/A转换器3和芯片外围电路5，用于根据所述接收到的单片机的控制指令控制所述模拟波形的增益，并将根据所述运放增益调整后的模拟波形发送到芯片外围电路5。

芯片外围电路5，所述磁卡解码芯片6可拆卸安装在所述芯片外围电路5上，其连接至所述运算放大器电路4；用于接收所述根据所述运放增益调整后的模拟信号，并发送给磁卡解码芯片进行解码，得到解码结果。

所述单片机根据所述PC机的指令输出相应的测试信号的数字波形。所述运算放大器电路中至少包含一路输出，考虑到现有的标准，通常是有三路输出以备使用。每一路输出信号都包含一个由所述单片机控制的运算放大器。所述运算放大器根据所述单片机的指令调整所述D/A转换器输出信号的幅度。调整后的信号例如耦合输入到所述磁卡解码芯片相应的磁道内。所述磁卡解码芯片将解码结果上报给所述PC机，所述PC机判断是否正确，从而实现自动化测试。所述磁卡解码芯片外围设置有芯片外围电路以保证芯片能够正常工作。

进一步地，所述芯片外围电路5还连接至所述PC机1，将解码结果反馈至所述PC机1进行存储，所述PC机判断解码结果是否正确并生成测试报告。

其中，所述测试相关参数还包括测试使用的D/A、运放编号；所述运算放大器电路包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

所述单片机2根据运放增益生成控制指令，是指所述单片机根据运放增益生成包含将所述模拟波形根据所述运放增益进行调整的控制指令，并将所述控制指令发送给运算放大器电路4。

所述运算放大器电路4连接至所述单片机2，执行该控制指令并输出根据所述运放增益调整后的模拟信号；所述芯片外围电路5将所述模拟信号发送给磁卡解码芯片6解码所述根据所述运放增益调整后的模拟信号，并将解码结果反馈至所述PC机1；所述PC机1判断解码结果是否正确并生成测试报告。

优选地，所述PC机1存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送。例如，所述PC机1中存储多种待测信号的信号池，信号池内包括多种待测信号，这些待测信号例如包括多种刷卡速率和刷卡波形，可模拟多种测试场景，扩大所述磁卡解码芯片6的测试范围。

优选地，作为一种可实施方式，所述PC机1还设置有人机交互界面模块，所述人机交互界面模块用于输入启动一次测试的控制指令，和/或用于输入在多个待测信号中选择其中一个或者多个待测信号进行发送的控制指令，和/或用于输入一个新的待测信号；所述人机交互界面模块还用于显示所述测试报告。

优选地，所述PC机1和所述单片机2通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信；所述PC机1与所述芯片外围电路5通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信。

本发明还提供了一种磁卡解码芯片自动化测试方法，包括以下步骤：

步骤100，PC机1发送一个或者多个待测信号和测试相关参数；所述测试相关参数包括运放增益；

步骤200，单片机2连接至所述PC机1，接收待测信号并依据该待测信号输出数字波形，D/A转换器3连接至所述单片机2的输出端，将数字波形转换为模拟波形；

步骤300，运算放大器电路4连接至所述D/A转换器3，根据所述运放增益输出根据所述运放增益调整后的模拟信号；

步骤400，芯片外围电路5接收到所述根据所述运放增益调整后的模拟信号，并发送给安装在其上的磁卡解码芯片6进行解码，得到解码结果。

步骤500，芯片外围电路将解码结果反馈至所述PC机1；

步骤600，所述PC机1判断是否正确解码并依据结果生成测试报告。

优选地，所述相关测试参数还包括测试使用的D/A、运放编号；

所述运算放大器电路4包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

优选地，所述步骤100中，所述PC机1存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送。

所述PC机1首先发送给所述单片机2一个测试准备指令，然后将相应的参数和一个或者多个待测信号发送给所述单片机2；所述单片机2完成配置后，向所述PC机1返回一个准备就绪的指令；收到单片机2返回的准备就绪的指令后，所述PC机1向所述单片机发送一个测试开始指令。

实施例一

如图2、3所示，本发明所述磁卡解码芯片的自动化测试系统包括PC机1，其用于发送待测信号以及接收解码芯片上报的测试结果；所述PC1机中设置有交互界面，可用于人为控制和监测。所述PC机1中包括存储多种待测信号的信号池；每次测试时选取一个或者多个待测信号发送到所述单片机2中。这些待测信号包括但不限于多种刷卡速率和刷卡波形，以及测试使用的D/A、运放编号、运放增益等。

单片机2，其例如通过RS-232、USB和SPI接口类型中的一种连接所述PC机1，用于接收待测信号并依据该待测信号输出数字波形，并将所述运放增益和数字波形输出到所述D/A转换器，同时根据所述运放增益生成控制指令输出到运算放大器电路；

D/A转换器3，其连接至所述单片机和运算放大器电路，用于将所述数字波形转换成模拟波形，并将所述模拟波形输出到所述运算放大器电路；

运算放大器电路4，其连接至所述D/A转换器和芯片外围电路；用于根据所述接收到的单片机的控制指令控制调整所述模拟波形的增益，并将根据所述运放增益调整后的模拟波形发送到芯片外围电路。

所述运算放大电路4根据所述单片机2的控制指令实时调整所述D/A转换器3输出信号的幅度，例如减小或者增大D/A转换器3输出信号的幅度。所述运算放大器电路4例如包括三路输出，每一路输出信号都包括一个由所述单片机2控制的运算放大器。每个运算放大器放大后的信号被送至所述磁卡解码芯片相应的磁道。

芯片外围电路5，使磁卡解码芯片6在其上，其连接所述运算放大器电路4和PC机1；所述芯片外围电路5与所述PC机1例如通过RS-232、USB和SPI等接口类型中的一种接口进行通信；用于接收根据所述运放增益调整后的模拟信号，并发送给磁卡解码芯片进行解码，得到解码结果。

作为一种可实施方式，芯片外围电路5还将所述磁卡解码芯片6上报至所述PC机1中，以便于所述PC机判断所述测试结果是否正确。

本发明所述磁卡解码芯片的自动化测试方法包括以下步骤：

步骤100，PC机1和单片机2间通过RS-232或者USB，SPI等接口进行通信。

PC机1首先根据设定给单片机2一个测试准备指令，然后将相应的参数和被测信号发送到单片机2中。

单片机2完成配置后，向PC机1返回一个准备好的指令。收到返回指令后，PC机1发送测试开始指令。

步骤200，开始测试后，D/A转换器3将单片机2送来的离散数字信号转为连续的模拟信号，并将信号送到运算放大器电路4中。

步骤300，运算放大器电路4根据单片机2的配置，将D/A转换器3输出信号分为一路或多路，然后将各路信号送到芯片外围电路5，并由芯片外围电路5发送给磁卡解码芯片6相应的磁道，进行解码，得到解码结果。

其中，各路信号的放大倍数根据单片机2指令实时调整。

步骤400，芯片外围电路5通过例如RS-232或者USB，SPI等接口与PC机1进行通信。PC机1收到芯片外围电路5上报的结果后，和发送给单片机2的待测信号的测试数据进行比较判断刷卡过程是否被磁卡解码芯片6正确解码，从而实现一次测试。

如果是在产线上，测试后由机械手换一颗新的芯片继续测试，实现磁卡解码芯片的自动化测试，提高产线的测试效率。

实施例二

本发明所述磁卡解码芯片的自动化测试系统包括PC机1，其用于发送待测信号以及接收解码芯片上报的测试结果；所述PC1机中设置有交互界面，可用于人为控制和监测。所述PC机1中包括存储多种待测信号的信号池；每次测试时选取一个或者多个待测信号发送到所述单片机2中。这些待测信号包括多种刷卡速率和刷卡波形，以及测试使用的D/A、运放编号、运放增益等。

单片机2，其例如通过RS-232、USB和SPI接口类型中的一种连接所述PC机用于接收待测信号并依据该待测信号输出数字波形，并将数字波形输出到所述D/A转换器，同时根据所述运放增益生成控制指令输出到运算放大器电路。

D/A转换器3，其连接至所述单片机和运算放大器电路，用于将所述数字波形转换成模拟波形，并将所述模拟波形输出到所述运算放大器电路。

以及运算放大器电路4，其连接至所述D/A转换器和芯片外围电路；，用于根据所述接收到的单片机的控制指令控制所述模拟波形的增益，并将根据所述运放增益调整后的模拟波形发送到芯片外围电路。

所述运算放大电路4根据所述单片机2的控制指令实时调整所述D/A转换器3输出信号的幅度。

所述运算放大器电路4包括多路输出，每一路输出信号都包括一个由所述单片机2控制的运算放大器。每个运算放大器放大后的信号被送至所述磁卡解码芯片相应的磁道。

可拆卸连接着磁卡解码芯片6的芯片外围电路5，其连接所述运算放大器电路4和PC机1；所述芯片外围电路5与所述PC机1例如通过RS-232、USB和SPI接口类型中的一种接口进行通信；用于接收所述根据所述运放增益调整后的模拟信号，并发送给磁卡解码芯片进行解码，得到解码结果。

作为一种可实施方式，芯片外围电路5还将所述芯片外围电路5的测试结果上报至所述PC机1中，以便于所述PC机判断所述测试结果是否正确。

本发明所述磁卡解码芯片的自动化测试方法包括以下步骤：

步骤100，PC机1和单片机2间通过RS-232或者USB，SPI等接口进行通信。

PC机1首先根据设定给单片机2一个测试准备指令，然后将相应的参数和被测信号发送到单片机2中。

单片机2完成配置后，向PC机1返回一个准备好的指令。

收到返回指令后，PC机1发送测试开始指令。

步骤200，开始测试后，D/A转换器3将单片机2送来的数字波形转为连续的模拟波形，并将模拟波形送到运算放大器电路4中。

步骤300，运算放大器电路4根据单片机2的配置，将D/A转换器3输出信号分为两路，并实时调整所述信号的幅度，例如强化或者弱化所述信号。然后将各路信号送到芯片外围电路5相应的磁道，并由磁卡解码芯片6进行解码，得到解码结果。

各路信号的放大倍数根据单片机2指令实时调整。

步骤400，芯片外围电路5例如通过RS-232或者USB，SPI等接口与PC机1进行通信。PC机1收到磁卡解码芯片6上报的结果后，判断刷卡过程是否正确解码并依据结果生成测试报告，从而实现一次测试。

尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (11)

1.一种磁卡解码芯片的自动化测试系统，其特征在于，包括：一PC机，一单片机，与磁卡解码芯片的磁道个数相同的D/A转换器，与D/A转换器相对应的运算放大器电路，一芯片外围电路；其中：

所述PC机，其连接至单片机，用于发送相关测试参数和待测信号到单片机，以进行磁卡解码芯片的自动化测试；所述相关测试参数包括运放增益；所述PC机存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送给单片机；

所述单片机，其连接至所述PC机和D/A转换器；用于接收待测信号并依据该待测信号输出数字波形，并将数字波形输出到所述D/A转换器，同时根据所述运放增益生成控制指令输出到运算放大器电路；

所述D/A转换器，其连接至所述单片机和运算放大器电路；用于将数字波形转换成模拟波形，并将所述模拟波形输出到所述运算放大器电路；

所述运算放大器电路，其连接至所述D/A转换器和芯片外围电路；用于根据接收到的单片机的控制指令控制所述模拟波形的增益，并将根据所述运放增益调整后的模拟波形发送到芯片外围电路；

所述芯片外围电路，所述磁卡解码芯片可拆卸地安装在所述芯片外围电路上，其连接至所述运算放大器电路；用于接收所述根据所述运放增益调整后的模拟信号，并发送给磁卡解码芯片进行解码，得到解码结果。

2.如权利要求1所述磁卡解码芯片的自动化测试系统，其特征在于，所述芯片外围电路还连接至所述PC机，将解码结果反馈至所述PC机进行存储，所述PC机判断解码结果是否正确并生成测试报告。

3.如权利要求1所述磁卡解码芯片的自动化测试系统，其特征在于，所述相关测试参数还包括测试使用的D/A转换器、运放编号；

所述运算放大器电路包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

4.如权利要求2所述磁卡解码芯片的自动化测试系统，其特征在于，所述单片机根据运放增益生成控制指令，是指所述单片机根据运放增益生成包含将所述模拟波形根据所述运放增益进行调整的控制指令，并将所述控制指令发送给运算放大器电路。

5.如权利要求2所述磁卡解码芯片的自动化测试系统，其特征在于，所述PC机还包括人机交互界面模块；

所述人机交互界面模块用于输入启动一次测试的控制指令，和/或用于输入在多个待测信号中选择其中一个或多个待测信号进行发送的控制指令，和/或用于输入一个新的待测信号；所述人机交互界面模块还用于显示所述测试报告。

6.如权利要求2所述磁卡解码芯片的自动化测试系统，其特征在于，所述PC机和所述单片机通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信；

所述PC机与所述芯片外围电路通过RS-232、USB和SPI接口类型中的一种或多种接口进行通信。

7.一种磁卡解码芯片自动化测试方法，其特征在于，包括以下步骤：

步骤100，PC机发送一个或者多个待测信号和测试相关参数；所述测试相关参数包括运放增益；

步骤200，单片机连接至所述PC机接收待测信号并依据该待测信号输出数字波形，D/A转换器连接至所述单片机的输出端，将数字波形转换为模拟波形；

步骤300，运算放大器电路连接至所述D/A转换器，根据所述运放增益输出调整后的模拟信号；

步骤400，芯片外围电路接收到所述根据所述运放增益调整后的模拟信号，并发送给安装在其上的磁卡解码芯片进行解码，并得到解码结果。

8.如权利要求7所述磁卡解码芯片自动化测试方法，其特征在于，所述步骤400后还包括如下步骤：

步骤500，芯片外围电路将解码结果反馈至所述PC机；

步骤600，所述PC机判断是否正确解码并依据结果生成测试报告。

9.如权利要求7所述磁卡解码芯片自动化测试方法，其特征在于，所述测试相关参数还包括测试使用的D/A转换器、运算放大器编号；

所述运算放大器电路包括至少一个运算放大器，每个运算放大器连接至所述芯片外围电路的一个磁道。

10.如权利要求7所述磁卡解码芯片自动化测试方法，其特征在于，所述步骤100中，所述PC机存储多个具有不同波形的待测信号，并选择其中一个或者多个待测信号发送。

11.如权利要求7所述磁卡解码芯片自动化测试方法，其特征在于，步骤100包括如下步骤；

所述PC机首先发送给所述单片机一个测试准备指令，然后将测试使用的D/A转换器、运算放大器编号、运放增益和一个或者多个待测信号发送给所述单片机；所述单片机完成配置后，向所述PC机返回一个准备就绪的指令；收到单片机返回的准备就绪的指令后，所述PC机向所述单片机发送一个测试开始指令。