TW518644B - Tester for semiconductor integrated circuits and method for testing semiconductor integrated circuits - Google Patents

Description

518644

[產業上之利用領域] 本發明有關於半導體積體電路之試驗裝置及半導妒 ί : t Ϊ A方特別有關於包含有將類比信號變換成： J，D/A受換電路之半導體積體電路之試驗裝置及試驗二 [習知之技術] 體積體電路之試驗裝置稱為測試器。㉛年 趴在上被系統化之多個電路模組所構 ί 體積體電路（1晶片LSI)，或組人右夕袖带，々，日日片+導 混合積體電路（晶片組Ls j )等所夕^宅之個晶片之 性能、高精確度之數位電路 · ’、、、、 1 ,組合有高 號幻急速的進步，對於^和類比J1路之混合化（混合信 亦因應該混合化的進步，試、+壯¥肢積體電路之試驗展置 混合信號化半導體積體電路‘：:：製造廠商亦提供因應 但是，有因應該混人仿％ 、#叩。 為著因應其高性能規格^ $化f，體積體電路之測試器， 在此種狀況，再度利用現以6亥裝置會有高價袼之傾向， 邏輯LSI等之測試器，可之低速、低精確度之例如用在 此種試驗裝置之大問題9避干免測試器之高價袼化。 類比信號之D/A㈣電路要進行將數位信號變換成為 之A/D變換電路之試驗，p —頒比信號變換成為數位信號 含該等變換電路之半導體^體玄等之高精確度化，對於包 驗裝置成為問題。 、冤路，如何以低價袼實現試

518644 五、發明說明（2) 士在一般之測試器之試驗環境中，在從測試器内部之測定 裝置到被試驗半導體積體電路（稱為])之測定路徑，存 在夕们之〇 U T電路基板（d U T板），電線等之測試器與d jj τ Γϊίί夾具，因為其測定路徑變長，所以成為i^雜訊 ΐ因^ 度降低之原因’另外’要同時試驗多個而變 :以另夕：，在低速測試器'，®為受到其速度之限制， 所不此以貫際使用之速度試驗，大量試驗之μ畛日备 增大為其問題。 、铋之忒I双^間會 -ί: ΐ國：=特開平卜3 1 60 24號公報所提案之方式是 —部之輸入資料所：定=二^ 信唬輪入到A/D變換器，將i輸出的 艾奐後之頒比 當完成全部之輸入資料之織施輸/順序的收納在記憶元件， 變換資料順序的送入測試；，、：測=:=在記憶元件之 料和變換資料之比較判定。 、；的順序的進入輸入資· 但是，需要對D/A變換部之輪 之記憶元件之位址，從測試器供給貝上？“己憶變換資料 憶元件之記憶資料供給到測 α工制^號，和需要將記 之長測定路徑之雜訊’會有例；：拉由於測試器和DUT之間 外，因為測試器.插腳電子^如確度降低之問題。另 多個DUT進行測定會有困難。。目之佔用’所以要同時對 試器之通信需要較長時間，另夕外’將變換資料發送到測 後進行判定處理藉以獲彳^試驗1要因為在全部試驗之完成 亦變為困難。 、"禾’所以試驗時間之縮短

C:\2D-CODE\90-11\90122456.ptd

五、發明說明（4) 被記憶在上述之測定資料記情哭 出；根據來自上述之試驗機:指。示，述各個數位試驗輪 號和上述之類比試驗信號施加I 2上述之數位試驗信 利用上述之解析部解析被記情在半導體積體電路， 各個數位試驗輸出，將其解析、纟士 ，之測定資料記憶器之 另外，依照本發明半導體_雕带&加到上述之試驗機。 半導體積體電路被構建成為‘ J;二之試驗裝置使上述之 導體積體電路晶片，從該模製;=，以模製樹脂覆蓋半 之測試電路基板具有插座用來二^ ^出有多個端子，上述 另外，依照本發明之半導ίς;;:製型iC。 之半導體積體電路被包含在半導路之試驗裝置使上述 路基板設有多個探針用來接觸、曰曰圓γ在上述之測試電 另外，依照本發明之半導體轉:之半導體積體電路。 之測試補助裝置具備有測試補‘ 2 $之試驗裝置使上述 用D / Α變換電路，上述之气 二 來裝載上述之試驗 另外，依照本發明之半導 之測試補助基板成為插入]^路之试驗裝置使上述 方式。 到上述測試電路基板上之插座之 另外，依照本發明之半導體 之：：補助基板被裝载在上：二試裝置使上述 另外’依照本發明之半導體積體電C。 之測試補助裝置被直接組壯 、、电路之试驗裝置使上述 另外，依照本發明之丰=雕上述之測試電路基板上。 牛導體積體雷 电路之試驗裝置使上述 518644 五、發明說明（5) 之試驗用A/D變換電路和上述之 A/D變換電路每次輸出數位試驗半導體積體電路之 號，根據該輪出使來白 一 ^ T，就輸出前進信

Jl述貧料雷 進，和使測定資料記憶哭 ^路之數位試驗信號前 另外，依照本發明之半導體積。 之被試驗半導體積體電路之路之試驗裝置使上述 驗輸出時，上述之試驗機就輸夂進^路每次輸出數位試 號；來自上述之資料電路之數位試據該前進信 貧料記憶器之位址前進。 L唬W進，和使測定 另外，本發明是一種半導體積俨 試驗被試驗半導體積體電路，哕 路之試驗方法，用來 含有用以將類比信號變換成=二驗半導體積體電路包 和用以將數位信號變換成變換電路， 中在用以與上述被試驗半=二:，變換電路，其 測試電路基板之近傍，西己路進行信號之授受之 置具有：：㈣電路，用來產生數位試驗助裝 上述之被試驗半導體積體電路之d/a變 $二π到 比，藉以將其供給到類 二電：’試驗用A/D變換電路’用來將上述被試 位f驗輸出；測定資料記憶器，用來記憶來自上、述 1 皮為數 丰V胆積體電路之A/D變換電路之數位試驗 ϋ 驗用A/D變換電路之數位試驗輸出；和解析部，用來

ISI C:\2D-CODE\90-ll\90122456.ptd 518644 五、發明說明（6) 被記憶在上述之測定資料記 出；根據來自上述之試驗機；;4上述各個數位試驗輪 號和上述之類比試驗信號施將上述之數位試驗信 利用上述之解析部解析被記情 + ν脰知胆電路， 各個數位試驗輸出，將其解;'社述之測定資料記憶器之 藉以進行上述之被試於本道 也加到上述之试驗機， 另外，依照本；：：：：： =路之試驗。 之半導體積體電路被構建成為模f型2之6式驗方法使上述 半導體積體電路曰曰“，從該模製樹出覆蓋 述之測試電路基板具有插座出有夕個如子，上 行試驗。 用A衣者该模製型1C，藉以進 另外，依照本發明之半導體積體 之被試驗半導體積體電路被包含之试驗方法使上述 述之測試電路基板之多個探針 t體晶圓，被設在上 體積體電路，藉以進行試驗。 接觸上述之被試驗半導 另外，依照本發明之半導體積體 之測試補助裝置具備有測試補助 ：：：方法使上述 用D/A變換電路，上述之試驗用A/D變^載上述之試驗 資料記憶器，和上述之解析電路，、〃路，上述之測定 在上述之測試基板之近傍，藉以進行=2試補助基板配置 另外，依照本發明之半導體積體電=二 之測試補助基板成為插入到上述測試2減驗方法使上述 方式，藉以進行試驗。 电路基板上之插座之 另外，依照本發明之半導體積體 电略之試驗方法使上述

C:\2D-CODH\90-11\90122456.ptd 第10頁 315044 五、發明說明（7) 之測試補助基板被裝载在上述之 試驗。 、"式電路基板，藉以進行 另外，依照本發明之丰莫雕 之測試補助裝置被直接έ狀 、版電路之試驗方法使上述 以進行試驗。 接組i在上述之測試電路基板上，藉 另外，依照本發明之半導 之試驗用A/D變換電路和 、电路之试驗方法使上述 A/D變換電路每次輪出〇 =之破試驗半導體積體電路之 號，根據該輸出使來出自數上位广 進，和使測定資料$ _ σ。，資料電路之數位試驗信號前 另外，依照本發;： = =藉f進行試驗。 之試驗用A/D變換電敗夺^、4/貝、月五電路之试驗方法使上述 A/D變換電路每次輪出：：2試驗半導體積體電路之 輸出前進信號，根據輸出時，上述之試驗機就 數位試驗信號前進^ ^ = t就使來自上述之資料電路之 以進行試驗。 _使測疋貧料記憶器之位址前進，藉 [實施形態] 實施形態1. 圖1表示本發明> & $ i ^ t ^ Λ ^ ^ ^χ ^ ^ 路基板（DUT板）部/夕/施形悲1之構造。U)圖是測試電 曰 P知之上面圖’（b )圖是其側面圖，（c)圖 疋ΐ， !!ter)部份之構造圖。 本貝％形悲、1之試驗裝置具備有測試電路基板（DUT板）1 0 ’測試補助裝£(B〇ST裝置）2〇，和試驗機（tester)4〇。 90122456.ptd 518644 五、發明說明（8) 測試電路基板10在本實施形態丨 體電路（DUT)U之模製型1(：作為 半導體積 子。該咖之^導出多個端 τ，在η固晶片内包含有D/A變換器、型^ 換成為類比信f虎；和A/D變換器，數，號變 為數位信f虎。DUTU亦可以使用將 曰：變換成 電路基板上之混合信號型之混合積夕體個：^^ 測試電路基板10具有DUT插座12用 J ybrid IC) ° 體電路（DUOU之端子插入，在豆 : = ¥體積 子1 3和測試用之繼電器·電容器群丨4。 連接而 呈Ϊ ΐί電路基板1G之下部配置有測試頭15。肖測試頭15 ”有連接到測試電路基板10之多個連接插腳16，經由嗜 接插腳16，與DUT11進行測試所需要之信號之授受。 、測試補助裝置（B0ST裝置）20被配置在測試電路基板1〇之 近傍。在本實施形態1中，測試補助裝置2〇被構建在測試 補助基板（BOST板）21上，該BOST板21被裝載在DUT板1〇之 上。在該DUT板10之上，固定有插座17，B〇ST板在下面具 有連接器2 2插入到該插座1 7，該連接器2 2插入到插座丨7， 被支持在DUT板10上，經由該插座1 7用來進行與測試頭15 之信號之授受。 、 ' BOST 是Built-Off-Self-Test之簡稱，BOST板21 是DUT 外 部试驗補助裝置之基板，與測試器4 〇相關，用來補助在 011丁内部擔任自行測試318丁：;61111卜111-以1卜7631：)之測試

90122456.ptd 第12頁 518644 五、發明說明（9) 電路，具有AD/DA測定部23，控制部24，DSP解析部25，記 憶器部2 6，和電源部2 7。 測試器40具有測試型樣產生器（TPG)41，電源部42，和 插腳式電子部43，對BOST板21供給電源電壓Vd，用來進行 與BOST板21之間之BOST控制信號44之授受。該控制信號44 不僅包含有來自測試器40之對BOST板21和DUT板10供給之 指令信號，而且亦包含有來自B0ST板2丨之對測試器4〇供給 之測試解析結果。包含有從測試器4 〇朝向B〇ST板2丨輸入之 測試解析NO·，碼等之控制信號，根據測試程式所述之測 試信號條件，利用内藏在測試器4 〇之測試型樣產生器4 j， 與其他之DUT11之測試同樣的，產生測試型樣信號，通過 具備有多個信號輸入/輸出插腳之測試器4 〇之插腳式電子 部43 ’供給到BOST板21和DUT板1 0。另外一方面，從BQST 板2 1輸出之測試解析結果（p a s s / F a丨1資訊）被發送到測試 為4 0之插腳式電子部4 3，在該插腳式電子部4 3之判定部， 根據與測試型樣信號之比較和判定用來取入其結果資訊。 圖2是方塊圖，用來表示實施形態1之電路之構造。 DUT1 1包含有J/D變換電路51，用來將類比信號變換成為 數位信號；和D/A變換電路52，用來將數位信號變換成為 類比信號。 ’ BOST板21具有：試驗用D/A變換電路61，用來對DUT11之 A/D變換電路51供給類比試驗信號；和試驗變換電路 62 ’用來將來自DUT11之D/A變換電路52之類比試驗輸出變 換成為數位試驗輸出；另外更具有j) A C輸入資料電路（dac -11

第13頁 90122456.ptd 518644 五、發明說明（10) :十數器）6 3，資料寫入控制電路6 4，測定資料記憶器位址 叶數器6 5，測定資料記憶器66，基準時脈電路6 7，時脈產 生電路68，和DSP解析部69 〇i)SP解析部69具有DSP程式 ROM70 〇 試驗用D/A變換電路61，試驗用a/d變換電路62，DAC輸 入貢料電路63，資料寫入控制電路64，和測定資料記憶器 位址叶數裔6 5 ’均被包含在圖1之d / a，A / D測定部2 3，另 外測定資料記憶器6 6被包含在記憶器部2 6，和DSP解析部 69被包含在DSP解析部25。 試驗用之數位試驗信號（測試資料）被儲存在DAC輸入資 料電路63，根據來自測試器4〇之指令，將來自該DAC輸入 資料電路6 3之測試資料供給到d υ τ 1 1之D / A變換電路5 2和 BOST板21之試驗用D/A變換電路61。 供給到D/A變換電路61之數位試驗信號（測試資料）被變 換成為類比試驗信號，供給到D U τ 1 1之A / D變換電路5 1，利 用該DUT11之A/D變換電路51變換成為數位試驗輸出，然後 供給到測定資料記憶器6 6。 另外一方面’從DAC輸入資料電路63直接供給到DUT11之 D/A變換電路52之數位試驗信號，被D/A變換電路52變換成 為類比試驗輸出，然後利用BOST板21之試驗用A/D變換電 路6 2將其變換成為數位試驗輸出，藉以供給到測定資料記 憶器6 6。 、 ° 測定資料記憶器66將供給自該等之DUT11之A/D變換電路 5 1之數位試驗輸出，和經由a / D變換電路6 2供給自D / A變換

C:\2D-C0DE\90-ll\90122456.ptd

518644 五、發明說明（li) 1 ~ - 電路5 2之數位試驗輪出，記憶在順序決定之位址。 DUT1 1之A/D變換電路51和順了板21之^變換電路62順 序的將類比信號變換成為數位錢，每產個數位信號 時就分f輸出BUSY信號。該等之肋⑺信號均供給到恥^/板 21上之貢料寫入控制電路64。資料寫入控制電路w之作用 是根據被供給之BUSY信號，使DAC輸入資料電路63之數位 測試資料，以每一個資料單位，順序的進行下一個之數位 測試資料，另外，對於測定資料記憶器位址計數器65，使 測定資料記憶器6 6之位址順序的前進。 依照此種方式之BUSY信號，在DAC輸入資料電路63，使 被DUT1 1變換之數位測試資料之碼前進，和在測定資料記 憶器6 6，使記憶被DUT1 1變換之數位試驗輸出之位址順序 的前進，其結果是在DUT11，於A/D變換電路51，D/A變換 電路52，進行順序試驗所必要之變換，將其變換後之測定 資料順序的記憶在測定資料記憶器6 6。然後，繼續進行變 換測試，直至BOST板21之DSP解析部69設定為最終碼，將 其結果全部記憶在測定資料記憶器6 6。 在利用上述之DUT11之A/D變換電路51*d/a變換電路52 完成變換試驗後’ BOST板21上之DSP解析部69使用被記憶 在DSP程式ROM70之程式，順序的讀出被記憶在測定資料記 憶器6 6之變換資料，進行變換特之解析。該解析包含A/I) 變換特性參數’ D/A變換特性參數，微分直線性，積分非 直線性誤差等之算出’將解析結果（Pass/Fai 1實訊）從 B 0 S T板2 1發訊到測試4 0，以測試器4 〇進行測試結果處

C:\2D-CODE\90-ll\90122456.ptd 第 15 頁 518644 五、發明說明（12) 理。 在實施形態1中，因為B0ST板21被配置在DUT板1〇之近 傍，具備有進行DUT11之A/D變換電路51，D/A變換電路52 之變換試驗之功能，所以可以在B0ST板21上實行該變換試 驗。其結果是DUT板10和BOST板21間之類比測定系統線可 以縮短’可以抑制由於雜訊而產生之測定誤差使其成為很 小’可以貫現高精確度之試驗，和根據D U T板1 〇和其近傍 之BOST板21間之信號之授受，可以以更高速度進行試驗方。 BOST板2 1和測試器4〇之間可以不需要類比測定系統線^。 以提高試驗精確度。另外，因為在BOST板21上完成所兩^ 之變換試驗，在測試器4 〇發訊其結果，當與將變換資:f 訊到測試器4 〇之情況比較時，可以提高試驗速度。、厂卷 在實施形態1中，因為DUT11之人/!)變換電路51，D/A辦 電路52之變換試驗功能被配置在BOST板21上，所以在^， 杰4 0不需要附加大的功能，因此可以防止測試器4 〇變^ f 價格，可以使用習知之低速之測試器。另外，在製^星而 特別之測定功能之測試器4 0之情況時，由於測試器之^有 構造使功能擴伸受到限制，同時需要改造本來之剛_ =體 所以會有開發成本變高之問題。依照實施形態1時，杰’ 利用一般之測試器之標準裝備之測試型樣產生器和為、 部，所以可以使BOST板之構造，控制不會受到各腳式 试為規格和限制之影響，可以應用在各種測試器。種剛 圖3疋側面圖，用來表示本發明之半導體積體電 二、 <試

518644 五、發明說明（13) 驗裝置及使用該試驗裝置之試驗方法之實施形態2之DUt部 份。在本實施形態2中，使實施形態1 iB〇ST板21被裝載在 DUT板1 〇之上面。本實施形態2亦使模製型半導體積體電路 插入到DUT板10上之插座12，用來試驗其A/D變換器41和 D/A變換器42。 在圖3中，在DUT板1〇之右上面，裝載有3〇3了板21，在該 t載部份進行兩板之間之連接，在與測試頭丨5之間進行信 號之授受。另外，BOST板20上之構造與圖1相同，電路構 造與圖2相同。 實施形熊1 圖4表不本發明之半導體積體電路之試驗裝置和使用該 試驗裝置之試驗方法之實施形態3之DUT部份之構造。（a) 圖是BOST板21A之上面圖，（b)圖是B0ST IF板之上面圖， (^)圖是DUT板10A之上面圖，（d)圖是該等之側面圖。在本 貫施形恶3中’晶圓狀態之半導體積體電路被使用作為試 驗對象（DUT)。DUT板1 0A是探針卡，構成圓形，在其中心 部之下面具有多個探針3〇面對晶圓丨丨A。在該DUT板丨〇A之 上’經由連接構造體31配置有B0ST if板32，在該B〇ST IF 板32上安裝有連接器33。構成B〇ST裝置2〇之⑽^板以入亦 成為圓形，在該BOST板21A之上面，配置有與實施形態J同 樣之AD/DA測定部23，控制部24，記憶器部26，DSP解析部 2 5，和電源部2 7。 貫施形態3之電路之構造，與實施形態1之圖2相同，使 探針3 0接觸在晶圓π A之晶片相當部份之多個端子，用來

90122456.ptd 第17頁 518644 五、發明說明（14) 進行與實施形態1同樣之試驗。使晶圓丨丨A之晶片相當部份 順序的偏移，用來實施順序鄰接之晶片相當部份之試驗。 ίΑ形態4. 圖5表示本發明之半導體積體電路之試驗裝置及使用該 試驗裝置之試驗方法之實施形態4之DUT部份，（a )圖是側 面圖，（b)圖是上面圖。在本實施形態4中，將實施形態3 中之BOST板2 0A省略，另外，BOST IF板17和連接構造體16 亦被省略，構成BOST裝置20之AD/DA測定部21，控制部 2 2，記憶器部2 4，DSP解析部2 3，和電源部2 5全部被配置 在具有楝針30之DUT板10A上面，用來進行所需要之連接。 本實施形態4之電路構造與實施形態1之圖2相同，同樣 的進行DUT11 A之A/D變換電路51，D/A變換電路52之試驗。 在實施形態2、3、4中，BOST裝置20，或BOST板21、21 A 被配置在DUT板10、l〇A之近傍，因為實施與實施形態1同 樣之試驗，所以與實施形態1同樣的，可以達成試驗之高 精確度化、高速化，和裝置之低價格化。 實施形態5 · 圖6是方塊圖，用來表示本發明之半導體積體電路之試 驗裝置和使用該試驗裝置之試驗方法之實施形態5之電路 構造。在本實施形態5中，DUT11之A/D變換電路51是不產 生BUSY信號之型式，因此，進行從測試器4〇供給觸發信號 74 ’以資料電路63之數位單位前進之動作，和使測定資料 έ己憶态6 6之位址前進之動作。另外，因為可以構建成由 BOST板之A/D變換電路62產生MSY信號之方式，所以該

90122456.ptd 第18頁 518644 五、發明說明（15) B同㈣信號可以與觸發信號74併用。其他之構造與圖2相 在本實施形態5中，從測試器4〇發訊到B〇 發信號74是數位信號，在測試器4〇*b〇st裝置之觸 為不追加容易受雜訊影響之類位信號，所以與實施二因 同樣的，可以達成試驗之高精確度化 Ή [發明之效果] 1i ϊ Π之i發明在被配置於測試電路基板之近傍之' 用μ變換電路n身料記憶器' Ύ式驗 測試補助裝置用來進行被試驗 二二二’利用該 電路和^變換電路之試驗，可以二積二電/，之:^換 行包含有A/D變換電路和D/A $: :速的進 體積體電路之試驗，# $ w q ^ # 匕。仏旎型之半導 另外，在測驗裝置低價格化^ 此種構造中二 具:!：，座用來裝著模㈣，在 A/D變換電路，d/a辫拖φ =旲衣垔式之半導體積體電路之 有探針之測試電路路；試ι另外，假如使用4 樣之試驗。基板…以报容易以晶圓狀態進行同 電：外試有基板用以裝載資料 料記憶器，和DSP解=構Ϊ :用A/D變換電路，測定資 集中在測試補助基板上 ^ 可以將測試補助裝置 試補助基板插入到^電置簡化，另夕卜，將該剩 而忒電路基板之插座可以使其組合簡 C:\2D-CODE\90-11\90122456.ptd 第19頁 mi 518644 五、發明說明（16) 另外假如將省測试補助基㈣Μ ^ ^ ，可以使裝置更簡化。 4 、电路基板牯 另外:將測試補助裝置直接 可以使裝置之構造更進―層的簡化。 逼路基板上， 試驗用A/D變換電路和被試驗半導體積f雷路 之A/D變換電路產生前進作且積肢電路 ，在此種構造中依照前進°作;#或^=试機產生前進信號 測定資料記憶器之位址“ί:數：§編號前進’和使 [元件編號之說明]ns…’可以進行有效之試驗。 10, 10A 11，1 1 A 20 21，21 A 40 51 52 63 66 69 測試電路基板（DUT板） 被試驗半導體積體電路（DUT) 測試補助裝置（BOST裝置） 測試補助基板（B〇ST板） 試驗機（測試器） 被試驗半導體積體電路之A/D變換電路 被試驗半導體積體電路之D/A變換 資料電路 測定資料記憶器 DSP解析部 518644 圖式簡單說明 圖1表示本發明之半導體積體電路之試驗裝置及使用該 試驗裝置之試驗方法之實施形態1，（ a)圖是DUT部份之上 面圖，（b)圖是其侧面圖，（c)圖是試驗機之構造圖。 圖2是方塊圖，用來表示實施形態1之電路構造。 圖3是本發明之半導體積體電路之試驗裝置之實施形態2 之DU丁部份之侧面圖。 圖4表示本發明之半導體積體電路之試驗裝置及使用該 試驗裝置之試驗方法之貫施形態3 ’（ a)圖是B 0 S T板之上面 圖，（b)圖是BOST IF板之上面板，（c)圖是DUT板之上面 圖，（d)圖是該等之侧面圖。 圖5表示本發明之半導體積體電路之試驗裝置及使用該 試驗裝置之試驗方法之實施形態4之DUT部份，（a)圖是其 側面圖，（b)圖是其上面圖。 圖6是方塊圖，用來表示本發明之半導體積體電路之試 驗裝置及使用該試驗裝置之試驗方法之實施形態5之電路 構造。

90122456.ptd 第21頁

Claims (1)

1. 518644 —--- /、、申清專利範圍 測體：：：路之試驗裝置’其特徵是具備有： 進行信號之# & _成為用來與被試驗半導體積體電路 類比信以：為；:=半導體積體電路包含有用以將 位信號變換號之a/d變換電路，和用以將數 置，被配置ίί 之d/a變換電路；測試補助裝 機，連接ίί:測試電路基板之近傍和與其連接；和試驗 有:資料電路用之裝置：，述之測試補助裝置具 之被試驗丰遂邮 生數位试驗指唬，將其供給到上述 電路，自；路之D/A變換電路；試驗用D/A變換 驗信號，藉以：：電路之數位試驗信號變換成為類比試 A/D變換電到上述之被試驗半導體積體電路之 位試驗輸出；測定二路，類比广㈣出變換成為數 半導體積體電夂二t 被記二上t : 位試驗輸出；和解析部，用來解析 2 =來自上述之試驗機…，將上= =信 Ϊ用上述：Ϊ ί :式驗信號施加到被試驗半導體積體電路， 各個數位試心2部解析被記憶在上述之測定資料記憶器之 2 士巾二ΐ勒出，將其解析結果施加到上述之試驗機。 w使°I 利範圍第1項之半導體積體電路之試驗裝 桓制二π ΐ ί之半導體積體電路被構建成為模製型1C，以 、衣牙曰復盍半導體積體電路晶片，從該模製樹脂導出有

   518644 々、申請專利範圍 ___ 多個端子，上述之測試電 型I c。 土板/、有插座用來裝著該模製 置3: ΐ m利範圍第1項之半導體積體電路之1 ^穿 置其中上述之測試補助裝置且備右測巧、*之试1效衣 '述之測定資料記憶器，和上述之解^变電 叔μ述之測試補助基板成為插人到上f / 板上之插座之方式。 ^上述測試電路基 5. 士:申請專利範圍第3項之半導體 置，其中上述之測試補助基板被裝載在？路之試驗裝 板。 仕上述之測試電路基 6‘如申請專利範圍第i或2項之半導 =，其中上述之測試補H置被直接貝路之試驗裂 路基板上。 、衣在上述之測試電 u請專利範圍第!項之半導體積體 置，其中上述之試驗用A/D變換電路和 之试驗衣 體積體電路之A / D變換電路每次輸出數位二J 3試驗半導 輪出前進信號，根據該輪出使來自上'"輸出時，就 試驗信號前進’和使測定資料記情哭:之資料電路之數位 …請專利範圍幻項之半公體積 置’其中上述之被試驗半導體積體電路電二=驗I 次輸出數位試驗輸出時，上述之試驗 =D、交j奐電路每 根據該前進信號使來自上述之資料、β輸出刖進信號， 电路之數位試驗信號前 C:\2D-CODE\90-ll\90122456.ptd 第23頁 518644 ---—. 申請專利範圍 進9’ 測定資料記憶器之位址前進。 、· 種半導體積體電路之試驗方 導體積體電路，該被試驗半導俨雕^用來試驗被試驗半 比信號變換成為數位信號之A/D^^電路包含有用以將類 信號變換成為類比信號之D/A變路，和用以將數位 與上述被試驗半導體積體電路進行% ’其/特徵是：在用以 基板之近傍，配置測試補助裝置，^ =之授受之測試電路 資料電蹲，用來產生數位試驗信號U補助裝置具有： 試驗半導體積體電路之D/A變換電路.將其供給到上述之被 路,，將夹白兮-欠』、丨^> & ^ ’ 5式•驗用D/A變換雷 Z將耒自n料電路之數位_ 文換電 :虎，藉以將其供給到上述之被試驗半導以：類比信 婕換電路；試驗用A/D變換電路，用來、^路之A/D :積體電路之D/A變換電路之類比試驗輸出導 二驗輸出；測定資料記憶器，用來記憶來自上述1 皮气數位 V體積體電路之A/D變換電路之數 ^驗+ 用A /η㈣仏^ A馬双輸出和上述試驗 ,路之Λ位試Λ輸。出；和解析部，用來解析被 " 述之測疋資料圮fe裔之上述各個數位試驗 根據來自上述之試驗機之指示，將上述之數位試驗信號和 上述之類比试驗信號施加到被試驗半導體積體電路，利 上述之解析部解析被記憶在上述之測定資料記憶器之各= 數位試驗輸出，將其解析結果施加到上述之試驗機，夢= 進行上述之被試驗半導體積體電路之試驗。 9 1 0·如申請專利範圍第9項之半導體積體電路之試驗方 法，其中上述之測試補助裝置具備有測試補助基板=來裝 nil C:\2D-CODE\90-ll\90122456.ptd 518644 、申請專利範圍 __ 载上述之試驗用D/A變換電路，上诚夕斜、队 路’上述之測定資料記憶器、，和上解、双用A/D變換電 試二，基板配置在上述之測試基板心近4::;測 法，Λ申請專利範圍第10項之半導體積體電路之%Λ° 板上之插座之方式，藉以進行試驗插入到上迷測試電路基 1 2·如申請專利範圍第丨〇項之半 :，其中上述之測試補助基板被裝載、版f路之試驗方 板，藉以進行試驗。 戟在上述之測試電路基 1 3 ·如申請專利範圍第9項之 t，其中上述之測試補助裝置被路之試驗方 路基板上，藉以進行試驗。t接…上述之測試電 U·如申請專利範圍第9項之半導命 -’其中上述之試驗用A/D變換電路；貝上Ί路之試驗方 肢積體電路之A/D變換電路每次 =之被試驗半導 輪出前進信號，根據該輸出使來輪自出上式驗輪出時，就 行心Γ進，和使測定資料記憶器之位…，藉 15.如申請專利範圍第9 法’其中上述之被試驗半導體電路之試驗方 次輸出數位試驗輸出時，上述之試驗J :變二換電路每 根據該前進信號使來自上述之資料^路出珂進信號’ 進’和使測定資料記憶器之位址 ：試驗信號前 氡以進行試驗。

   C:\2D-CODE\90-ll\90122456.ptd 第25頁