JP2005009942A - 半導体集積回路の試験装置 - Google Patents
半導体集積回路の試験装置 Download PDFInfo
- Publication number
- JP2005009942A JP2005009942A JP2003172698A JP2003172698A JP2005009942A JP 2005009942 A JP2005009942 A JP 2005009942A JP 2003172698 A JP2003172698 A JP 2003172698A JP 2003172698 A JP2003172698 A JP 2003172698A JP 2005009942 A JP2005009942 A JP 2005009942A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- measurement
- test
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】測定部5と解析部6とで構成されるBOSTボード1と、このBOSTボード1とは別ボードで構成され、BOSTボード1と接続されてこのBOSTボード1を制御し、かつ汎用コンピュータ装置2と通信を行う制御・通信カード3とを備える。この構成により、テスターメーカーが提供する高額な試験装置は用いずに、低コスト化が図れる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、システムLSIなどの半導体集積回路を試験する半導体集積回路の試験装置に関する。
【0002】
【従来の技術】
近年、複数の回路が混載されたシステムLSIの開発が急速に進んでおり、そのシステムLSIを試験するための様々な装置ならびに手法が提案されている。
【0003】
テスターメーカーからは、システムLSIの試験のために専用の半導体集積回路の試験装置であるミックスドシグナルテスターが提供されているが、この半導体集積回路の試験装置は価格が極めて高いという問題点がある。
【0004】
低価格化と高精度化とを目的に、特許文献1等では安価なテスターとアナログ回路部測定機能とを持ったデバイス測定装置(外部試験補助装置:Built Off Self Test(以下、BOST装置と称す))が提案されており、さらに、安価なテスターを用いる代わりに、汎用コンピュータ装置である汎用PC(パーソナルコンピュータ)や汎用EWS(ワークステーション)と通信カード、通信形式変換モジュールを用い、BOST装置を制御して試験する手法も提案されている。
【0005】
図2は、この種の従来の半導体集積回路の試験装置の構成、および試験方法を概略的に示す図である。この従来の半導体集積回路の試験装置では、BOST装置21の制御装置22として汎用PC、あるいは汎用EWSからなる汎用コンピュータ装置を使用し、これらの制御装置22とBOST装置21とを、一般的な通信形式であるUSB、RS232C、IEEE1394、GPIB、LAN等の通信回線23を介して接続している。ここで、BOST装置21側のインターフェイスとしては、各通信形式毎に通信カード24を設け、複数の通信カード24を共有して装着可能なスロットをBOST装置21に1つまたは複数設け、かつ、BOST装置21の専用バス形式に変換する通信形式変換モジュール25を備えている。
【0006】
また、BOST装置21に設けられているBOSTボード26は、ADC/DAC測定部27、測定データメモリ部28、解析部29、制御部30、電源部31から構成されている。ここで、ADC/DAC測定部27は、デジタル試験信号を発生してこのデジタル試験信号を被測定デバイスである半導体集積回路のDA変換回路に供給するデータ回路と、このデータ回路からのデジタル試験信号をアナログ試験信号に変換して被測定デバイスのAD変換回路に供給する試験用DA変換回路(Digital to Analog Converter(DAC))と、被測定デバイスのDA変換回路のアナログ試験出力をデジタル試験出力に変換する試験用AD変換回路(Analog to Digital Converter(ADC))とから構成されている。測定データメモリ部28は、被測定デバイスのAD変換回路からのデジタル試験出力と、試験用AD変換回路のデジタル試験出力とを記憶する。解析部29は、測定データメモリ28に記憶された各デジタル試験出力を解析し、解析結果を制御装置22である汎用コンピュータ装置22に与える。
【0007】
【特許文献1】
特開2002−236150号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来構成の半導体集積回路の試験装置では、デバイス測定装置としてのBOST装置21に、ADC/DAC測定部27や解析部29だけでなく、通信インターフェイスカード24や通信形式変換モジュール25、制御部30なども組み込んでいるため、BOST装置21のサイズが大きくなり、外付け部品が多くてスペースの少ないテストボードとしては不向きであり、また、被測定デバイスの近傍に複数のBOST装置21を置くことが困難となるという課題があった。
【0009】
近い将来、さらに多くの種類の回路を混載したシステムLSIなどの半導体集積回路を試験する必要がある中で高精度化・低コスト化が望まれるが、数多くの半導体集積回路を精度良く試験するためには、各半導体集積回路に適した測定部を持ったBOST装置21を複数枚、被測定デバイスとしての半導体集積回路の近傍に配置する必要がある。
【0010】
本発明は、上記のような従来の課題を解決するものであり、被測定デバイス近傍にBOSTボードなどからなる複数のデバイス測定装置を置くことができ、システムLSIなどの半導体集積回路に多数混載された回路の高精度な試験を行うことができる半導体集積回路の試験装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の請求項1記載の半導体集積回路の試験装置は、半導体集積回路の製造工程における良否検査、あるいは機能・性能評価を目的として、半導体集積回路からなる被測定デバイスに対して信号のやりとりを行う測定部と、プログラマブルなデバイスを用いて前記測定部からの情報を解析する解析部とで構成されるデバイス測定装置と、前記デバイス測定装置とは別ボードで構成され、前記デバイス測定装置と接続されて前記デバイス測定装置を制御し、かつ汎用コンピュータ装置と通信を行う制御・通信カードとを備えたことを特徴とする。
【0012】
この構成によれば、テスターメーカーが提供する高額な試験装置は用いずに、安価な汎用コンピュータ装置、制御・通信カード、デバイス測定装置を使用することで低コスト化が図れる。
【0013】
請求項2記載の発明は、請求項1記載の半導体集積回路の試験装置において、制御・通信カードは、デバイス測定装置からのデータの取り込みを行うデータ入力部と、前記デバイス測定装置へ制御信号を与える制御信号出力部と、汎用コンピュータ装置と信号のやり取りを行うインターフェイス部とを有していることを特徴とする。
【0014】
この構成によれば、制御・通信カードにデータ入力部、制御信号出力部およびインターフェイス部を設けたことで、デバイス測定装置に搭載する部品を最小限にして小型化することができ、また、汎用コンピュータ装置によって複数のデバイス測定装置を容易に扱うことが可能となる。
【0015】
請求項3記載の発明は、請求項1または2に記載の半導体集積回路の試験装置において、デバイス測定装置はプログラム書き込み口を有し、汎用コンピュータ装置からデバイス測定装置のプログラマブルなデバイスにプログラムを書き込み可能に構成したことを特徴とする。
【0016】
この構成によれば、汎用コンピュータ装置から試験に用いるプログラムをいつでも容易にデバイス測定装置へダウンロードでき、ROM入れ替えなどのハードの変更も一切ないので、デバイス測定装置のデバッグ時に効率的である。また、デバイス測定装置上にあるプログラマブルなデバイスの中身を書き換えることにより、ハード的な変更は一切なしに多品種の被測定デバイスを測定することが可能となり、試験装置を汎用的に用いることができる。
【0017】
請求項4記載の発明のデバイス測定装置は、請求項1〜3の何れかに記載の半導体集積回路の試験装置において、デバイス測定装置の入出力信号および内部信号を観測する観測用端子を、前記デバイス測定装置もしくは制御・通信カードに備えたことを特徴とする。
【0018】
この構成によれば、観測用端子を用いることで、デバイス測定装置からどんな信号が入出力されているのか、また、内部でどういう動作をしているのかを確認することができる。
【0019】
請求項5記載の発明は、請求項1〜4の何れかに記載の半導体集積回路の試験装置において、デバイス測定装置に、被測定デバイス装着用のソケットが搭載された基板とケーブルを介して接続するためのコネクタと、前記基板に直接差し込むためのコネクタとが設けられていることを特徴とする。
【0020】
この構成によれば、被測定デバイスを装着した基板に適した接続ができる。
請求項6記載の発明は、請求項1〜5の何れかに記載の半導体集積回路の試験装置において、デバイス測定装置は、被測定デバイスに設けられた複数の回路からの信号を入力する複数の入力端子と、これら複数の入力端子からの複数の入力信号を選択して切り換えて処理する入力信号選択手段とを備えたことを特徴とする。
【0021】
この構成によれば、被測定デバイスに混載された複数の回路からの信号を選択して切り換えながら処理することが可能であり、複数の回路の試験を行う場合にも対応できる。
【0022】
請求項7記載の発明は、請求項1〜6の何れかに記載の半導体集積回路の試験装置において、制御・通信カードは、デバイス測定装置にこのデバイス測定装置を診断する診断用信号を与えるとともに前記デバイス測定装置からの診断結果データを汎用コンピュータ装置に転送するデバイス測定装置診断手段を備えたことを特徴とする。
【0023】
この構成によれば、制御・通信カードはデバイス測定装置に診断用の信号を与え、デバイス測定装置は、制御・通信カードから与えられた診断用信号を基に自己診断を行い、結果を制御・通信カードに返す。このようにして、デバイス測定装置の自己診断を行うことができる。
【0024】
請求項8記載の発明は、請求項1〜7の何れかに記載の半導体集積回路の試験装置において、デバイス測定装置が複数個設けられ、1つまたは複数のデバイス測定装置を用いて試験できるように構成されていることを特徴とする。
【0025】
この構成によれば、被測定デバイスに含まれる特性の異なった複数の回路(例えば、ADC回路、DAC回路など)を試験する場合、各回路の特性に適した測定部を持つデバイス測定装置にて試験を行うことが可能である。また、デバイス測定装置は小型であるため、被測定デバイス周辺に複数個配置することができる。
【0026】
請求項9記載の発明は、請求項3に記載の半導体集積回路の試験装置において、デバイス測定装置のプログラマブルなデバイスがFlash−ROMであることを特徴とする。
【0027】
請求項10記載の発明は、請求項1〜9の何れかに記載の半導体集回路の試験装置において、デバイス測定装置に、被測定デバイスを装着可能なソケットが搭載されていることを特徴とする。
【0028】
この構成によれば、デバイス測定装置に直接被測定デバイスを装着して測定することも可能となる。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を、図1を参照しながら説明する。
図1は本発明の実施の形態に係る半導体集積回路の試験装置の構成を概略的に示す図である。図1に示すように、半導体集積回路の試験装置は、デバイス測定装置としてのBOSTボード1と、BOSTボード1とは別ボードで構成され、デバイス測定装置としてのBOSTボード1と接続されてこのBOSTボード1を制御し、かつ汎用PC/EWSからなる汎用コンピュータ装置2に対して通信を行う制御・通信カード3とを備えている。また、BOSTボード1と制御・通信カード3とは専用線13によって接続されており、この専用線13ではデジタル信号のみの通信が行われる。なお、14は汎用コンピュータ装置2と制御・通信カード3とを接続する、USB、RS232C、IEEE1394、GPIB、LAN等の通信回線である。
【0030】
デバイス測定装置としてのBOSTボード1は、被測定デバイス4である半導体集積回路の製造工程における良否検査、あるいは機能・性能評価を目的として、被測定デバイス4とアナログ信号やデジタル信号のやりとりを行う測定部5と、プログラマブルなデバイスを用いて測定部5からの情報を解析する解析部6とで構成されている。なお、BOSTボード1は、被測定デバイス4の特性の異なる複数の回路を測定するために、複数枚用いることができるようになっている。
【0031】
汎用コンピュータ装置2は、制御・通信カード3を介してBOSTボード1に試験開始の信号、および最低限必要な制御信号を送り、BOSTボード1はデバイス試験のためのデジタル/アナログ信号を被測定デバイスに与える。BOSTボード1は、被測定デバイス4から返ってくるアナログ/デジタル信号が正常な応答信号であるか否かを判断し、制御・通信カード3を介して汎用コンピュータ装置2にPASS/FAIL信号を返す。また、BOSTボード1と制御・通信カード3とはデジタル信号のみの通信を行う専用線13によって接続されている。
【0032】
制御・通信カード3は、BOSTボード1からのデータの取り込みを行うデータ入力部7と、BOSTボード1への制御信号を与える制御信号出力部8と、汎用コンピュータ装置2との信号のやり取りを行うインターフェイス部(BUS_I/F部)9と、BOSTボード1を診断するデータを入出力する診断用データ入出力部10とから構成されている。
【0033】
また、BOSTボード1は、被測定デバイス4を測定するためのプログラムが書き込まれたFlash−ROMを有するとともに、前記プログラムなどを前記Flash−ROMに書き込むプログラム書き込み口1aが設けられており、汎用コンピュータ装置2からBOSTボード1のFlash−ROMにプログラムの書き込みができるように構成されている。
【0034】
また、BOSTボード1は、被測定デバイス4の詳細評価やBOSTボード1のFlash−ROMの評価等のために、BOSTボード1の入出力信号および内部信号を観測する観測用端子1bを備えている。なお、観測用端子1bを制御・通信カード7上に備えて、専用線を介してBOSTボード1に出力するように構成してもよい。
【0035】
さらに、BOSTボード1には、被測定デバイス4装着用のソケット11が搭載された基板12と汎用のケーブルによって接続するためのコネクタ1cと、被測定デバイス4装着用のソケット11が搭載された基板12に直接差し込むためのコネクタ1dとが備えられ、これらのコネクタ1c、1dには、被測定デバイス4に混載された複数の回路からの信号を入力する複数の入力端子が設けられている。そして、BOSTボード1は、これらのコネクタ1c、1dに設けられた複数の入力端子からの複数の入力信号を選択して切り換えて処理する入力信号選択機能を備えている。
【0036】
制御・通信カード3は、BOSTボード1に診断用信号を与え、BOSTボード1からの診断結果データを汎用コンピュータ装置2に転送するデバイス測定装置診断機能を備えている。また、図示しないが、BOSTボード1または制御・通信カード3には、BOSTボード1および制御・通信カード3にクロックを供給するクロック生成部を搭載している。
【0037】
以上のように構成されたこの半導体集積回路の試験装置について、その一動作例を以下に説明する。
汎用コンピュータ装置2からの試験開始・制御信号(試験開始の信号、および最低限必要な制御信号)aが制御・通信カード3のBUS_I/F部9、制御信号出力部8を介してBOSTボード1に入力される。信号aを受けたBOSTボード1は被測定デバイス4へ試験用信号(アナログまたはデジタル信号、以下、アナログ/デジタル信号と記載する)bを出力し、被測定デバイス4からの応答信号(アナログ/デジタル信号)cがBOSTボード1の測定部5に入力される。BOSTボード1の解析部6は、応答信号cが予め決められた精度範囲に収まっているかを解析し、すなわち、正常な応答信号であるか否かを判断し、その結果としてのPASS/FAIL信号dを制御・通信カード3のデータ入力部7、BUS_I/F部9を介して汎用コンピュータ装置2に返す。
【0038】
デバッグ時などで、BOSTボード1の解析部6を書き換えたいときは、汎用コンピュータ装置2からプログラム書き換え信号eをBOSTボード1の解析部6に与え、プログラムの書き換えを行う。
【0039】
また、この実施の形態においては、定期校正がかけられてBOSTボード1を診断(DIAG)するようになっており、BOSTボード1を診断する際には、制御・通信カード3の診断用データ入出力部8がBOSTボード1に診断用の信号を与え、BOSTボード1は、Flash−ROMに書き込まれた診断用プログラム、および制御・通信カード3から与えられた診断用信号を基に自己診断を行い、その結果を制御・通信カード3に返す。このように、制御・通信カード3とBOSTボード1との間で診断用信号のやりとりを行い、診断を行う。このため、従来技術ではアナログ試験装置の自己診断にDA変換回路とAD変換回路の両方を必要としていたが、本手法では、自己診断をBOSTボード1から制御・通信カード3に返すだけなので、DA変換回路、もしくはAD変換回路の何れかがあればよい。
【0040】
この構成によれば、半導体集積回路の試験装置を、安価な汎用コンピュータ装置2と、制御・通信カード3と、測定部5と解析部6とを有するデバイス測定装置としてのBOSTボード1とで構成したことにより、テスターメーカーが提供する高額な試験装置は用いずに、低コスト化を図ることができる。また、デバイス測定装置であるBOSTボード1の構成としては、プログラマブルなデバイスであるFlash−ROM(Flash−ROM以外のプログラマブルなデバイスを用いてもよい)からなる解析部6と測定部5とが最低限あればよいので、小型化、および低コスト化が可能である。また、BOSTボード1と制御・通信カード3とはデジタル信号のみの通信であり専用線13によって接続されているので、BOSTボード1は被測定デバイス4の近傍に場所の制約を受けずに自由に移動できて、ノイズ低減のためにアナログ信号の通信距離を最短にでき、高精度化が図れる。
【0041】
また、制御・通信カード3を、BOSTボード1からのデータの取り込みを行うデータ入力部7と、BOSTボード1への制御信号を与える制御信号出力部8と、汎用コンピュータ装置2との信号のやり取りを行うインターフェイス部(BUS_I/F部)9と、BOSTボード1を診断するデータを入出力する診断用データ入出力部10とから構成したことで、BOSTボード1に搭載する部品を最小限にして小型化することができ、また、汎用コンピュータ装置2によって複数のBOSTボード1を容易に扱うことが可能である。
【0042】
また、汎用コンピュータ装置2からBOSTボード1のFlash−ROMにプログラムの書き込みができるように構成されているので、試験に用いる汎用コンピュータ装置2からプログラムをいつでも容易にダウンロードでき、ROM入れ替えなどのハードの変更も一切ないので、BOSTボード1のデバッグ時に効率的である。また、BOSTボード1の上にあるFlash−ROMなどのプログラマブルなデバイスは何回でも書き換え可能であり、試験に必要なデータは全て記憶されている。従って、プログラマブルなデバイスの中身を書き換えることにより、ハード的な変更は一切なしに多品種の被測定デバイス4を測定することが可能であり、提案する試験装置を汎用的に用いることができる。
【0043】
また、BOSTボード1に、BOSTボード1の入出力信号および内部信号を観測する観測用端子1bを備えたので、この観測用端子1bを用いることでデバイス測定装置としてのBOSTボード1が内部でどういう動作をしているのかを確認できる。また、Flash−ROMなどのプログラマブルなデバイスの中身を書き換えることで、観測用端子1bから出力する信号を決定することができるため、観測用端子1bを最小限に抑えることができる。
【0044】
また、BOSTボード1には、基板12と汎用のケーブルによって接続するためのコネクタ1cと、基板12に直接差し込むためのコネクタ1dとが備えられているので、被測定デバイス4とBOSTボード1との接続方法が選択可能となり、BOSTボード1は被測定デバイス4が搭載された基板12の形状に適した接続ができる。
【0045】
また、BOSTボード1は、被測定デバイス4からの複数の入力信号を処理できる入力信号選択機能を備えているので、被測定デバイス4に混載された複数の回路からの信号をプログラマブルなデバイスからの制御で切り換えることが可能であり、1枚のBOSTボード1で複数の回路の試験を行う場合に効果がある。
【0046】
また、デバイス測定装置としてのBOSTボード1を複数個用いて試験できるので、被測定デバイス4に含まれる特性の異なった複数の回路(ADC回路、DAC回路など)を試験する場合に、各回路の特性に適した測定部5を持つBOSTボード1にて試験を行うことが可能であり、BOSTボード1は小型であるため、被測定デバイス4の周辺に複数個配置することができる。なお、上記実施の形態においては、複数のBOSTボード1の制御を1枚の制御・通信カード3で行う場合を述べたが、これに限るものではなく、複数枚の制御・通信カードで制御してもよい。
【0047】
また、上記実施の形態においては、被測定デバイス4を基板12に取り付けたソケット11に装着させる場合を述べたが、これに限るものではなく、BOSTボード1自体に、被測定デバイス4を装着可能なソケットを搭載させてもよく、この場合には、ノイズ低減のためにアナログ信号の通信距離をさらに短くすることができて、高精度化が図れる。
【0048】
【発明の効果】
以上のように本発明によれば、BOSTボードなどのデバイス測定装置に必要最低限の機能(解析部と測定部)を持たせ、その他の機能を制御・通信カードに持たせることで、デバイス測定装置の小型化が図ることができ、被測定デバイスに多数混載される回路を試験する際、各回路の特性に適した測定部を持った小型のデバイス測定装置を複数個、場所の制約を受けずに被測定デバイスの近傍に配置し試験することができる。また、被測定デバイスと全てのデバイス測定装置に関して、アナログ信号の配線距離を最短にできるため、高精度な試験が可能となる。
【0049】
一方、デバイス測定装置の制御に汎用PC/EWSなどの汎用コンピュータ装置を使用することで、テスターメーカーが提供する半導体集積回路の試験装置(ミックスドシグナルテスター)に比べて安価にすることができ、また、汎用コンピュータ装置からデバイス測定装置の解析部のプログラムを容易に書き換えることが可能なため、デバッグ性、および汎用性が向上する。
【図面の簡単な説明】
【図1】本発明の半導体集積回路の試験装置を概略的に示す図
【図2】従来の半導体集積回路の試験装置を概略的に示す図
【符号の説明】
1 BOSTボード(デバイス測定装置)
1a プログラム書き込み口
1b 観測用端子
1c、1d コネクタ
2 汎用コンピュータ装置
3 制御・通信カード
4 被測定デバイス(半導体集積回路)
5 測定部
6 解析部
7 データ入力部
8 制御信号出力部
9 インターフェイス部(BUS_I/F部)
10 診断用データ入出力部
11 ソケット
12 基板
13 専用線
Claims (10)
- 半導体集積回路からなる被測定デバイスに対して信号のやりとりを行う測定部と、プログラマブルなデバイスを用いて前記測定部からの情報を解析する解析部とで構成されるデバイス測定装置と、
前記デバイス測定装置とは別ボードで構成され、前記デバイス測定装置と接続されて前記デバイス測定装置を制御し、かつ汎用コンピュータ装置と通信を行う制御・通信カードとを備えたことを特徴とする半導体集積回路の試験装置。 - 制御・通信カードは、デバイス測定装置からのデータの取り込みを行うデータ入力部と、前記デバイス測定装置へ制御信号を与える制御信号出力部と、汎用コンピュータ装置と信号のやり取りを行うインターフェイス部とを有していることを特徴とする請求項1記載の半導体集積回路の試験装置。
- デバイス測定装置はプログラム書き込み口を有し、汎用コンピュータ装置からデバイス測定装置のプログラマブルなデバイスにプログラムを書き込み可能に構成したことを特徴とする請求項1または2に記載の半導体集積回路の試験装置。
- デバイス測定装置の入出力信号および内部信号を観測する観測用端子を、前記デバイス測定装置もしくは制御・通信カードに備えたことを特徴とする請求項1〜3の何れかに記載の半導体集積回路の試験装置。
- デバイス測定装置に、被測定デバイス装着用のソケットが搭載された基板とケーブルを介して接続するためのコネクタと、前記基板に直接差し込むためのコネクタとが設けられていることを特徴とする請求項1〜4の何れかに記載の半導体集積回路の試験装置。
- デバイス測定装置は、被測定デバイスに設けられた複数の回路からの信号を入力する複数の入力端子と、これら複数の入力端子からの複数の入力信号を選択して切り換えて処理する入力信号選択手段とを備えたことを特徴とする請求項1〜5の何れかに記載の半導体集積回路の試験装置。
- 制御・通信カードは、デバイス測定装置にこのデバイス測定装置を診断する診断用信号を与えるとともに前記デバイス測定装置からの診断結果データを汎用コンピュータ装置に転送するデバイス測定装置診断手段を備えたことを特徴とする請求項1〜6の何れかに記載の半導体集積回路の試験装置。
- デバイス測定装置が複数個設けられ、1つまたは複数のデバイス測定装置を用いて試験できるように構成されていることを特徴とする請求項1〜7の何れかに記載の半導体集積回路の試験装置。
- デバイス測定装置のプログラマブルなデバイスがFlash−ROMであることを特徴とする請求項3に記載の半導体集積回路の試験装置。
- デバイス測定装置に、被測定デバイスを装着可能なソケットが搭載されていることを特徴とする請求項1〜9の何れかに記載の半導体集積回路の試験装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003172698A JP2005009942A (ja) | 2003-06-18 | 2003-06-18 | 半導体集積回路の試験装置 |
EP03027876A EP1489429A1 (en) | 2003-06-18 | 2003-12-04 | Ancillary equipment for testing semiconductor integrated circuit |
US10/726,891 US7148676B2 (en) | 2003-06-18 | 2003-12-04 | Ancillary equipment for testing semiconductor integrated circuit |
TW092137311A TWI227787B (en) | 2003-06-18 | 2003-12-29 | Ancillary equipment for testing semiconductor integrated circuit |
CNB2004100068068A CN1332212C (zh) | 2003-06-18 | 2004-02-18 | 半导体集成电路的测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003172698A JP2005009942A (ja) | 2003-06-18 | 2003-06-18 | 半導体集積回路の試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005009942A true JP2005009942A (ja) | 2005-01-13 |
Family
ID=33410937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003172698A Pending JP2005009942A (ja) | 2003-06-18 | 2003-06-18 | 半導体集積回路の試験装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7148676B2 (ja) |
EP (1) | EP1489429A1 (ja) |
JP (1) | JP2005009942A (ja) |
CN (1) | CN1332212C (ja) |
TW (1) | TWI227787B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105353294A (zh) * | 2015-11-10 | 2016-02-24 | 武汉锐科光纤激光技术股份有限公司 | 一种集成电路板检测工装 |
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262621B1 (en) * | 2005-03-21 | 2007-08-28 | Synopsys, Inc. | Method and apparatus for integrated mixed-signal or analog testing |
KR100753050B1 (ko) | 2005-09-29 | 2007-08-30 | 주식회사 하이닉스반도체 | 테스트장치 |
CN101029918B (zh) * | 2007-01-23 | 2011-03-16 | 北京芯技佳易微电子科技有限公司 | 一种基于可编程器件的可控集成电路测试系统及方法 |
CN102077102B (zh) | 2008-07-02 | 2013-06-19 | 爱德万测试株式会社 | 测试装置和方法 |
KR100974669B1 (ko) * | 2009-11-26 | 2010-08-09 | 주식회사 아이티엔티 | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 |
JP2011220924A (ja) * | 2010-04-13 | 2011-11-04 | Advantest Corp | 試験装置および接続装置 |
CN103018659B (zh) * | 2012-11-26 | 2013-12-25 | 西北核技术研究所 | 一种处理器单粒子效应的频率响应的测试系统及方法 |
RU177049U1 (ru) * | 2017-11-07 | 2018-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ) | Вспомогательное оборудование для тестирования полупроводниковых интегральных схем |
CA3152175A1 (en) * | 2019-09-23 | 2021-04-01 | Carlos Moreno | A method and apparatus for detection of counterfeit parts, compromised or tampered components or devices, tampered systems such as local communication networks, and for secure identification of component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3733587A (en) * | 1971-05-10 | 1973-05-15 | Westinghouse Electric Corp | Universal buffer interface for computer controlled test systems |
US3764995A (en) * | 1971-12-21 | 1973-10-09 | Prd Electronics Inc | Programmable test systems |
JPS5875073A (ja) * | 1981-10-29 | 1983-05-06 | Yokogawa Hewlett Packard Ltd | 直流特性測定システム |
US6349392B1 (en) * | 1987-06-02 | 2002-02-19 | Texas Instruments Incorporated | Devices, systems and methods for mode driven stops |
US5931962A (en) * | 1996-09-23 | 1999-08-03 | Xilinx, Inc. | Method and apparatus for improving timing accuracy of a semiconductor test system |
US5828674A (en) * | 1997-09-16 | 1998-10-27 | Teradyne, Inc. | Production interface for integrated circuit test system |
JP2000074997A (ja) * | 1998-09-01 | 2000-03-14 | Advantest Corp | Ic試験装置及び複合ic試験装置 |
JP2002162450A (ja) * | 2000-11-22 | 2002-06-07 | Mitsubishi Electric Corp | 半導体集積回路の試験装置および半導体集積回路の試験方法 |
JP2002236151A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 外部試験補助装置および半導体装置の試験方法 |
JP2002236150A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置及び試験方法 |
-
2003
- 2003-06-18 JP JP2003172698A patent/JP2005009942A/ja active Pending
- 2003-12-04 US US10/726,891 patent/US7148676B2/en not_active Expired - Fee Related
- 2003-12-04 EP EP03027876A patent/EP1489429A1/en not_active Withdrawn
- 2003-12-29 TW TW092137311A patent/TWI227787B/zh not_active IP Right Cessation
-
2004
- 2004-02-18 CN CNB2004100068068A patent/CN1332212C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170007585A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
US10262753B2 (en) | 2015-07-08 | 2019-04-16 | Samsung Electronics Co., Ltd. | Auxiliary test device, test board having the same, and test method thereof |
KR102377362B1 (ko) * | 2015-07-08 | 2022-03-23 | 삼성전자주식회사 | 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법 |
CN105353294A (zh) * | 2015-11-10 | 2016-02-24 | 武汉锐科光纤激光技术股份有限公司 | 一种集成电路板检测工装 |
Also Published As
Publication number | Publication date |
---|---|
TWI227787B (en) | 2005-02-11 |
US20040257066A1 (en) | 2004-12-23 |
EP1489429A1 (en) | 2004-12-22 |
US7148676B2 (en) | 2006-12-12 |
CN1573344A (zh) | 2005-02-02 |
CN1332212C (zh) | 2007-08-15 |
TW200500618A (en) | 2005-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642736B2 (en) | Tester for semiconductor integrated circuits and method for testing semiconductor integrated circuits | |
CN100416288C (zh) | 用于访问一个或多个电子电路的系统和方法 | |
CN102116838B (zh) | 微光显微镜芯片失效分析方法及系统 | |
US8310264B2 (en) | Method for configuring combinational switching matrix and testing system for semiconductor devices using the same | |
CN110268277A (zh) | 用于印刷电路板的功能性测试器,以及相关的系统和方法 | |
CN101315411A (zh) | 用于测试电路组合的系统、方法和装置 | |
JP2005009942A (ja) | 半導体集積回路の試験装置 | |
KR20070045971A (ko) | Soc 테스터 시스템, soc 테스터 dut 로드 보드 및이를 사용하는 디바이스 테스트 방법 | |
JP2002236152A (ja) | 半導体集積回路の試験装置及び試験方法 | |
US7023366B1 (en) | Using a parametric measurement unit for converter testing | |
JP2002236149A (ja) | 半導体集積回路の試験装置及び試験方法 | |
JP2003075515A (ja) | 半導体集積回路の試験装置およびその試験方法 | |
KR100729647B1 (ko) | 보드 테스트 시스템 | |
JP2002236143A (ja) | 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 | |
US7187193B2 (en) | MCU test device for multiple integrated circuit chips | |
JP2002286800A (ja) | 半導体試験装置 | |
KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
GB2405945A (en) | Printed circuit board test apparatus | |
JP4083195B2 (ja) | プリント回路板の試験方法及びプリント回路板の製造方法 | |
JP3555679B2 (ja) | Icテスタ | |
WO2023080534A1 (ko) | Asic 칩 테스트용 소켓보드 | |
JPH1183946A (ja) | 被測定基板用テスト装置 | |
JP3667645B2 (ja) | 汎用型バーンインボード | |
JPH10186006A (ja) | プリント回路板の試験方法 | |
JP4066265B2 (ja) | 半導体試験装置のコンタクトリング |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |