DE10034900C2

DE10034900C2 - System zum Test schneller synchroner Digitalschaltungen, insbesondere Halbleiterspeicherbausteinen

Info

Publication number: DE10034900C2
Application number: DE10034900A
Authority: DE
Inventors: Wolfgang Ernst; Gunnar Krause; Justus Kuhn; Jens Luepke; Jochen Mueller; Peter Poechmueller; Michael Schittenhelm
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2000-07-18
Filing date: 2000-07-18
Publication date: 2002-07-18
Anticipated expiration: 2020-07-19
Also published as: US20020070748A1; US7062690B2; DE10034900A1

Description

Die Erfindung betriff ein System zum Test schneller synchro ner Digitalschaltungen gemäß dem Oberbegriff des Patentan spruchs 1. Ein derartiges Testsystem ist aus DE 199 28 981 A1 bekannt.

Heutige DRAM (Dynamic Random Access Memory)-Chips werden mit kostspieligen Produktionstestgeräten getestet. Letztere er lauben es, Signale mit genau definierten Spannungspegeln zu exakt definierten Zeitpunkten an den zu testenden Speicher baustein oder DUT (Device Under Test) anzulegen. Während der Überprüfung der Lesefunktion von dem DUT ist es darüberhinaus möglich, von dem DUT kommende Signale zu genau definierten Zeitpunkten in das Testgerät einzulesen und mit erwarteten Signalwerten zu vergleichen.

Aufgrund der hohen Frequenzen heutiger Speicherbausteine, z. B. 400 Megaherz Taktfrequenz bei Rambus-DRAMs, erfordert die Spezifikation dieser Chips hohe zeitliche Genauigkeit der Signale (bei DDR-Speichern (Double Data Rate) sind Signalspe zifikationen in der Größenordnung von 500 ps bereits heute üblich). Deshalb müssen zum Teil verwendete Produktionstest geräte höchsten technischen Anforderungen genügen, was zu entsprechend hohen Produktions- und Testkosten führt. Heutige DRAM-Testgeräte kosten in der Größenordnung von mehreren Mil lionen Dollar. Aus diesem Grund betragen die Testkosten von Höchstfrequenzspeicherbausteinen bereits bis zu 30% der Ge samtherstellungskosten.

In der oben erwähnten DE 199 28 981 A1 wird ein Halbleiter testsystem beschrieben, bei dem alle Funktionen Teile eines und desselben Testgeräts sind. Die Besonderheit dieses Testgeräts besteht darin, dass es eine Phasenmesseinrichtung zum Messen der Phase eines von jedem einer Mehrzahl von zu te stenden Halbleiterspeichern ausgegebenen Takts vor dem Beginn des Tests der zu testenden Halbleiterspeicher und eine Mehr zahl von variablen Verzögerungsschaltungen aufweist, in denen jeweils eine Verzögerungszeit entsprechend der von der Pha senmesseinrichtung gemessenen Phase eingestellt ist, wobei jede variable Verzögerungsschaltung ein an sie angelegtes Vergleichszeitsteuerungssignal um die in ihr eingestellte Verzögerungszeit verzögert und das verzögerte Vergleichs zeitsteuerungssignal an einen zugehörigen logischen Verglei cher anlegt, sodass dann die zeitliche Lage des Vergleichs zeitsteuerungssignals mit der zeitlichen Lage der aus den je weils zugeordneten zu testenden Speichern ausgelesenen Daten zur Übereinstimmung gebracht werden.

US 5,640,509 beschreibt eine in einem Speicherchip integrier te programmierbare Selbsttestschaltung, also ein so genanntes BIST-Konzept (BIST = Built-in Self Test).

Um den Selbsttest des Speichers durchzuführen, befinden sich im Speicher programmierbare Register, die mit einer entspre chenden Befehlsfolge programmiert werden. Dann wird diese Be fehlsfolge zum Ablauf gebracht, um den Selbsttest des Spei chers durchzuführen und die Ergebnisse geprüft. Eine derarti ge in einem Speicherchip integrierte Selbsttestschaltung ist natürlich teuer, da sie in jedem Chip vorhanden ist. Sie lässt sich gewönlich nicht als ASIC-Schaltkreis realisieren und ist auch nicht leicht auswechselbar. Selbstverständlich lässt sich eine solche in einem Speicherchip integrierte Selbsttestschaltung auch nicht an unterschiedliche Schaltun gen, z. B. an verschiedenartige Speicherchips, anpassen.

In dieser Patentanmeldung und weiteren parallelen Patentan meldungen schlagen die Erfinder die Realisierung eines so ge nannten BOST-Bausteins (Build Outside Self Test) vor. Ein möglichst einfacher und kostengünstiger BOST-Baustein kann in Form eines ASIC-Schaltkreises realisiert werden, der in der Lage ist, durch verschiedene Methoden einen schnellen DRAM- Speicher direkt und kostengünstig zu testen, wobei ein sol cher BOST-Baustein aufgrund seiner kleinen Abmessungen und billigen Massenproduktion in direkter Nähe des zu testenden Halbleiterbausteins, d. h. des DRAM-Speichers anbringbar ist. Da hierdurch die Genauigkeit/Frequenz erhöht werden kann und die Kosten für einen solchen BOST-Baustein, wenn dieser in größerer Stückzahl hergestellt wird, nur Bruchteile eines herkömmlichen Testgeräts betragen, kann ein bislang übliches langsameres und deshalb preiswerteres Testgerät weiter ver wendet, und die Gesamttestkosten können reduziert werden.

Der als ASIC-Schaltkreis realisierbare BOST-Baustein über nimmt Funktionen des üblichen Speichertestgeräts entweder zum Teil oder vollständig und behebt die bestehenden Einschrän kungen der bekannten Speichertestgeräte durch eine interne Signalerzeugung auf dem BOST-Baustein, wie z. B. eine Fre quenzvervielfachung. Da der BOST-Baustein in der Lage sein soll, irgendwelche gewünschten algorithmischen und Logikope rationen z. B. zum Erzeugen einer Folge von Testadressen und Testdaten auszuführen, wird vorgeschlagen, entsprechende Kon stanten und Variablen in Register abzulegen, wie z. B. den Start- und Endwert einer Adressfolge.

Es ist Aufgabe der Erfindung ein gattungsgemäßes Testsystem so zu verwirklichen, dass in einem BOST-Baustein vorgesehene programmierbare Speicherregister von einem externen Testgerät aus in einer Weise programmiert werden können, dass der Test betrieb des BOST-Bausteins sicher und zuverlässig aufgrund der vom Testgerät in die Register programmierten Werte durch führbar ist und auch der Register-Programmierzyklus ungestört vom Testbetrieb ablaufen kann.

Die obige Aufgabe wird gemäß einem wesentlichen Aspekt der Erfindung gelöst durch ein System zum Test schneller synchro ner Digitalschaltungen, insbesondere von Halbleiterspeicher bausteinen, bei dem Testsignale, wie Testdaten, -Steuer-, Adress- und Taktsignale auf der Basis von von einem Testgerät vorgebenenen Signalbedingungen zu einem zu testenden Schalt kreis übertragen und von dem DUT in Abhängigkeit von den zu geführten Testsignalen erzeugte Antwortsignale ausgewertet werden, dadurch gekennzeichnet, dass in den Signalweg zwi schen dem Testgerät und den zu testenden Schaltkreis DUT ein vom Testgerät und dem zu testenden Schaltkreis DUT separater Halbleiterbaustein (BOST-Baustein) eingefügt ist, der Mittel zum Empfang der vom Testgerät vorgegebenen Signalbedingungen, zur Erzeugung der Testsignale, zum Senden derselben an den zu testenden Schaltkreis DUT und zum Empfang der daraufhin von dem zu testenden Schaltkreis DUT erzeugten Antwortsignale aufweist, wobei diese Mittel eine Registereinheit mit pro grammierbaren Registern enthalten, um Konstanten und Variable zur Erzeugung der Testsignale und Auswertung derselben abzu legen, und dass der BOST-Baustein weiterhin Umschaltmittel aufweist, um abhängig von Umschaltkriterien den BOST-Baustein zwischen zwei Betriebsarten umzuschalten:

1. Einer normalen Betriebsart, in der der BOST-Bau stein den zu testenden Schaltkreis DUT ansteuert, und
2. einer BOST-Register-Programmierbetriebsart, in der die Register der Registereinheit programmiert wer den.

Somit besteht ein wesentlicher Aspekt der Erfindung darin, dass neben der normalen Betriebsart in der der BOST-Baustein die zu testende Halbleiterschaltung, insbesondere den Halb leiterspeicher DUT testet, eine weitere Betriebsart vorgese hen ist, in der die programmierbaren Register des BOST-Bau steins vom externen Testgerät aus programmiert werden und daß die Umschaltmittel des BOST-Bausteins Detektionsmittel enthalten, um zwischen diesen beiden Betriebsarten durch externe Stimuli hin und her zu schalten. Die Umschaltung kann z. B. durch ein externes separates Steuersignal, das dem BOST-Bau stein vom Steuergerät zugeführt wird, erfolgen.

Alternativ kann man den hierfür notwendigen Signalkanal ein sparen, indem die Detektionsmittel ein oder mehrere Signale, die dem BOST-Baustein vom Testgerät ohnehin zugeführt werden müssen auf eine bestimmte Signalabfolge hin überprüfen, die dann als Stimulus für das Umschalten in die jeweils andere Betriebsart fungiert. Z. B. werden bei nicht-vollständiger Übernahme aller Funktionen des Testgeräts durch den BOST-Bau stein in der normalen Betriebsart nach wie vor ein oder meh rere Signale vom Testgerät an den BOST-Baustein überliefert, die er dann verändert oder unverändert an den zu testenden Halbleiterschaltkreis DUT weitergibt.

Weitere Merkmale des erfindungsgemäßen Testsystems werden in der nachfolgenden Beschreibung deutlich, die sich auf die einzige Zeichnungsfigur bezieht.

Die Figur zeigt ein Funktionsblockschaltbild eines Ausfüh rungsbeispiels eines BOST-Bausteins 10 mit der erfindungsge mäßen Umschaltung zwischen den beiden Betriebsarten, wobei der BOST-Baustein zwischen eine zu testende Halbleiterschal tung oder DUT 20, z. B. einen DRAM-Speicher, und ein externes Testgerät 30 eingefügt ist.

Der BOST-Baustein 10 enthält eine Registereinheit 12 mit vom externen Testgerät 30 programmierbaren Registern, eine Algo rithmik/Logikeinheit 13, eine Logikeinheit 14, die nicht re gistergetrieben ist, eine Schnittstelleneinheit 15, die eine Schnittstelle zu einem zum DUT 20 führenden Leitungssystem D10 bildet sowie eine Umschalt/Detektionseinheit 11/11a, die die Funktion hat, den BOST-Baustein 10 abhängig von Umschalt kriterien in zwei Betriebsarten zu betreiben:

1. Einer normalen Betriebsart, in der der BOST-Baustein 10 den DUT 20 durch die im BOST-Baustein generierten und/oder gespeicherten Testsignale über die Schnitt stelleneinheit 15 und das Leitungssystem D10 ansteu ert, und
2. Einer BOST-Register-Programmierbetriebsart, in der die programmierbaren Register der Registereinheit (12) programmiert werden.

Ein Umschaltkriterium zur Umschaltung zwischen den beiden ge nannten Betriebsarten kann dem BOST-Baustein, d. h. der Um schalt/Detektionseinheit 11/11a durch ein externes in der Fi gur gestrichelt gezeichnetes separates Steuersignal D2 von dem Testgerät 30 zugeführt werden.

Alternativ kann man diesen externen Signalkanal D2 auch ein sparen, indem ein oder mehrere Signale, die dem BOST-Baustein vom Testgerät 30 ohnehin zugeführt werden müssen durch die Umschalt/Detektionseinheit 11/11a auf eine bestimmte Signal folge hin abgeprüft werden, die für die Umschalteinheit 11 für das Umschalten in die jeweils ändere Betriebsart fun giert.

Nach dem oben Gesagten, dienen die Funktionseinheiten 12 bis 15 des BOST-Bausteins 10 zum Empfang von vom externen Testge rät 30 vorgegebenen Signalbedingungen über die Signalkanäle D1-D4, zur Erzeugung von Testsignalen, die an den DUT 20 über die Schnittstelleneinheit 15 und den Testsignalkanal D10 ge sendet werden, sowie zum Empfang der daraufhin von dem DUT 20 erzeugten Antwortsignale, dem im BOST-Baustein 10 direkt z. B. auf ihre zeitliche Lage und Musterkorrektheit sowie auch hin sichtlich ihrer Spannungsniveaus überprüft werden können.

Die durch die Umschalt/Detektionseinheit 11/11a vorgenommene Umschaltung zwischen den beiden Betriebsarten (1) und (2) kann nach folgenden Möglichkeiten durchgeführt werden:

a) Betriebsart (1) wird angehalten, während die pro grammierbaren Register der Registereinheit 12 im BOST-Baustein vom Testgerät 30 programmiert werden, d. h. daß der Test des DUT 20 unterbrochen wird.
b) Der Test des DUT 20 wird während der Programmierung der programmierbaren Register der Registereinheit 12 des BOST-Bausteins nicht unterbrochen und zwar da durch, daß die Programmierung der Register innerhalb von Zeitspannen erfolgt, in der der BOST-Baustein für seine Algorithmik-/Logikoperationen auf keinen der Registerwerte zugreift. Hierfür muß allerdings für die externe Programmierung vom Testgerät 30 aus eine Information vorhanden sein, wann der BOST-Bau stein nicht auf Registerwerte zugreift. Um zu ver meiden, daß hierfür ein weiteres Steuersignal zwi schen dem BOST-Baustein und dem Testgerät 30 benö tigt wird, kann die zeitliche Synchronisation da durch erreicht werden, daß, wenn die Operationen des BOST-Bausteins 10 im externen Testgerät 30 bekannt sind, die für die zeitliche Synchronisation benötig ten Zeiten einmal extern berechnet wurden;
c) Das Testen des DUT, z. B. eines DRAM wird während der Programmierung der Register in der Registereinheit 12 des BOST-Bausteins 10 nicht unterbrochen und zwar dadurch, daß die programmierbaren Register im BOST gedoppelt sind und die Algorithmik-/Logikoperationen des BOST-Bausteins immer nur auf das oder die Regi ster der Registereinheit 12 zugreifen, das/die ge rade nicht programmiert wird/werden.

Selbstverständlich ist die obige Beschreibung und die schema tische Darstellung des BOST-Bausteins 10 in der Figur nur beispielhaft und auf die zur Erläuterung dieses erfindungsge mäßen Konzepts notwendigen Funktionen beschränkt.

Die externe Ansteuerung, die im obigen Beispiel durch ein herkömmliches Testgerät 30 erfolgt, kann auch durch ein spe ziell für die Ausführung der Funktionen im Rahmen der Erfin dung konzipiertes Gerät oder System ausgeführt werden.

Somit besteht ein wesentlicher Aspekt eines erfindungsgemäßen Testsystems, welches einen zwischen einem Testgerät 30 und einem zu testenden Halbleiterschaltkreis oder DUT 20 geschal teten BOST-Baustein 10 verwendet, darin, daß der BOST-Bau stein neben der Betriebsart in der er den Halbleiterschalt kreis oder den Speicherbaustein 20 testet, eine weitere Be triebsart aufweist, in der die programmierbaren Register der Registereinheit 12 des BOST-Bausteins 12 programmiert werden und daß zwischen diesen beiden Betriebsarten durch externe Stimuli hin und her geschaltet werden kann. Dabei kann die Umschaltung zwischen den beiden Betriebsarten mittels der oben beschriebenen verschiedenen Kombinationsmöglichkeiten (a), (b) und (c) erfolgen.

Bezugszeichenliste

10

BOST-Baustein

11

/

11

a Umschalt/Detektionseinheit

12

Registereinheit

13

Algorithmik/Logikeinheit

14

Logikeinheiten, die nicht registergetrieben sind

15

Schnittstelle zum DUT

20

DUT

30

Externe Ansteuerung (Testgerät)
D1-D4 Signalkanäle vom Testgerät

30

zum BOST

10

D10 Testsignalkanal zwischen BOST

10

und DUT

20

Claims

1. System zum Test schneller synchroner Digitalschaltungen, insbesondere von Halbleiterspeicherbausteinen, bei dem Test signale, wie Testdaten, -Steuer-, -Adress- und Taktsignale auf der Basis von von einem Testgerät (30) vorgebenenen Si gnalbedingungen zu einem zu testenden Schaltkreis (DUT) (20) übertragen und von dem DUT (20) in Abhängigkeit von den zuge führten Testsignalen erzeugte Antwortsignale ausgewertet wer den, dadurch gekennzeichnet, dass in den Signalweg zwischen dem Testgerät (30) und den zu te stenden Schaltkreis DUT (20) ein vom Testgerät (30) und dem zu testenden Schaltkreis (DUT) separater Halbleiterbaustein (BOST-Baustein) (10) eingefügt ist, der Mittel (12-15) zum Empfang der vom Testgerät (30) vorgegebenen Signalbedingungen (D1-D4), zur Erzeugung der Testsignale (D10), zum Senden der selben an den zu testenden Schaltkreis DUT (20) und zum Emp fang der daraufhin von dem zu testenden Schaltkreis DUT (20) erzeugten Antwortsignale aufweist, wobei diese Mittel (12- 15) eine Registereinheit (12) mit programmierbaren Registern enthalten, um Konstanten und Variable zur Erzeugung der Test signale und Auswertung derselben abzulegen, und dass der BOST-Baustein (10) weiterhin Umschaltmittel (11, 11a) auf weist, um abhängig von Umschaltkriterien den BOST-Baustein (10) zwischen zwei Betriebsarten umzuschalten:

1. Einer normalen Betriebsart, in der der BOST-Bau stein (10) den zu testenden Schaltkreis DUT (20) ansteuert, und
2. einer BOST-Register-Programmierbetriebsart, in der die Register der Registereinheit (12) programmiert werden.

2. Testsystem nach Anspruch 1, dadurch gekennzeichnet, daß eine separate Signalleitung (D2) vom externen Testgerät (30) zu den Umschaltmitteln (11) des BOST-Bausteins (10) zur Übertragung eines externen Umschaltsignals zur Umschaltung zwischen den beiden Betriebsarten (1) und (2) führt.

3. Testsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Detektionsmittel (11a) die Umschaltbedingungen für die Betriebsarten (1) und (2) abhängig von einer bestimmten Signalabfolge in Signalen erkennen, die das externe Testgerät (30) ohnehin an den BOST-Baustein (10) überträgt.

4. Testsystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Umschaltmittel (11) die normale Betriebsart (1) des BOST-Bausteins (10) während der Programmierung der Register der Registereinheit (12) unterbrechen bzw. anhalten.

5. Testsystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Umschaltmittel (11) des BOST-Bausteins (10) in die Programmierbetriebsart (2) nur innerhalb bestimmter Zeitspan nen umschalten, während der BOST-Baustein auf keines der pro grammierbaren Register der Registereinheit (12) zur Erzeugung von Testsignalen zugreift.

6. Testsystem nach Anspruch 5, dadurch gekennzeichet, daß das Testgerät (30) die für die Umschaltmittel (11) zum Umschalten in die Programmierbetriebsart (2) bestimmten Zeit spannen einmal extern berechnet und speichert.

7. Testsytem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die in der Programmierbetriebsart (2) programmierbaren Register der Registereinheit (12) gedoppelt sind, wobei der BOST-Baustein (10) für die Erzeugung der Testsignale in der normalen Betriebsart (1) nur auf Register zugreift, die ge rade nicht programmiert werden.

8. Verwendung des Testsystems nach einem der vorangehenden Ansprüche für den Test schneller synchroner Speicherbau steine, insbesondere SDRAMs und SGRAMs.