DE102005045183B4

DE102005045183B4 - Testvorrichtung und Verfahren zum Auswerten einer digitalisierten Testantwort

Info

Publication number: DE102005045183B4
Application number: DE102005045183A
Authority: DE
Inventors: Sebastian Dr.-Ing. Sattler; Heinz Dr.-Ing. Mattes; Stephane Dipl.-Ing. Kirmser
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-09-21
Filing date: 2005-09-21
Publication date: 2011-03-31
Anticipated expiration: 2025-09-22
Also published as: DE102005045183A1; US7720645B2; US20070089010A1

Abstract

Testvorrichtung zum Auswerten einer digitalisierten Testantwort (E), wobei die Testvorrichtung folgende Merkmale enthält:
– wenigstens einen Generator (2), der mittels direkter digitaler Synthese einen Satz von n zueinander orthogonalen, digitalen Referenzsignalen (x_k, y_k) erzeugt, wobei n eine natürliche Zahl größer 1 ist,
– wenigstens einen Signalextraktor (3), der einen Testeingang und mehrere Referenzeingänge enthält, wobei der Testeingang die digitalisierte Testantwort (E) empfängt und die Referenzeingänge an die von dem wenigstens einen Generator (2) erzeugten Referenzsignale (x_k, y_k) angeschlossen sind,
wobei der Signalextraktor eine Information bereitstellt, ob die digitalisierte Testantwort eine Summe

enthält, wobei a_i Koeffizienten sind und i_k jeweils eines der Referenzsignale (x_k, y_k) ist,
und der wenigstens eine Signalextraktor (3) Skalarprodukte aus jeweils einem Referenzsignal (x_k, y_k) und der Testantwort (E) erzeugt, und daraus durch Berechnen der Koeffizienten a_i bestimmt, welcher Kombination von Referenzsignalen (x_k, y_k) die Testantwort entspricht.

Description

Die Erfindung betrifft eine Testvorrichtung und ein Verfahren zum Auswerten einer digitalisierten Testantwort.
Halbleiterbauteile, die digitalisierte Signale ausgeben, sind beispielsweise Analog-Digital-Wandler (AD-Wandler). Unter einem digitalisierten Signal wird ein Signal, das durch die Digitalisierung von Analogsignalen erzeugt wurde und das ein mehrwertiges digitales Signal ist, verstanden.
Bei dem Test von AD-Wandlern wird, wie in dem Standard IEEE Std 1241-2000 beschrieben, häufig eine Fast Fourrier Transformation (FFT) eingesetzt. Die FFT wird auch beim Test von Halbleiterbauteilen, die als Testantwort analoge Signale ausgeben, verwendet. Dabei wird vor der Auswertung durch eine FFT die analoge Testantwort digitalisiert.
Bei einer FFT werden zur gleichen Zeit alle Spektralanteile eines Signals berechnet. Bei einer normalen FFT mit 4096 Punkten werden 4096 Spektralanteile berechnet, auch wenn beispielsweise nur nach 10 Spektralanteilen aus einem Grundton und neun Obertönen gefragt ist. Dies bedeutet einen unnötigen Rechenaufwand, der die Testkosten erhöht. Die Ermittlung der Spektralanteile aus der FFT erfolgt in einer isolierten Nachbearbeitung und nicht während des Empfangs der Testantwort.
Eine Schwierigkeit beim Start einer Produktion eines Halbleiterbauteils, das analoge oder digitalisierte Testantworten ausgibt, ist, dass die Testantwort eine große Datenmenge beinhaltet. Beim Produktionstest werden die Testantworten nur danach bewertet, ob das Halbleiterbauteil die Testanforderungen erfüllt oder nicht erfüllt. Wenn die Produktion eines Halbleiterbauteils zum ersten Mal gestartet wird, ist noch nicht bekannt, welche Fehler Ausfälle verursachen. Falls ein Halbleiterbauteil ausfällt, werden deshalb noch einmal in einem Analyselabor erneut Testdurchläufe durchgeführt, um die Ursache des Fehlers zu finden und so das Halbleiterbauteil zu diagnostizieren. Die Daten, die bei diesem ersten Test, dem Produktionstest anfallen, können für die Diagnose nicht verwendet werden, da die Datenmenge zu groß zum Speichern ist.
Die Druckschrift EP 0 052 048 B1 zeigt ein Verfahren und eine Vorrichtung zum dynamischen Testen von AD Wandlern, wobei zur Erzeugung eines Testsignals eine Menge von zueinander orthogonalen Referenzsignalen erzeugt werden, wobei am Ausgang des AD Wandlers Koeffizienten eines Orthogonal-Signals extrahiert werden und diese Koeffizienten mit Koeffizienten des Eingangssignals für den DA-Wandler, an den das Testsignal angelegt wird, verglichen werden.
In der DE 101 45 152 A1 wird ein Tester für integrierte Halbleiterschaltungen beschrieben, die eine Schaltung mit einer AD-Umsetzerschaltung und einer DA-Umsetzerschaltung testen kann. Dabei werden die digitalen Signale für den Test in einer Eingangsdatenschaltung gespeichert und mit Hilfe eines Befehls von dem Tester an die DA-Umsetzschaltung der zu testenden Schaltung geliefert.
Die US 2004/0008052 A1 zeigt eine Halbleitertestvorrichtung, bei der eine Spannung gemessen wird, wobei eine Korrekturdatenspeichervorrichtung zum Ausgleich von Messfehlern vorgesehen ist.
Es ist Aufgabe der Erfindung, eine Testvorrichtung anzugeben, mit der eine digitalisierte Testantwort mit weniger Aufwand als mit den im Stand der Technik bekannten Vorrichtungen ausgewertet werden kann. Es ist ferner Aufgabe der Erfindung, ein verbessertes Verfahren zum Auswerten einer digitaliesierten Testantwort bereitzustellen.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
Erfindungsgemäß wird eine Testvorrichtung zum Auswerten von digitalisierten Testantworten bereitgestellt. Testantworten werden von Halbleiterbauteilen ausgegeben, wenn die Halbleiterbauteile in einem Test betrieben und Spannungen an Eingänge der Halbleiterbauteile angelegt werden. Die Testvorrichtung enthält einen Generator und einen Signalextraktor. Der Generator erzeugt einen Satz digitaler, zueinander orthogonaler Referenzsignale. Die Anzahl der zu dem Satz gehörigen Signale ist n, wobei n eine natürliche Zahl größer 1 ist.
Orthogonalität zweier digitaler Signale x und y bedeutet, dass für die Abtastwerte x₁ bis x_N und y₁ bis y_N gilt:
Bei einem Satz orthogonaler Signale ist diese Bedingung
für alle Signale x und y dieses Satzes erfüllt, falls x ≠ y gilt.
Bei der direkten digitalen Synthese werden digitale Signalwerte erzeugt und/oder in einem Speicher abgelegt, und sequentiell in Abhängigkeit eines Eingangssignals, beispielsweise eines Taktsignals, ausgegeben.
Der Signalextraktor weist einen Testeingang und mehrere Referenzeingänge auf. Der Signalextraktor empfängt an seinem Testeingang die Testantwort und an seinen Referenzeingängen die Referenzsignale, die vom Generator bereitgestellt werden. Die Testantwort, die der Signalextraktor empfängt, kann auch modifiziert sein. Die Modifikation erfolgt beispielsweise dadurch, dass nur ein zeitlicher Ausschnitt der vom zu testenden Halbleiterbauteil bereitgestellten Daten zu dem Signalextraktor geführt wird. Es ist auch möglich, dass die vom Halbleiterbauteil bereitgestellten Signalwerte mit einer konstanten Zahl multipliziert oder zu einer konstanten Zahl addiert werden.
Der Signalextraktor berechnet Skalarprodukte aus der Testantwort und den Referenzsignalen und gibt an seinem Testausgang Werte dafür aus, ob Kombinationen der Referenzsignale in der Testantwort enthalten sind. Die Kombinationen können Linearkombinationen der Referenzsignale sein. Aber die Kombinationen können auch andere Funktionen wie Wurzelfunktionen oder quadratische Funktionen der Referenzsignale beinhalten.
Das Skalarprodukt, auch inneres Produkt genannt, zweier digitaler Signale x und e, wird als
definiert, wobei x_i und e_i Abtastwerte der Signale x und e sind.
Die Testvorrichtung ermöglicht vorteilhafterweise die Bewertung der Testantwort mit einer begrenzten Anzahl von Referenzsignalen. Dazu brauchen nur diejenigen Referenzsignale erzeugt zu werden, die für die Auswertung benötigt werden. Oft ist aus der Simulation des Halbleiterbauteils bekannt, welche Testantworten im Fall, dass kein Fehler aufgetreten ist, von dem Halbleiterbauteil ausgegeben werden. Dementsprechend können die Referenzsignale so angepasst werden, dass keine unnötigen Berechnungen durchgeführt werden.
Die Funktion der erwarteten Testantwort wird in eine Kombination orthogonaler Funktionen zerlegt. Die orthogonalen Funktionen werden durch die Referenzsignale nachgebildet. Es können aber auch die Funktionen für mögliche fehlerhafte Testantworten in eine Kombination der orthogonalen Funktionen zerlegt werden und mittels des Signalextraktors mit der Testantwort verglichen werden.
Vorzugsweise enthält die Testvorrichtung eine Korrekturschaltung mit einem Korrekturspeicher. In dem Korrekturspeicher werden die Korrekturwerte für die digitale Synthese gespeichert.
Der Signalextraktor gibt in einer weiteren Ausführungsform der Erfindung die Phase, den Offset und die Amplitude aus. Die Amplitude beschreibt, ob das in der Testantwort enthaltene Signal gegenüber dem Referenzsignal gedehnt ist. Dies ist der Fall, wenn die Signalwerte des Referenzsignals jeweils ein Vielfaches oder ein Bruchteil der Signalwerte der Testantwort sind.
Die Phase besagt, ob das in der Testantwort enthaltene Signal zeitlich zum Referenzsignal verschoben ist. Der Offset beschreibt eine Schiebung der Bezugslinie der Testantwort bezüglich der Bezugslinie des Referenzsignals. Dies ist der Fall, wenn beispielsweise die Werte des Referenzsignals jeweils gleich den Werten des Referenzsignals plus 2 sind.
Das Bereitstellen dieser Ausgabewerte ermöglicht eine schnelle Bewertung der Ergebnisse. Ein aufwändiges Postprocessing, das heißt ein Nachbearbeiten nach dem Test, ist nicht notwendig.
In einer Ausführungsform der Erfindung empfängt der Generator ein Taktsignal und liest die in dem Generator gespeicherten Werte mittels des Taktsignals als Referenzsignal aus. Durch das Speichern der Referenzsignalwerte können diese schnell ausgelesen werden. Der Generator kann somit auch Referenzsignale, die eine hohe Frequenz haben, bereitstellen.
Die Testvorrichtung kann so erweitert werden, dass sie eine Vielzahl von Generatoren und eine Vielzahl von Signalextraktoren aufweist. Die Generatoren erzeugen jeweils einen Satz von Referenzsignalen. Alle Referenzsignale eines Satzes sind zueinander orthogonal.
Die Signalgeneratoren empfangen an ihren Referenzeingängen jeweils einen Satz aus der Vielzahl von Referenzsignalen. An dem Testeingang eines jeden Signalgenerators liegt die Testantwort an. Jeder Signalgenerator bildet die Skalarprodukte aus der Testantwort und den Referenzsignalen. Er gibt Werte dafür aus, inwieweit die empfangenen Referenzsignale mit der empfangenen Testantwort übereinstimmen.
Das Vorsehen mehrerer Generatoren und mehrerer Signalextraktoren ermöglicht das gleichzeitige Extrahieren mit verschiedenen Sätzen von Referenzsignalen. Dies erspart im Vergleich zu einem sequentiellen Auswerten Testzeit.
Zum Betreiben der Generatoren wird ein Frequenzteiler vorgesehen, der einen Eingangstakt empfängt und daraus eine Vielzahl von Taktsignalen erzeugt und ausgibt. Die erzeugten Taktsignale haben Taktperioden, die Vielfache der Perioden des Eingangstakts sind.
Vorzugsweise wird die Testvorrichtung in einem BIST (Built-In Self-Test) oder BOST (Built-Off Self-Test) implementiert. Dadurch können die für einen Test erforderlichen Schritte automatisiert ablaufen, was den Steuerungsaufwand für den Test verringert.
Vorzugsweise besteht ein Satz orthogonaler Referenzsignale aus weniger als 33 Signalen. Die geringe Anzahl von Referenzsignalen verringert den Aufwand für die Berechnung der Skalarprodukte und die Speicherung der Ergebnisse. Vorzugsweise enthält der Satz weniger als 17, vorzugsweise weniger als 8 Referenzsignale.
Die Erfindung betrifft auch ein Verfahren zum Auswerten einer digitalisierten Testantwort. Dabei wird in einem ersten Schritt ein Satz von n orthogonalen digitalen Referenzsignalen mittels direkter digitaler Synthese erzeugt. n ist dabei eine natürliche Zahl größer 1.
Aus jeweils einem Referenzsignal und der Testantwort wird ein Skalarprodukt gebildet, um die Übereinstimmung von Testantwort und Referenzsignal zu überprüfen. Anschließend werden Werte ausgegeben, die angeben, inwieweit eine Kombination von Referenzsignalen in der Testantwort enthalten ist.
Vorzugsweise werden die erzeugten Referenzsignale mittels eines Korrekturspeichers korrigiert. Dazu wird beispielsweise ein im Korrekturspeicher abgelegter Wert auf den Wert des Referenzsignals addiert.
Bei der direkten Synthese wird vorzugsweise ein Taktsignal empfangen und mittels dieses Taktsignals werden gespeicherte Werte ausgelesen. Diese ausgelesenen Werte werden nun als Referenzsignale ausgegeben.
In einer Ausführungsform der Erfindung werden mehrere Sätze von Referenzsignalen erzeugt und gleichzeitig werden für mehrere Sätze die Skalarprodukte der Testantworten mit den Referenzsignalen gebildet. Dies verringert die Testzeit.
Die Erfindung betrifft auch ein in einer Testvorrichtung ablaufendes Computerprogramm zum Ausführen eines Verfahrens zum Auswerten einer digitalen Testantwort, das so ausgebildet ist, dass die Verfahrensschritte ausführbar sind. Das Computerprogramm enthält beispielsweise Anweisungen zum Ansteuern oder Initialisieren des Generators, des Frequenzteilers oder des Signalextraktors. Das Computerprogramm kann auf einem Speichermedium, insbesondere in einem Computerspeicher oder in einem Direktzugriffsspeicher, enthalten sein oder auf einem elektrischen Trägersignal übertragen werden.
Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher veranschaulicht.
1 zeigt eine erfindungsgemäße Testvorrichtung mit einer Signalextraktion.
2 zeigt eine erfindungsgemäße Testvorrichtung mit paralleler Signalextraktion.
3 zeigt eine erfindungsgemäße Testvorrichtung mit Details des Generators für Referenzsignale aus 1.
4 zeigt eine Testvorrichtung mit einer gleichzeitig parallelen Signalextraktion.
5 zeigt Details der Testvorrichtung nach 4.
6 zeigt eine Testvorrichtung mit einer Korrekturschaltung für Referenzsignale und paralleler Signalextraktion.
7 zeigt Details der Testvorrichtung nach 6.
8 zeigt ein Spektrum des Ausgangssignals der erfindungsgemäßen Testvorrichtung im Vergleich zu einem Frequenzspektrum einer mit einer FFT ausgewerteten Testantwort.
9 veranschaulicht Signalverläufe von Signalen innerhalb einer erfindungsgemäßen Testvorrichtung.
10 zeigt in einem weiteren Ausführungsbeispiel Signalverläufe von Signalen innerhalb einer erfindungsgemäßen Testvorrichtung.
1 zeigt eine erfindungsgemäße Testvorrichtung mit einer Signalextraktion. Die Testvorrichtung 1 enthält einen Generator 2 und einen Signalextraktor 3. Der Generator 2 empfängt die Startwerte x_i und y_i sowie ein Taktsignal f_k = k·f_g, wobei das Taktsignal f_k eine Frequenz f_k, das ein k-fasches der Grundfrequenz f_g ist, hat. Der Generator 2 gibt die Referenzsignale x_k und y_k aus, die an einen Eingang des Signalextraktors 3 geführt werden. Die Signale x_k und y_k sind beispielsweise Signale der Form x_k = cos( 2πn / N) y_k = sin( 2πn / N) , wobei n ∊ [0, 1, 2, ..., M] und M, N ∊ N₀ sind.
Die Signale müssen allerdings nicht harmonische, beziehungsweise trigonometrische Funktionen sein, sondern können auch nicht-harmonische digitale Funktionen nachbilden.
Der Signalextraktor 3 empfängt zudem die digitalisierte Testantwort E und gibt das Ausgabesignal A_k aus. Dabei stellt das Ausgabesignal A_k Informationen über die Übereinstimmung, die Amplitude, die Phase und den Offset bereit.
Dabei beschreibt die Übereinstimmung, ob die Testantwort E das Referenzsignal x_k, y_k oder eine Kombination aus x_k und y_k enthält. Die Amplitude beschreibt, ob das in der Testantwort enthaltene Signal gegenüber dem Referenzsignal in der Amplitude gedehnt ist, d. h. ob die Werte der Testantwort oder eines Teils der Testantwort Vielfache bzw. Anteile der Werte des Referenzsignals x_k bzw. y_k sind.
Die Phase beschreibt, inwieweit das in der Testantwort enthaltene Signal zeitlich zum Referenzsignal verschoben ist, und der Offset beschreibt, inwieweit die Bezugslinie der Testantwort bezüglich der Bezugslinie des Referenzsignals verschoben ist. Dabei ist eine Bezugslinie ein Minimum-, Maximum- oder Durchschnittswert.
In 2 wird eine erfindungsgemäße Testvorrichtung mit paralleler Signalextraktion vorgestellt. Die Testvorrichtung 1 enthält einen Frequenzteiler 4 und einen Multiextraktor 11, der seinerseits aus den k Extraktorblöcken 111, 112 bis 11k besteht. Jeder der Extraktorblöcke 111, 112 bis 11k hat den gleichen Aufbau wie die Testvorrichtung 1 aus 1.
Der Frequenzteiler 4 empfängt ein Taktsignal, auch Masterclock k·f_g genannt, und gibt Taktsignale f₁, f₂ bis f_k, die sich bezüglich ihrer Frequenzen f₁, f₂ bis f_k unterscheiden, aus. Dabei ist f₁ gleich f_g, f₂ doppelt so groß wie f_g und f_k gleich k·f_g. Auch die Frequenzen f_j, j von 1 bis k – 1, sind jeweils gleich j mal f_g groß. Jeder der Extraktorblöcke 11j empfängt die Startwerte x_i und y_i sowie ein Taktsignal f_j. Dabei läuft j von 1 bis k. Innerhalb der Extraktorblöcke 11j werden von Generatoren 2 die Referenzsignale x_j und y_j erzeugt. Mittels aller Referenzsignale x_j und y_j werden k Töne aus der Testantwort E extrahiert. Als Ausgabewerte werden an den Ausgangssignalen [A₁, A₂, ..., A_k] die Werte für die Übereinstimmung, die Amplitude, die Phase und den Offset bereitgestellt.
Gibt es mehrere Referenzsignale, auch zu extrahierende Signale oder Töne genannt, muss für jedes Referenzsignal ein Extraktorblock zur Verfügung stehen. Dabei können die Extraktorblöcke auch in einer zeitlichen Abfolge für die unterschiedlichen Referenzsignale verwendet werden. Dies wird als sequentielle Auswertung bezeichnet. In der in 2 gezeigten Ausführungsform wird dagegen eine Vielzahl von Referenzsignalen parallel und somit gleichzeitig zu den Extraktorblöcken 111, 112 bis 11k geführt und in diesen ausgewertet. Durch die parallele Auswertung in den Extraktorblöcken 111 bis 11k wird gegenüber einer sequentiellen Auswertung Zeit gespart.
Die Testvorrichtung 1 kann zu einem Block zusammengefasst werden. Die Signale [A₁, A₂, ..., A_K] können zu dem mehrwertigen Signal A zusammengefasst werden. Weiterhin werden zusätzlich benötigte digitale Steuersignale wie z. B. ein Systemtakt oder Setup- und Initialisierungssignale verwendet, die aber in 2 nicht eingezeichnet sind.
3 zeigt eine erfindungsgemäße Testvorrichtung mit Details des Generators für Referenzsignale. Die Testvorrichtung 1 enthält einen Extrahierblock 10 und einen Speicher 5. Der Extrahierblock 10 weist einen Zähler 6 sowie einen Signalextraktor 3 auf. Der Zähler 6 empfängt das Taktsignal f_k und den Zählerstartwert z_k. An seinem Ausgang gibt er den Zählerstand a_k aus, den der Speicher 5 empfängt. Der Speicher 5 empfängt zudem das Funktionssignal F_k, mit dem der Inhalt des Speichers 5 geschrieben werden kann. In dem Speicher 5 sind somit die Abtastwerte für die Referenzsignale gespeichert, die in Abhängigkeit vom Zählerstand a_k als Referenzsignalwerte x_k und y_k ausgegeben werden.
Der Signalextraktor 3 extrahiert entsprechend den Referenzsignalen x_k und y_k die Testantwort E zu einem Ausgabewert A_k.
Die Funktionalität des Generators 2 in 1 ist in einen Zähler 6 und einen Speicher 5 aufgespaltet. Dabei wird die mit digitaler Logik realisierte Funktion des Generators 2 aus 1 durch den Zähler 6 und den Speicher 5 ersetzt. Der Zähler 6 stellt mit der Abtastrate f_k den Zählerstand a_k zur Verfügung. Bei jedem Zählschritt wird dabei der Zählerstand um eine Einheit inkrementiert. Der Zählerstand a_k wird direkt als Adressraum für das Lesen des Speichers 5 verwendet. Der Zählerstand des Zählers 6 kann über z_k und der Speicherinhalt des Speichers 5 kann über F_k initialisiert werden.
In den Speicher 5 werden vor Testbeginn über F_k alle Abtastwerte für die Referenzsignale x_k und y_k geladen. Der Zähler 6 wird über z_k voreingestellt (initialisiert) und liefert die Adressen zum sequentiellen Auslesen der digitalen Werte x_k und y_k aus dem Speicher 5. Der Ausgang A_k des Signalextraktors 3 enthält die k-te berechnete Amplitude, Phase und Offset bei der Frequenz (bzw. bei dem Ton bzw. der Spektrallinie) f_k. Zusätzliche benötigte digitale Steuersignale wie z. B. der Systemtakt, Read/Write-Signale für den Speicher 5 oder Setup- und Initialisierungssignale sind nicht eingezeichnet.
4 zeigt eine Testvorrichtung mit einer gleichzeitig parallelen Signalextraktion. Die Testvorrichtung 1 enthält einen Multiextraktorblock 9 sowie einen Multispeicher 12. Der Multiextraktorblock 9 empfängt die Testantwort E, den Mastertakt k·f_g und die Referenzsignale x und y, die aus einer Vielzahl von Referenzsignalen x₁, x₂, ..., x_k bzw. y₁, y₂, ... y_k bestehen. Der Multiextraktorblock 9 gibt die Zählerstände a, die die Signale a₁, ..., a_k enthalten, und die Ausgabewerte A, die die Signale A₁, A₂, A_k enthalten, aus.
5 zeigt Details der Testvorrichtung nach 4 mit einem Multiextraktorblock 9 und einem Multispeicherblock 50. Der Multiextraktorblock 9 enthält einen Frequenzteiler 4 und einen Multiextraktor 11. Die in dem Multiextraktor 11 angeordneten Extraktorblöcke 11j, wobei j von 1 bis k läuft, empfangen jeweils das Taktsignal f_j, die Referenzsignale x_j und y_j und geben jeweils den Zählerstand a_j und das Ausgabesignal A_j aus.
Der Multispeicherblock 50 enthält ein Verteilernetzwerk 7 und die Speicher 51, 52 bis 5m. Dabei ist m eine natürliche Zahl, die ungleich k sein kann. Das Verteilernetzwerk V hat dabei die Aufgabe, die Adressen a = [a₁, a₂, ..., a_k] und die Signale (x, y) = [(x₁, y₁), (x₂, y₂), ... (x_k, y_k)] jeweils in m Adressen und Signale für die Speicher 51, 52 bis 5m zu verteilen.
Die Signalextraktoren 111 bis 11k testen alle dieselbe Testantwort E und werden wie in dem Ausführungsbeispiel in 2 mit verschiedenen Abtastraten f_j versorgt. Die Referenzsignale x_j und y_j werden von den jeweiligen Speichern 51, 52 bis 5m ausgegeben.
6 zeigt eine erfindungsgemäße Testvorrichtung mit RAM-Korrektur. Die Testvorrichtung 1 besteht aus einem Zähler 6, einem Korrekturspeicher 8, einem Generator 2 und einem Signalextraktor 3. Der Zähler 6 empfängt einen Takt f_k sowie einen Startwert z_k und gibt den Zählerstand a_k aus, der vom Korrekturspeicher 8 empfangen wird.
Der Korrekturspeicher 8 stellt einen Korrekturwert w_k für jeden Abtastwert (x_k, y_k) zur Verfügung. Der Generator 2 erzeugt aus dem Takt f_k und dem Korrekturwert w_k die Referenzsignale x_k und y_k. Der Zähler 6 wird durch das Signal z_k, der Korrekturspeicher 8 durch F_k und der Generator 2 durch die Startwerte x_i und y_i initialisiert.
Der Generator 2 enthält einen internen Funktionsgenerator, in dem die Signalwerte für die Referenzsignale x_k und y_k erzeugt werden. Dieser Funktionsgenerator kann über ein in 5 nicht eingezeichnetes Initialisierungssignal programmiert werden.
In dem Korrekturspeicher 8 werden vor Testbeginn über F_k die Korrekturwerte w_k für die von dem Generator 2 erzeugten Referenzsignale geladen. Der Zähler 6 wird über z_k voreingestellt und liefert die Adressen zum sequentiellen Auslesen dieser digitalen Korrektur w_k des Referenzsignals (x_k, y_k) aus dem Korrekturspeicher 8.
7 zeigt eine Testvorrichtung mit Multisignalextraktion mit einer RAM-Korrektur. Die Testvorrichtung 1 enthält einen Multiextraktorblock 9 und einen Multikorrekturspeicher 80. Der Multiextraktorblock 9 enthält einen Frequenzteiler 4, k Zähler 61 bis 6k, k Generatoren 21 bis 2k und k Signalextraktoren 31 bis 3k. Der Multikorrekturspeicher 80 enthält ein Verteilernetzwerk 7 und m Korrekturspeicher 81, 82 bis 8m.
Der Frequenzteiler 4 stellt die Taktsignale f₁, f₂ bis f_k bereit. Die Zähler 6j, dabei läuft j von 1 bis k, empfangen die Taktsignale f_j und geben die Zählerstände a_j aus. Das Verteilernetzwerk 7 empfängt den Zählerstand a_j und verteilt ihn an einen der Korrekturspeicher 8n. Dabei ist n eine Zahl zwischen 1 und m. Die Korrekturspeicher 8n geben Korrekturwerte w_n aus, die über das Verteilernetzwerk 7 zu den Generatoren 2j geführt werden. Die Generatoren 2j geben die Referenzsignale x_j und y_j aus.
Es kann die Referenzerzeugung für ein bestimmtes Referenzsignal x_i, y_j für ein bestimmtes j durch Zusammenfassung der jeweiligen Elemente Zähler 6j, Korrekturspeicher 8j und Generator 2j zu einem Block zusammengefügt werden. Alternativ werden nur die Elemente Zähler 6j und Generator 2j zusammengeführt. Es können auch alle Zähler 6j zusammen in einen Block integriert werden. Alternativ werden alle Zähler 6j und der Frequenzteiler 4 zusammengefasst. Es können auch alle Signalextraktoren 3j integriert werden. Für eine bestimmte Abtastrate f_j werden der Generator 2j und der Signalextraktor 3j zusammengefasst. Es können jeweils alle Zähler 6j oder alle Generatoren 2j oder alle Signalextraktoren 3j zusammengefasst werden.
Die Erfindung ermöglicht die Abstraktion der Funktionalität des Signalextraktors auf höchstens vier Elementarblöcke und stellt geeignete und technisch sinnvolle Anordnungen auf dem Top-Level des Signalextraktors zur Verfügung. Es ist möglich, einen Trade-off zwischen Performance und Fläche aller zugrunde gelegten Schaltungsarchitekturen zu bilden.
8 zeigt das Frequenzspektrum einer auf zwei verschiedene Weisen ausgewerteten Testantwort. Ein analoges Signal, das durch die sinusförmige Kurve gezeigt ist, wird mittels eines Analog-Digital-Wandlers ADC digitalisiert. Das digitalisierte Signal wird zum einen durch eine FFT und zum anderen durch eine erfindungsgemäße Testvorrichtung ausgewertet. Die Diagramme zeigen die Amplituden der jeweiligen Spektrallinien über der Frequenz. Bei der Auswertung durch die FFT gibt es Frequenzlinien mit großen Amplitudenbeträgen. Diese Frequenzlinien geben die Spektralanteile des Testsignals wieder, während die Spektrallinien mit kleinen Amplitudenbeträgen die Rauschanteile, die beispielsweise durch die FFT generiert werden, darstellen.
In dem unteren Diagramm wurde das digitale Signal durch die erfindungsgemäße Testvorrichtung ausgewertet, wobei die Auswertung als GWT (General Wavelet Transformation) bezeichnet wird. In dem Diagramm ist der Amplitudenbetrag über den verschiedenen Wavelets j, die den Referenzsignalen x_k, y_k, ... entsprechen. Bei drei Wavelets gibt es große Amplitudenbeträge, während bei den anderen Wavelets die Amplitudenbeträge entweder klein oder Null sind. Die Testantwort des ADC wird als Linearkombination von Wavelets beschrieben.
9 zeigt Signalverläufe von Knoten einer erfindungsgemäßen Testvorrichtung. Dabei werden in dem oberen Diagramm die Werte für eine Testantwort E angegeben. Die Signalwerte schwanken dabei zwischen 0 bis 32. Das mittlere Diagramm zeigt die Signalform S, nach der gesucht werden soll. Das untere Diagramm ist ein Referenzsignal x_k, anhand dessen beurteilt wird, ob sich das Signal S in der Testantwort E befindet. Das Referenzsignal x_k ist nur ein Referenzsignal aus einem Satz von Referenzsignalen. Durch Bewertung des Referenzsignals und der Testantwort E erhält man einen Wert dafür, ob das Referenzsignal in der Testantwort E enthalten ist.
Bei dieser Bewertung wird bestimmt, ob die Testantwort das Referenzsignal enthält. Dabei wird das Skalarprodukt aus einem Ausschnitt der Testantwort E und dem Referenzsignal x_k gebildet. Danach wird überprüft, ob das Skalarprodukt einen bestimmten Wert überschreitet.
Die 10A bis 10F zeigen ein weiteres Beispiel von Signalverläufen zur Veranschaulichung der Funktionsweise der erfindungsgemäßen Testvorrichtung.
10A zeigt dabei die Funktionswerte der Testantwort E über der Zeit t. Die Funktionswerte liegen im Bereich zwischen null bis sechs. Die Testantwort E kann innerhalb einer Periode T in ein vollständiges orthogonales System aus Referenzfunktionen (Wavelets) entwickelt werden. E = Σa_ii_k = a₁1_k + a₂2_k + ... + a_xx_k + a_yy_k + a_zz_k + ... (I)
Dabei werden die Referenzfunktionen (Wavelets) i_k so gewählt, dass das zu erwartende und zu testende digitale Muster P
durch möglichst wenig Koeffizienten b_i ≠ 0 und b_i > ε beschrieben werden soll.
10B zeigt ein solches gesuchtes Muster P, das aus den Basisfunktionen x_k, y_k, z_k zusammengesetzt ist, über der Zeit t. x_k, y_k, z_k sind in den 10C, 10D und 10E gezeigt. Für das Muster P gilt
innerhalb der Periode T.
Aus (I) folgt
für orthonormierte Funktionen ∫i_kj_k = 1 für j_k = i_k ⇒ ∫Ej_k = a_j
da die Skalarprodukte von zwei unterschiedlichen Referenzfunktionen aufgrund ihrer Orthogonalität Null sind. Innerhalb der Periode T gilt a_i = ∫Ei_k ≤ ε für i ≠ x, y, z a_x = ∫Ex_k ≤ 6 + 1 + 6 + ε = 13 + ε a_y = ∫Ey_k ≤ 6 + 2 + 2 + 2 + 2 + 2 + 6 + ε = 22 + ε a_z = ∫Ez_k ≤ 6 + 6 + ε = 12 + ε
Dabei ist ε eine Schranke, unterhalb derer die Ergebniswerte nicht betrachtet werden. Beispielsweise gibt es in dem Bereich außerhalb von ΔT Summanden, die einen Beitrag zu der Summe a_x liefern. Dieser Beitrag ist aber so klein, dass er ignoriert werden kann. Damit kann das Muster P in der Testantwort E mit den drei Referenzfunktionen (Wavelets) detektiert werden. Die Verteilung der Wavelet-Koeffizienten a_i ist in 10F gezeigt. Dort ist der Betrag der Koeffizienten a_i über den Wavelets i aufgetragen. Die Koeffizienten, die größer als der Offset ε sind, sind die Koeffizienten der Wavelets x_k, y_k und z_k.
Bezugszeichenliste

1: Testvorrichtung
2: Generator
3: Signalextraktor
4: Frequenzteiler
5, 51, 52 ..., 5k: Speicher
50: Multispeicher
6: Zähler
7: Verteilernetzwerk
8: Korrekturspeicher
81: Multikorrekturblock
9: Multiextraktorblock
10: Extrahierblock
11: Multiextraktor
111, 112, ..., 11k,: Extraktorblock
13: Extraktorblock
14: Extraktorblock

Claims

Testvorrichtung zum Auswerten einer digitalisierten Testantwort (E), wobei die Testvorrichtung folgende Merkmale enthält: – wenigstens einen Generator (2), der mittels direkter digitaler Synthese einen Satz von n zueinander orthogonalen, digitalen Referenzsignalen (x_k, y_k) erzeugt, wobei n eine natürliche Zahl größer 1 ist, – wenigstens einen Signalextraktor (3), der einen Testeingang und mehrere Referenzeingänge enthält, wobei der Testeingang die digitalisierte Testantwort (E) empfängt und die Referenzeingänge an die von dem wenigstens einen Generator (2) erzeugten Referenzsignale (x_k, y_k) angeschlossen sind, wobei der Signalextraktor eine Information bereitstellt, ob die digitalisierte Testantwort eine Summe
enthält, wobei a_i Koeffizienten sind und i_k jeweils eines der Referenzsignale (x_k, y_k) ist, und der wenigstens eine Signalextraktor (3) Skalarprodukte aus jeweils einem Referenzsignal (x_k, y_k) und der Testantwort (E) erzeugt, und daraus durch Berechnen der Koeffizienten a_i bestimmt, welcher Kombination von Referenzsignalen (x_k, y_k) die Testantwort entspricht.
Testvorrichtung nach Anspruch 1, bei der der wenigstens eine Signalextraktor einen Testausgang (A) aufweist, an dem der Signalextraktor für jedes Referenzsignal Werte für die Phase, den Offset und die Amplitude ausgibt, wobei – die Amplitude beschreibt, ob das in der Testantwort (E) enthaltene Signal gegenüber dem Referenzsignal (x_k, y_k) gedehnt ist, – die Phase beschreibt, inwieweit das in der Testantwort (E) enthaltene Signal zeitlich zum Referenzsignal (x_k, y_k) verschoben ist, und – der Offset beschreibt, inwieweit die Bezugslinie für die Amplitude der Testantwort (E) bezüglich der Bezugslinie des Referenzsignals (x_k, y_k) verschoben ist.
Testvorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der wenigstens eine Generator (2) ein Taktsignal (f_k) empfängt und in dem Generator gespeicherte Werte mittels des Taktsignals (f_k) ausliest und als die Referenzsignale (x_k, y_k) ausgibt.
Testvorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der wenigstens eine Generator einen Zähler (6) aufweist, der seinen Zählerstand bei jedem Takt erhöht, und dass die gespeicherten Werte entsprechend in Abhängigkeit vom Zählerstand ausgelesen werden.
Testvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Testvorrichtung (1) weitere Merkmale enthält: – eine Vielzahl von Generatoren (2), die jeweils einen Satz n orthogonaler digitaler Referenzsignale (x_k, y_k) erzeugen, und – eine Vielzahl von Signalextraktoren (3), wobei jeder Signalextraktor (3) an seinem Referenzeingang einen Satz der Vielzahl von Sätzen von Referenzsignalen empfängt, an seinem Testeingang die digitalisierte Testantwort (E) empfängt und Skalarprodukte aus jeweils einem Referenzsignal und der Testantwort (E) erzeugt und daraus berechnet, ob die Referenzsignale (x_k, y_k) des empfangenen Satzes von Referenzsignalen (x_k, y_k) in der Testantwort (E) enthalten sind.
Testvorrichtung nach Anspruch 5, gekennzeichnet durch einen Frequenzteiler (4), der einen Eingangstakt (k·f_g) empfängt und der eine Vielzahl von Taktsignalen, deren Taktperioden Vielfache der Perioden des Eingangstakts sind, erzeugt und an die Vielzahl von Generatoren ausgibt.
Testvorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Testvorrichtung in einem BIST (Built-In Self-Test) oder BOST (Built-Off Self-Test) implementiert ist.
Testvorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Anzahl n ≤ 32 ist.
Verfahren zum Auswerten einer digitalisierten Testantwort (E), wobei eine Information bereitgestellt wird, ob die digitalisierte Testantwort eine Summe
enthält, wobei a_i Koeffizienten sind und i_k jeweils eines der Referenzsignale (x_k, y_k) ist, mit folgenden Schritten: – Erzeugen mindestens eines Satzes von n orthogonalen, digitalen Referenzsignalen (x_k, y_k) mittels direkter digitaler Synthese, wobei n eine natürliche Zahl größer 1 ist, – Bilden von Skalarprodukten aus der digitalisierten Testantwort (E) und den Referenzsignalen (x_k, y_k), – Berechnen der Koeffizienten a_i aus den Skalarprodukten und daraus Bestimmen, welcher Kombination von Referenzsignalen (x_k, y_k) die Testantwort entspricht.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die direkte Synthese die folgenden Schritte enthält: – Empfangen eines Taktsignals (f₁, f₂, f_k), – Auslesen von gespeicherten Werten mittels des Taktsignals (f₁, f₂, f_k), – Ausgeben der gespeicherten Werte als Referenzsignale (x_k, y_k).
Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass – mehrere Sätze von Referenzsignalen erzeugt werden – beim Schritt des Erzeugens von Skalarprodukten gleichzeitig Skalarprodukte von Referenzsignalen verschiedener Sätze mit der Testantwort erzeugt werden.
Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Zahl n ≤ 32 ist.
Auf einer Testvorrichtung ablaufendes Computerprogramm zum Ausführen eines Verfahrens zum Auswerten einer digitalisierten Testantwort, dadurch gekennzeichnet, dass das Computerprogramm die Testvorrichtung veranlasst, die Verfahrensschritte gemäß einem der Ansprüche 9 bis 12 auszuführen.