DE102005044194A1 - Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen - Google Patents

Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen Download PDF

Info

Publication number
DE102005044194A1
DE102005044194A1 DE102005044194A DE102005044194A DE102005044194A1 DE 102005044194 A1 DE102005044194 A1 DE 102005044194A1 DE 102005044194 A DE102005044194 A DE 102005044194A DE 102005044194 A DE102005044194 A DE 102005044194A DE 102005044194 A1 DE102005044194 A1 DE 102005044194A1
Authority
DE
Germany
Prior art keywords
reference signal
test signal
signal
samples
measuring device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005044194A
Other languages
English (en)
Other versions
DE102005044194B4 (de
Inventor
Stephane Dipl.-Ing. Kirmser
Heinz Dr. Ing. Mattes
Sebastian Dr. Ing. Sattler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005044194A priority Critical patent/DE102005044194B4/de
Priority to US11/530,257 priority patent/US7945406B2/en
Publication of DE102005044194A1 publication Critical patent/DE102005044194A1/de
Application granted granted Critical
Publication of DE102005044194B4 publication Critical patent/DE102005044194B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31711Evaluation methods, e.g. shmoo plots
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Measuring Phase Differences (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Messen einer relativen Phasenlage zwischen einem periodischen digitalen Testsignal und einem periodischen digitalen Referenzsignal. Dabei werden M Perioden des Testsignals und M Perioden des Referenzsignals empfangen. Die Perioden des Testsignals und die Perioden des Referenzsignals sind jeweils T¶sig¶ lang und M ist eine natürliche Zahl größer 1. Das Testsignal wird mit N Abtastwerten mit einer Abtastfrequenz f¶s¶ = 1/T¶s¶ abgetastet. Dabei gilt weiterhin N È T¶s¶ = M È T¶sig¶, wobei N eine natürliche Zahl größer M ist. Die Abtastwerte werden mittels des Werts n, für den 0 n N - 1 gilt, fortlaufend nummeriert. Die Abtastwerte haben eine definierte relative Phasenlage bezüglich des Referenzsignals. Die relative Phasenlage T¶PHI¶ zwischen dem Testsignal und dem Referenzsignal wird mittels des Terms DOLLAR F1 berechnet, wobei K eine Konstante ist und Idx(i) die Nummer n desjenigen Abtastwerts entspricht, der entweder der erste Abtastwert nach einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist oder der letzte Abtastwert vor einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist. Dabei werden entweder nur steigende oder nur fallende Nulldurchgänge berücksichtigt.

Description

  • Die Erfindung betrifft eine Messvorrichtung und ein Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen.
  • Bei einer digitalen Echtzeit-Signalanalyse im Zeitbereich ist es wichtig, die Phasenlage des zu testenden Signals gegenüber dem Referenzsignal zu kennen. Abweichungen in der Phasenlage zwischen diesen beiden Signalen führen zu einer reduzierten Genauigkeit bei der Bestimmung der Signalparameter.
  • Die relative Phasenlage von Signalen ist die Phasendifferenz, d. h. die zeitliche Verschiebung der Signale zueinander. Aus Tietze U., Schenk Ch. "Haltleiter-Schaltungstechnik", 10. Auflage, S. 956 ist bekannt, die Phase mittels eines Abtast-Halteglieds zu detektieren, indem die Spannung eines Signals zum Zeitpunkt des Nulldurchgangs eines Referenzsignals auf einen Kondensator geschaltet wird und wobei die Spannung an dem Kondensator ein Maß für die Phase angibt.
  • Eine Messung der relativen Phasenlage von digitalen Signalen unter Verwendung eines Kondensators, der ein Verzögerungsglied darstellt, würde bei hohen Frequenzen, beispielsweise im Bereich von 1 MHz bis 10 MHz die Messung verlangsamen und nicht in Echtzeit durchgeführt werden können. Zudem wird bei der Messung von relativen Phasenlagen von digitalen Signalen mit solch hohen Frequenzen eine hohe Abtastrate und gleichzeitig eine gute Auflösung gefordert. Bei einer Signalfrequenz von 10 MHz und geforderten 1000 Abtastwerten pro Periode müsste die Abtastfrequenz 1000·10 MHz = 10 GHz betragen. Eine solch hohe Abtastfrequenz ist für viele Anwendungen nicht realisierbar.
  • Es ist daher Aufgabe der Erfindung, eine Messvorrichtung und ein Verfahren anzugeben, mit dem die relative Phasenlage zwischen zwei digitalen Signalen in Echtzeit gemessen wird, auch wenn die Signale hohe Frequenzen aufweisen.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Erfindungsgemäß wird ein Verfahren zum Messen einer relativen Phasenlage zwischen einem periodischen digitalen Testsignal und einem periodischen digitalen Referenzsignal bereitgestellt. Bei dem Verfahren werden zunächst M Perioden des Testsignals und M Perioden des Referenzsignals empfangen. Die Periodenlänge des Testsignals und die Periodenlänge des Referenzsignals betragen jeweils Tsig und M ist eine natürliche Zahl größer 1. Das Testsignal liegt nicht als kontinuierliche Funktion, sondern als Folge von äquidistanten Abtastwerten vor. Um eine vorgegebene Genauigkeit der Analyse zu erreichen, ist eine Mindestanzahl von Abtastwerten pro Testsignalperiode erforderlich.
  • Das Testsignal wird mit N Abtastwerten abgetastet. Die Abtastwerte sind synchronisiert zum Referenzsignal, d. h. sie haben eine definierte relative Phasenlage zum Referenzsignal. Der zeitliche Abstand der Abtastwerte ist durch die Abtastfrequenz fs, die gleich 1/Ts ist, gegeben. Die Anzahl der Abtastwerte N ist so gewählt, dass N·Ts = M·Tsig gilt. N ist dabei eine natür liche Zahl größer als M. Die Abtastwerte werden mittels des Wertes n nummeriert. n wird dabei in dem Bereich 0 ≤ n ≤ N – 1 bei Null beginnend jeweils um 1 hochgezählt.
  • Die relative Phasenlage TΦ zwischen dem Testsignal und dem Referenzsignal wird mittels des Terms
    Figure 00030001
    berechnet. K ist dabei eine Konstante und Idx(i) ist die Nummer n desjenigen Abtastwertes, der der erste Abtastwert nach dem Nulldurchgang des Testsignals in der i-ten Perioden des Referenzsignals ist. Die Perioden werden von 0 bis einschließlich M – 1 hochgezählt. Bei den Nulldurchgängen werden entweder nur die steigenden oder nur die fallenden Nulldurchgänge berücksichtigt. Steigende Nulldurchgänge werden im folgenden auch als positive Nulldurchgänge und fallende Nulldurchgänge auch als negative Nulldurchgänge bezeichnet.
  • Die N Abtastwerte werden auf die Vielzahl der empfangenen Perioden des Testsignals verteilt. Damit ist es vorteilhafterweise möglich, mit einer niedrigen Abtastfrequenz zu arbeiten und dennoch die erforderliche zeitliche Auflösung zu erreichen. Steht bspw. eine Abtastschaltung zur Verfügung, die in der Lage ist, ein Signal mit maximal 350 MHz abzutasten, so können N = 1000 Abtastwerte auf mindestens 10 GHz/350 MHz = 28,57 Perioden verteilt werden. Die Anzahl der Perioden M muss ganzzahlig sein. Deshalb würde man in diesem Beispiel M = 29 wählen. Die N Abtastwerte des sinusförmigen Testsignals werden auf M Perioden verteilt, so dass für einen Datensatz M Messungen zur Verfügung stehen, aus deren Mittelwert die Phasenlage bestimmt wird. Dadurch wird die Rauschempfindlichkeit stark reduziert. Durch geeignete Wahl von M können Signale mit einer beliebig hohen virtuellen Abtastrate bearbeitet werden.
  • Der Term
    Figure 00040001
    gibt dabei die Rechenvorschrift an, mit deren Hilfe die relative Phasenlage zwischen dem Testsignal und dem Referenzsignal bestimmt werden kann. Um die Abtastwerte auf mehrere Perioden zu verteilen, ist es notwendig, dass das Testsignal und das Referenzsignal periodisch sind. Die Verwendung von niederfrequenten Abtastraten ermöglicht die Verwendung von einfachen und somit auch billigen Messvorrichtungen, bspw. für die Erzeugung der Abtastfrequenz. Falls keine Vorrichtungen für das Abtasten mit einer sehr hohen Abtastfrequenz zur Verfügung stehen, wird erst durch die Verteilung der Abtastwerte auf mehrere Perioden das Messen der Phasenlage von Testsignalen mit hohen Frequenzen ermöglicht.
  • Die Nummer der Abtastwerte n wird von 0 bis einschließlich N – 1 hochgezählt, wodurch ein häufiges Rücksetzen eines für das Hochzählen benötigten Zählers vermieden wird. Die Synchronisierung der Abtastung mit dem Referenzsignal ist aufwändig und sollte deshalb nur so oft wie notwendig erfolgen.
  • Die Werte Idx(i) können während der M Perioden des Testsignals abgelesen werden und stehen somit in Echtzeit zur Verfügung.
  • Die reale Abtastrate beträgt für diese Konfiguration nur noch fs = fsig·N/M = 344,828 MHz. Dabei ist fsig = 1/Tsig. Sortiert man die auf M = 29 Perioden liegenden Abtastwerte auf eine einzige Periode um, so erhält man eine virtuelle Abtastfrequenz von fvs = N·fsig = 10 GHz.
  • Vorzugsweise ist die Anzahl der Abtastwerte N und die Anzahl der empfangenen Perioden M zueinander prim, d. h. teilerfremd.
  • Falls dagegen M und N einer gemeinsamen Teiler haben, so sind einige der Abtastungen bloß Wiederholungen von anderen Abtastwerten. Ist bspw. M = 2 und N = 512, so werden zweimal hintereinander 256 Werte des Testsignals abgetastet. Dabei tastet der zweite Satz von 256 Abtastungen zwar die zweite Periode ab, erhält aber die gleichen Werte wie bei Abtastung der ersten Periode. Der zweite Satz von Abtastungen bringt folglich keinen Informationsgewinn. Solche unnötigen Abtastungen werden durch das Vorsehen von zueinander teilerfremden Werten M und N vermieden.
  • In einer Ausführungsform der Erfindung wird die Konstante K mittels des Terms (NM) – N + M berechnet. Somit kann K unabhängig von den Periodendauern Tsig und Ts berechnet werden. Vorzugsweise wird die relative Phasenlage TΦ mittels einer der Formeln
    Figure 00050001
    berechnet. Idx(i+) bezeichnet die Nummern der Abtastpunkte unmittelbar nach dem Nulldurchgang der steigenden Flanke. Die Formeln geben jeweils die obere und die untere Schranke eines Bereichs, in dem sich der Wert für die norminierte Phasenlage befindet, an.
  • Die Herleitung der Formeln erfolgt, indem zunächst ein periodisches, kontinuierliches Testsignal mit M Perioden betrachtet wird. Die Zeitverschiebung des Testsignals gegenüber einem Referenzsignal betrage TΦ. Der zeitliche Abstand zwischen zwei positiven Nulldurchgängen des Testsignals ist gleich der Periodendauer Tsig. Die Zeitpunkte, an denen das ansteigende Testsignal die Nulllinie schneidet, sind mit T0i bezeichnet. Addiert man die M-Zeitpunkte der positiven Nulldurchgänge T0i, so ergibt sich:
    Figure 00060001
  • Stellt man (2.1) nach TΦ um, so erhält man:
    Figure 00060002
  • Für eine Phasenkompensation ist es günstig, die zeitliche Verschiebung TΦ auf die Abtastzeit Ts = 1/fs, die den zeitlichen Abstand zwischen zwei Abtastwerten angibt, zu beziehen.
  • Figure 00060003
  • Die Abtastzeit und die Periodendauer des Testsignals sind über das Verhältnis der Anzahl der Abtastwerte N und der Anzahl der Perioden M miteinander verknüpft.
  • Figure 00060004
  • Setzt man das Verhältnis aus (2.4) in (2.3) ein, so erhält man schließlich
    Figure 00070001
  • Mit der Abkürzung
    Figure 00070002
    erhält man:
    Figure 00070003
  • Normiert man die Phasenverschiebung auf die Signalfrequenz Tsig, ergibt sich die Formel zu:
    Figure 00070004
  • Die Genauigkeit des Verfahrens kann durch die Bestimmung des Fehlers ermittelt werden. Liegt der erste Nulldurchgang der steigenden Flanke exakt bei einem ganzen Vielfachen der Abtastzeit, so gilt für diesen Zeitraum: T00 = kTs, k ∈ N (3.1)
  • Liegt der Nulldurchgang jedoch zwischen zwei Abtastwerten, so ist noch ein positiver Wert kleiner 1 zu berücksichtigen. T00 = (k + α)Ts = α·Ts + kTs, 0 < α < 1 (3.2)
  • Der zweite Nulldurchgang findet eine Periodendauer später statt.
  • Figure 00070005
  • Für den i-ten Nulldurchgang gilt dann:
    Figure 00080001
  • Bei der Aufsummierung der Zeiten werden nur die Indizes der Abtastwerte addiert. Das heißt, nur ganzzahlige Vielfache der Abtastzeit Ts werden berücksichtigt.
  • Figure 00080002
  • Der Operator Int(χ) liefert den Ganzzahlanteil der Gleitkommazahl χ. Die unberücksichtigte Summe der Reste führt zu einem Fehler ε. Die Reste werden durch den Modulo Operator gebildet.
  • Figure 00080003
  • Da N und M teilfremd sind, ist deren Verhältnis nicht ganzzahlig. N lässt sich in die Summe aus einem Vielfachen von M und einem Rest zerlegen. iN = aiM + bi (3.7) mod(iN, M) = bi (3.8)
  • Da M und N zueinander prim sind, durchlaufen die Koeffizienten bi alle Werte von 0 bis M – 1.
  • Auch der Ausdruck M α lässt sich in einen ganzzahligen und einen gebrochenen Anteil zerlegen. Mα = cM + β mit 0 ≤ β < 1 (3.9)
  • Aus der Beziehung β < 1 folgt, dass die Summe aus β und bi für alle i kleiner als M ist. bi + β < M ∀i mit 0 ≤ i < M – 1 (3.10)und somit mod(Mα + iN, M) = mod(Mα, M) + mod(iN, M) = β + bi (3.11)
  • Das heißt, eine Verschiebung des Testsignals um α macht sich in der ganzzahligen Summe der Nulldurchgänge nicht bemerkbar. Für die Summe der Reste erhält man somit:
    Figure 00090001
  • Bei der Bildung der Ganzzahlwerte hat man die Möglichkeit, die Punkte unmittelbar vor den Nulldurchgängen oder die Punkte unmittelbar nach den Nulldurchgängen zu verwenden.
  • Bei der Wahl der Abtastwerte vor dem Nulldurchgang wird die Ganzzahl durch eine Abrundung gebildet. Dies wird durch den floor () Operator erreicht, der stets zu der nächst kleineren ganzen Zahl abrundet. Die Summe über die ganzzahligen Indizes ist in diesem Fall zu klein. Das Ergebnis muss noch um die Anteile der Reste nach oben korrigiert werden. Für den i-ten Nulldurchgang gilt dann:
    Figure 00090002
  • Idx(i) bezeichnet die Indizes der Abtastpunkte unmittelbar vor dem Nulldurchgang der steigenden Flanke. Damit erhält man für die Summe der Nulldurchgänge:
    Figure 00090003
    Figure 00100001
  • Berücksichtigt man diese Beziehung in (2.7), so erhält man:
    Figure 00100002
  • Bei der Wahl der Abtastwerte vor dem Nulldurchgang wird die Ganzzahl durch eine Aufrundung gebildet. Dies wird durch den ceil () Operator, der jeweils auf die nächst größere Zahl aufrundet, erreicht. Die Summe über die ganzzahligen Indizes ist in diesem Fall zu groß. Das Ergebnis muss noch um die Anteile der Bruchterme nach unten korrigiert werden. Für den i-ten Nulldurchgang gilt dann:
    Figure 00100003
  • Damit erhält man für die Summe der Nulldurchgänge:
    Figure 00100004
  • Berücksichtigt man diese Beziehung in (2.7), so erhält man:
    Figure 00110001
  • Der Gesamtfehler setzt sich aus dem Einfluss der Bruchterme und der Phasenlage zwischen zwei Abtastpunkten zusammen. Der erste kann exakt bestimmt werden, während der zweite nur innerhalb einer festen Schranke angegeben werden kann. Sowohl in (3.16) als auch in (3.19) kommt der Korrekturfaktor β – 1/2 vor. Da β zwischen 0 und 1 liegt, kann dieser Ausdruck als variabler Fehler |±β/2|≤|±1/2| angegeben werden.
  • Figure 00110002
  • Weitere Auswerteformeln für die Indizes der Abtastpunkte unmittelbar nach dem Nulldurchgang der steigenden Flanke ergeben sich durch Umformen von Gleichung (3.21).
  • Bei der Normierung auf die Signalperiode Tsig ergibt sich:
    Figure 00110003
  • Dagegen erhält man bei Normierung auf die Abtastzeit
    Figure 00110004
    Figure 00110005
    Figure 00120001
  • Die Normierung auf die virtuelle Abtastzeit
    Figure 00120002
    ergibt:
    Figure 00120003
  • Für den Messfehler F, bezogen auf die Signalfrequenz fsig, gilt folglich
    Figure 00120004
    Das Ergebnis steht somit mit einer definierten Genauigkeit zur Verfügung. Die Genauigkeit kann durch die Erhöhung der Abtastwerte N vergrößert werden.
  • Vorzugsweise wird der Wert n zum Zeitpunkt des Nulldurchgangs des Referenzsignals in derjenigen Periode, in der i = 0 ist, auf Null gesetzt und somit synchronisiert. Dies vereinfacht die Rechnung, da somit Idx(i) jeweils auf den Nulldurchgang des Referenzsignals bezogen ist und bei der Berechnung der relativen Phasenlage direkt die Phasendifferenz zwischen den Nulldurchgängen des Testsignals und dem Nulldurchgang des Referenzsignals berechnet wird. Besonders geeignet ist das Verfahren bei sinusförmigen Testsignalen und sinusförmigen Referenzsignalen. Bei diesen eignet sich der Nulldurchgang zur Messung besonders gut, während Minima und Maxima schwer zu detektieren sind. Im Maximum und im Minimum ist die Ableitung 0 und somit die Empfindlichkeit gering. Eine Messung des Maximums und des Minimums wäre somit sehr rauschempfindlich.
  • Die Erfindung betrifft auch eine Messvorrichtung zum Messen der relativen Phasenlage zwischen einem periodischen digitalen Testsignal und einem periodischen digitalen Referenzsignal. Die Messvorrichtung enthält einen Eingangsanschluss zum Empfang eines Testsignals und einen Eingangsanschluss zum Empfang eines Referenzsignals.
  • Weiterhin ist eine Abtasteinheit vorgesehen, die M Perioden des Testsignals abtastet. Dazu werden N Abtastwerte mit einer Abtastfrequenz fs = 1/Ts verwendet. Die Abtastwerte sind zeitlich mit dem Referenzsignal synchronisiert, d. h. sie haben eine feste Phasenbeziehung zu dem Referenzsignal.
  • Dabei gilt für das Verhältnis von N und M: N·Ts = M·Tsig. Tsig ist gleich der Periodenlänge des Testsignals und gleich der Periodenlänge des Referenzsignals. M ist eine natürliche Zahl größer 1 und N eine natürliche Zahl größer M. Die Abtasteinheit weist einen Zähler auf, der die Anzahl n der Abtastwerte fortlaufend von 0 bis N – 1 zählt und dessen Zählerstand die Anzahl n der Abtastwerte angibt. Dabei gilt 0 ≤ n ≤ N – 1. Die N Abtastwerte werden somit auf mehrere Perioden des Testsignals verteilt. Dadurch kann vorteilhafterweise mit einer niedrigen Abtastfrequenz fs abtastet werden, was das Messverfahren einfacher und somit billiger macht.
  • Die Testvorrichtung weist weiterhin eine Berechnungseinheit auf, die die Phasenlage TΦ zwischen dem Testsignal und dem Referenzsignal unter Verwendung des Terms
    Figure 00130001
    berechnet.
  • K ist eine Konstante und Idx(i) entspricht entweder dem Zählerstand zu dem Zeitpunkt des ersten Abtastwerts nach einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals oder dem Zählerstand zu dem Zeitpunkt des letzten Abtastwerts vor einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals. Dabei werden entweder nur steigende oder nur fallende Nulldurchgänge berücksichtigt.
  • Die Messvorrichtung kann mit einer einfachen Rechenvorschrift die relative Phasenlage bestimmen. Dabei wird der Zähler erst bei Erreichen des Wertes N – 1 wieder auf Null rückgesetzt, da das Rücksetzen aufwändig ist.
  • Vorzugsweise sind M und N teilfremd, um bloße Wiederholungen von Abtastungen zu vermeiden.
  • In einer Ausführungsform der Messvorrichtung wird K mittels des Terms (N·M) – N + M berechnet, wodurch K unabhängig von Tsig und Ts bestimmt wird. Tsig und Ts sind in der Regel nicht ganzzahlig und eignen sich daher schlecht zur digitalen Weiterverarbeitung. TΦ kann auch mittels einer der Formeln
    Figure 00140001
    berechnet werden, wobei Tvs = Ts/M gilt und wobei Idx(i+) der Nummer n desjenigen Abtastwertes entspricht, der der erste Abtastwert nach einem positiven Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist. Es ist auch möglich, die relative Phasenlage mittels einer Umformung einer der obigen Formeln zu berechnen, beispielsweise indem die negativen Nulldurchgänge als Bezugspunkte verwendet werden.
  • Der Messfehler ist bei der Messung mittels des erfindungsgemäßen Verfahrens bekannt und beträgt bei der Messung des Wertes
    Figure 00150001
  • Vorzugsweise wird der Zählerstand des Zählers zum Zeitpunkt des Nulldurchgangs des Referenzsignals in der ersten Periode, die durch i = 0 definiert ist, auf Null gesetzt wird. Dadurch lässt sich aus einer der oben genannten Formeln direkt der Wert für die relative Phasenlage, bezogen auf die Nulldurchgänge des Testsignals und des Referenzsignals, bestimmen.
  • Besonders gut eignet sich die Messvorrichtung als Teil eines BISTs (Built-In-Self-Tests), da sie durch eine einfache und somit platzsparende Hardwarerealisierung implementiert werden kann. Die Messvorrichtung kann als Teil einer Phasenkorrekturschaltung ausgebildet sein, die auch bei hohen Testfrequenzen eine hohe Auflösung ermöglicht.
  • Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher veranschaulicht.
  • 1 zeigt die erfindungsgemäße Verteilung der Abtastwerte über M Perioden eines Testsignals.
  • 2 zeigt ein sinusförmiges Testsignal und ein sinusförmiges Referenzsignal, die an die Eingänge einer erfindungsgemäßen Messschaltung angeschlossen werden.
  • 3 zeigt eine Testvorrichtung mit einer erfindungsgemäßen Messvorrichtung.
  • 4 zeigt Details der erfindungsgemäßen Messvorrichtung aus 3.
  • 1 zeigt in zwei Diagrammen Testsignale mit Abtastwerten. In beiden Diagrammen ist jeweils die Amplitude des Testsignals für drei Perioden über einer normierten Zeit aufgetragen. Die Zeit dabei ist auf die Periode des Testsignals Tsig bezogen. Die Amplitude des sinusförmigen Testsignals hat Werte im Bereich [–1; +1]. Die Perioden werden mittels des Wertes i, der von 0 bis 2 die Perioden nummeriert, gekennzeichnet.
  • Pro Periode wird das Testsignal im oberen Diagramm 20 mal abgetastet. Die Abtastwerte sind jeweils durch die Kreise mit dazugehörigen Ziffern 0 bis 19 kenntlich gemacht. Die Abtastfrequenz fs beträgt 20/Tsig.
  • In dem unteren Diagramm ist das gleiche Testsignal wie in dem oberen Diagramm gezeigt. Allerdings unterscheiden sich die Diagramme hinsichtlich der Abtastung. Im Vergleich zum oberen Diagramm wurden Abtastpunkte entfernt, sodass es nur noch N = 20 Abtastpunkte, die sich über die M = 3 Perioden verteilen, gibt. Die Anzahl der Abtastwerte wird als N bezeichnet und die Anzahl der abgetasteten Perioden ist M. Die Abtastfrequenz fs ist somit 20/(3·Tsig). Im oberen Diagramm wiederholen sich die abgetasteten Werte von Periode zu Periode. Im unteren Diagramm sind die 20 abgetasteten Werte alle unterschiedlich, da die Anzahl der Abtastwerte N und die Anzahl der Perioden M zueinander prim sind.
  • 2 zeigt ein Testsignal und ein Referenzsignal, wie sie an eine erfindungsgemäße Testvorrichtung angelegt werden. Das Referenzsignal ist mittels der durchgezogenen Kurve dargestellt, während das Testsignal mittels der gestrichelten Kurve abgebildet ist. Die Amplitude des Referenzsignals und die Amplitude des Testsignals sind über der bezüglich der Periodendauer des Testsignals Tsig normierten Zeit t/Tsig aufgetragen.
  • Das Testsignal wird mit 20 Abtastwerten abgetastet. Die Abtastwerte sind mit 0 bis 19 fortlaufend gekennzeichnet, wobei der Abtastwert 0 zu dem Zeitpunkt des Nulldurchgangs des Referenzsignals abgelesen wird. Zwei aufeinander folgende Abtastwerte haben einen zeitlichen Abstand von Ts/Tsig. Das Referenzsignal hat einen positiven Nulldurchgang bei t/Tsig = 0. In dem vorliegenden Beispiel ist das Testsignal gegenüber dem Referenzsignal um TΦ = Tsig/7 = 0,14·Tsig verschoben. Die Ziffern an den Markierungen stellen die Indizes der Abtastwerte dar. Die Zählung beginnt mit dem ersten Nulldurchgang des Referenzsignals. Zur Bestimmung der Phasenverschiebung werden die Indizes der M-Abtastwerte herangezogen, welche unmittelbar einem positiven Nulldurchgang folgen. Diese Indizes werden als Idx(i+) bezeichnet.
  • Die Phasenverschiebung TΦ/Tsig in Form einer auf die Signalfrequenz normierten Zeit erhält man, indem man die Summe über die oben beschriebenen M-Indizes bildet, das Ergebnis durch die Anzahl N der Abtastwerte dividiert und eine Konstante abzieht. Die entsprechende Formel lautet
    Figure 00170001
    Die aus den Indizes der Abtastwerte bestimmte Phasenlage ergibt sich so zu:
    Figure 00180001
  • Gibt man die Phasenlage in Bruchteilen der Periodendauer Tsig an, führt dies auf:
    Figure 00180002
  • Gibt man die Phasenlage in Bruchteilen der Abtastzeit Ts an, führt dies auf:
    Figure 00180003
  • 3 zeigt eine Testvorrichtung, in der eine erfindungsgemäße Messvorrichtung verwendet wird. Eine Testvorrichtung 1 enthält eine Offset-Korrektur 2, eine Phasenerkennung 3, eine Amplituden-Korrektur 4, eine Phasen-Korrektur 5, ein Differenzglied 6 und eine Rauschanalyse 7.
  • Die Offset-Korrektur 2 empfängt ein Testsignal, während die Amplituden-Korrektur 4 ein Referenzsignal empfängt. Das Testsignal und das Referenzsignal sind zeitdiskrete Signale und das Testsignal ist ein digitalisiertes Analogsignal. Das Testsignal und das Referenzsignal sind beide sinusförmig. Die Offset-Korrektur gibt ein offsetfreies Testsignal an die Phasenerkennung 3 und die Amplituden-Korrektur 4 aus. In der Offsetkorrektur 2 wird der Gleichanteil des Signals bestimmt und von dem Testsignal subtrahiert, sodass ein mittelwertfreies Signal entsteht.
  • Die Phasenerkennung 3 empfängt auch das Referenzsignal 4 und enthält eine erfindungsgemäße Messvorrichtung zur Bestimmung einer relativen Phasenlage. Dabei wird die Phasenlage zwischen dem offsetfreien Testsignal und dem Referenzsignal bestimmt. In der Amplituden-Korrektur 4 wird die Amplitude des Referenzsignals der Amplitude des Testsignals angepasst.
  • Die Amplituden-Korrektur 4 gibt ein amplitudenkorrigiertes Referenzsignal aus, das in der Phasen-Korrektur 5 je nach Ausgangswert der Phasenerkennung in seiner Phase verändert und an den invertierenden Eingang des Differenzglieds 6 ausgegeben wird. In der Phasen-Korrektur 5 wird die Phasenlage des Referenzsignals der Phasenlage des Testsignals angepasst.
  • Nachdem die Amplituden und die Phasen der des Testsignals und des Referenzsignals angepasst sind, wird in dem Differenzglied 6 die Differenz der beiden Signale gebildet. Das Differenzsignal am Ausgang des Differenzglieds 6 erhält nur noch die Rauschanteile des Testsignals. In der Rauschanalyse 7, die mit ihrem Eingang an den Ausgang des Differenzgliedes 6 angeschlossen ist, wird das Rauschsignal analysiert und das Ergebnis der Analyse ausgegeben.
  • Die Genauigkeit der Rauschanalyse hängt im wesentlichen von der Qualität des Rauschsignals ab. Ist die Phasenlage zwischen den beiden Signalen nicht vollständig kompensiert, so enthält das Rauschsignal noch Komponenten des Testsignals, was eine fehlerhafte Bestimmung des Signal-Rausch-Verhältnisses zur Folge hat.
  • Die Testvorrichtung 1 bestimmt das Signal-Rausch-Verhältnis des Testsignals. Die Auswertung findet in Echtzeit im Zeitbe reich statt. Der Vorteil dieser Vorgehensweise besteht zum einen darin, dass die Auswertung extrem schnell in Echtzeit durchgeführt wird und zum anderen darin, dass die Vorrichtung in Form eines BIST in einem Halbleiterbaustein integriert werden kann. Sie zeigt eine sehr einfache Hardwarerealisierung, welche nur wenige Ressourcen in Anspruch nimmt und somit in besonderer Weise für eine BIST-Implementierung geeignet ist.
  • 4 zeigt Einzelheiten der Phasenerkennung 3 in einer schematischen Darstellung. Die Phasenerkennung 3 enthält ein Verzögerungsglied 31, einen ersten Vergleicher 32, einen zweiten Vergleicher 33, einen Abtastzähler 34, ein UND-Gatter 36, einen ersten Speicher 35, einen zweiten Speicher 37, einen Summierer 38 und ein Ausgabe-Flip-Flop 39.
  • Das offsetfreie und zeitdiskrete Testsignal wird an das Verzögerungsglied 31 und an den zweiten Vergleicher 33 geführt. Das Verzögerungsglied 31 empfängt auch einen Abtasttakt und gibt an seinem Ausgang ein verzögertes, offsetfreies Testsignal an den ersten Vergleicher 32 aus.
  • Die Ausgänge des ersten Vergleichers 32 und des zweiten Vergleichers 33 werden an die Eingänge des UND-Glieds 36 geführt, das an seinem Ausgang an das Enable-Signal des Summierers 38 angeschlossen ist. Der Abtastzähler 34 empfängt an seinem Reset-Eingang das Signal Zyklusstart und gibt an seinem Takteingang den Abtasttakt aus. Der Abtastzähler 34 gibt den Zählerstand an den In-Eingang des Summierers 38 aus. Der erste Speicher 35 enthält den Wert für –N/2 und ist an den Offset-Eingang des Summierers 38 angeschlossen. Der zweite Speicher 37 enthält dagegen den Wert (N – M)/2, der an den Init-Eingang des Summierers 38 angeschlossen ist.
  • Der Summierer 38 empfängt zudem das Signal Zyklusstart, das von einer hier nicht gezeigten Schaltung aus dem Referenzsignal erzeugt ist und das außerdem an den Eingang First des Summierers 38 und an den Enable-Eingang des Ausgabe-Flip-Flops 39 geführt wird.
  • Im oberen Eingangspfad wird das zu bewertende zeitdiskrete Testsignal Sn eingespeist. Das Testsignal durchläuft zwei Pfade. Der erste Pfad führt in das Verzögerungsglied 31, in dem das Testsignal Sn um einen Abtasttakt verzögert wird.
  • Danach wird das verzögerte Testsignal Sn-1 dem ersten Vergleicher 32 zugeführt, welcher prüft, ob das verzögerte Testsignal Sn-1 eine negative Amplitude besitzt.
  • Der zweite Pfad führt direkt auf den zweiten Vergleicher 33, welcher prüft, ob das Testsignal eine nicht-negative Amplitude besitzt. Die Ergebnisse der Vergleiche werden einem logischen UND-Glied zugeführt.
  • Fallen beide Vergleiche positiv aus, so ist der Nulldurchgang einer steigenden Flanke detektiert. Ist dagegen der Ausgang des UND-Gliedes 36 positiv, so wird der Dateneingang des Summierers 38 aktiviert.
  • Der Abtasttakt im unteren Signalzweig steuert sowohl das Verzögerungsglied 31, als auch einen Abtastzähler 34 sowie den Summierer 38 an. Mit jedem Taktsignal wird der Zählerstand des Abtastzählers 34 um eins erhöht.
  • Ist der Dateneingang In des Summierers 38 durch das Signal am Enable-Eingang aktiviert, so wird der Zählerstand zu dem aktuellen Stand des Summierers 38 unter Berücksichtigung des Offsets hinzuaddiert.
  • Wenn das Signal Zyklusstart aktiviert wird, wird die aktuelle Summe von dem Summierer 38 an das Ausgabe-Flip-Flop 39 ausgegeben und der Summierer 38 wird mit dem Init-Wert neu initialisiert. Mit dem Zyklusstart wird auch der Abtastzähler 38 auf null zurückgesetzt. Sind die Abtastwerte auf M Perioden verteilt, so beträgt die Fehlerschranke, bezogen auf die Abtastrate
    Figure 00220001
  • Das Ausführungsbeispiel ist eine vorteilhafte Hardwareabbildung der Formel (4.6). Sie zeigt eine sehr einfache Hardwarerealisierung, welche nur wenige Ressourcen in Anspruch nimmt und somit in besonderer Weise für eine BIST-Implementierung geeignet ist. Besonders hervorzuheben ist bei diesem Beispiel, dass zur Realisierung weder Multiplizierer noch Dividierer benötigt werden.
  • Durch die Umformungen gemäß der Formeln 4.1 bis 4.5 können weitere vorteilhafte Hardwarerealisierungen gewonnen werden.
  • Zusammenfassend lässt sich sagen, dass eine Methode und ein Algorithmus beschrieben werden, welche es ermöglichen, aus einem periodischen digitalisierten Analogsignal, wie zum Beispiel einem Sinussignal, die Phasenlage gegenüber einem Referenzsignal im Zeitbereich in Echtzeit bei maximaler zeitlicher Auflösung zu ermitteln.
  • 1
    Testvorrichtung
    2
    Offset-Korrektur
    3
    Phasenselektion
    4
    Amplituden-Korrektur
    5
    Phasen-Korrektur
    6
    Differenzglied
    7
    Rauschanalyse
    31
    Verzögerungsglied
    32
    erster Vergleicher
    33
    zweiter Vergleicher
    34
    Abtastzähler
    35
    erster Speicher
    36
    UND-Gatter
    37
    zweiter Speicher
    38
    Summierer
    39
    Ausgabe-Flip-Flop

Claims (17)

  1. Verfahren zum Messen einer relativen Phasenlage zwischen einem periodischen digitalen Testsignal und einem periodischen digitalen Referenzsignal mit folgenden Merkmalen: – Empfangen von M Perioden des Testsignals und M Perioden des Referenzsignals, wobei die Perioden des Testsignals und die Perioden des Referenzsignals jeweils Tsig lang sind und M eine natürliche Zahl größer 1 ist; – Abtasten des Testsignals mit N Abtastwerten mit einer Abtastfrequenz fs = 1/Ts, wobei weiterhin N·Ts = M·Tsig gilt, wobei N eine natürliche Zahl größer M ist und die Abtastwerte mittels des Werts n, für den 0 ≤ n ≤ N – 1 gilt, fortlaufend nummeriert werden und wobei die Abtastwerte eine definierte relative Phasenlage bezüglich des Referenzsignals haben; – Berechnen der relativen Phasenlage TΦ zwischen dem Testsignal und dem Referenzsignal mittels des Terms
    Figure 00240001
    wobei K eine Konstante ist und Idx(i) der Nummer n desjenigen Abtastwertes entspricht, der entweder der erste Abtastwert nach einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist oder der letzte Abtastwert vor einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist, wobei entweder nur steigende oder nur fallende Nulldurchgänge berücksichtigt werden.
  2. Verfahren nach Anspruch 1, bei dem M und N teilfremd sind.
  3. Verfahren nach Anspruch 1 oder 2, bei dem K mittels des Terms (NM) – N + M berechnet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Bereich, in dem TΦ liegt, mittels einer der Formeln
    Figure 00250001
    berechnet wird, wobei Tvs = Ts/M gilt und wobei Idx(i+) der Nummer n desjenigen Abtastwertes entspricht, der der erste Abtastwert nach einem positiven Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem für den Messfehler F bei der Messung des Wertes
    Figure 00250002
    gilt:
    Figure 00250003
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Wert n zum Zeitpunkt des Nulldurchgangs des Referenzsignals in derjenigen Periode, in der i = 0 gilt, auf Null gesetzt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Testsignal und das Referenzsignal sinusförmig sind.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem nach dem Berechnen der relativen Phasenlage TΦ die Phase des Testsignals verändert wird und anschließend die relative Phasenlage TΦ von Testsignal und Referenzsignal erneut gemessen wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem es sich bei dem empfangenen Testsignal um ein digitalisiertes Analogsignal handelt.
  10. Messvorrichtung (3) zum Messen der relativen Phasenlage zwischen einem periodischen digitalen Testsignal und einem periodischen digitalen Referenzsignal, wobei die Messvorrichtung Folgendes aufweist: – einen Eingangsanschluss zum Empfang eines Testsignals; – einen Eingangsanschluss zum Empfang eines Referenzsignals; – eine Abtasteinheit, die M Perioden des Testsignals mit N Abtastwerten mit einer Abtastfrequenz fs = 1/Ts abtastet, wobei N·Ts = M·Tsig gilt und Tsig gleich der Periodenlänge des Testsignals und gleich der Periodenlänge des Referenzsignals ist, wobei M eine natürliche Zahl größer 1 und N eine natürliche Zahl größer M ist, und wobei die Abtasteinheit einen Zähler (34) aufweist, dessen Zählerstand die Anzahl n der Abtastwerte, wobei 0 ≤ n ≤ N – 1 gilt, angibt und wobei die Abtastwerte bezüglich des Referenzsignals synchronisiert sind; – eine Berechnungseinheit (38), die die relative Phasenlage TΦ zwischen dem Testsignal und dem Referenzsignal unter Verwendung des Terms
    Figure 00270001
    berechnet, wobei K eine Konstante ist und Idx(i) entweder dem Zählerstand zu dem Zeitpunkt des ersten Abtastwerts nach einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals entspricht oder dem Zählerstand zu dem Zeitpunkt des letzten Abtastwerts vor einem Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals entspricht, wobei entweder nur steigende oder nur fallende Nulldurchgänge berücksichtigt werden.
  11. Messvorrichtung nach Anspruch 10, bei der bei dem K mittels des Terms (N·M) – N + M berechnet wird.
  12. Messvorrichtung nach einem der Ansprüche 10 bis 12, bei der TΦ mittels einer der Formeln
    Figure 00270002
    berechnet wird, wobei Tvs = Ts/M gilt und wobei Idx(i+) dem Zählwert n zu dem Zeitpunkt entspricht, bei dem die erste Abtastung nach einem positiven Nulldurchgang des Testsignals während der i-ten Periode des Referenzsignals erfolgt.
  13. Messvorrichtung nach einem der Ansprüche 10 bis 12, bei der M und N teilfremd sind.
  14. Messvorrichtung nach einem der Ansprüche 10 bis 13, bei der für den Messfehler F bei der Messung des Wertes
    Figure 00280001
    gilt:
    Figure 00280002
  15. Messvorrichtung nach einem der Ansprüche 10 bis 14, bei der der Zählerstand des Zählers (34) zum Zeitpunkt des Nulldurchgangs des Referenzsignals derjenigen Periode, in der i = 0 gilt, auf Null gesetzt wird.
  16. Messvorrichtung nach einem der Ansprüche 10 bis 15, wobei die Messvorrichtung als Teil eines BISTs (Built-In-Self-Tests) ausgebildet ist.
  17. Messvorrichtung nach einem der Ansprüche 10 bis 16, die als Teil einer Phasenkorrekturschaltung (3, 5) ausgebildet ist.
DE102005044194A 2005-09-09 2005-09-15 Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen Expired - Fee Related DE102005044194B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005044194A DE102005044194B4 (de) 2005-09-09 2005-09-15 Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen
US11/530,257 US7945406B2 (en) 2005-09-09 2006-09-08 Measuring device and method for measuring relative phase shifts of digital signals

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005043208 2005-09-09
DE102005043208.5 2005-09-09
DE102005044194A DE102005044194B4 (de) 2005-09-09 2005-09-15 Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen

Publications (2)

Publication Number Publication Date
DE102005044194A1 true DE102005044194A1 (de) 2007-03-22
DE102005044194B4 DE102005044194B4 (de) 2007-11-15

Family

ID=37775776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005044194A Expired - Fee Related DE102005044194B4 (de) 2005-09-09 2005-09-15 Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen

Country Status (2)

Country Link
US (1) US7945406B2 (de)
DE (1) DE102005044194B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100079170A1 (en) * 2008-09-29 2010-04-01 Infineon Technologies Ag Apparatus and method for the analysis of a periodic signal
US8643318B2 (en) * 2011-04-22 2014-02-04 Hamilton Sundstrand Corporation High-resolution and low-resolution sensors for phase detection
CN103185837B (zh) * 2013-03-25 2015-03-11 华中科技大学 一种电力系统频率测量的方法
KR102060240B1 (ko) * 2018-03-12 2019-12-27 한국과학기술원 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터
US10830832B2 (en) * 2018-04-30 2020-11-10 Schweitzer Engineering Laboratories, Inc. Event direction in line sensors
US11313887B2 (en) 2019-10-11 2022-04-26 Schweitzer Engineering Laboratories, Inc. Systems and methods for determining load direction under adverse environmental conditions
US11075519B2 (en) 2019-10-11 2021-07-27 Schweitzer Engineering Laboratories, Inc. Bidirectional capacitor bank control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH0962816A (ja) * 1994-10-06 1997-03-07 Mitsubishi Electric Corp 非接触icカードおよびこれを含む非接触icカードシステム
DE19630917C1 (de) 1996-07-31 1998-03-26 Siemens Ag Phasen- und Frequenzdetektorschaltung
EP0871897A1 (de) * 1996-11-05 1998-10-21 Koninklijke Philips Electronics N.V. Kontaktlose datenübertragung und empfangsgerät mit synchrondemodulator
JP4109004B2 (ja) * 2002-04-01 2008-06-25 松下電器産業株式会社 データ信号抜き取り装置
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tietze U., Schenk Ch.: Halbleiter-Schaltungstech- nik. Berlin [u.a.]: Springer 1993, S.956, ISBN 3-540-56184-6 *

Also Published As

Publication number Publication date
US7945406B2 (en) 2011-05-17
US20070226602A1 (en) 2007-09-27
DE102005044194B4 (de) 2007-11-15

Similar Documents

Publication Publication Date Title
DE3885166T2 (de) Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung.
DE102005044194B4 (de) Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen
DE69635300T2 (de) Verfahren und anordnung zur analyse von signalwellenformen
EP2482089B1 (de) Verfahren und System zur Ortung eines Fehlers auf einem Kabel
DE10291293B4 (de) Vorrichtung zum Schätzen der Auftrittswahrscheinlichkeit und zum Messen von Taktversatz
DE60028684T2 (de) Verfahren und Anordnung zur Bestimmung der Anzahl von Teilentladungsquellen
DE2608249A1 (de) Verfahren und vorrichtung zum messen von uebertragungsfunktionen
DE102012217582A1 (de) Kalibrierung eines rekonstruierten Signals unter Anwendung eines Mehrton-Kalibriersignals
DE2219085B2 (de) Frequenzanalysator
DE10236898A1 (de) Videofiltern mit verbesserter Spur unter Verwendung von Wavelet-Entrauschungstechniken
DE102020123910A1 (de) Kombinierte statistiken höherer ordnung und signalanalyse mit künstlicher intelligenz
EP3579002B1 (de) Einrichtung und verfahren zur messung von isolationswiderstand und ableitkapazität bei gestörtem messsignal
DE3750001T2 (de) Verfahren und Gerät zum Verarbeiten aufgezeichneter, wellenförmiger Signale.
DE69024931T2 (de) Z.F.-Kalibrierverfahren
DE102005032982B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals
DE102021200326A1 (de) Verfahren und system zum ausführen von zeitbereichsmessungen eines periodischen hochfrequenz-(hf)-signals unter verwendung eines in einem frequenzbereich betriebenen messinstrumentes
EP0520193B1 (de) Verfahren zum Messen von Teilentladungen
DE602004011060T2 (de) Verfahren und Vorrichtung zur Null-Mischungs-Spektrumanalyse mit Hilbert-Transformation
DE2431458C2 (de) Verfahren und Anordnung zur automatischen Sprechererkennung
DE102005035416A1 (de) Verfahren zur Rekonstruktion eines elektrischen Signals
DE10315372B4 (de) Verfahren und Vorrichtung zum Bereitstellen eines Messsignals und Vorrichtung zur Erfassung einer elektromagnetischen Störung
DE102004019966A1 (de) Signalverarbeitungsvorrichtung mit verbesserter Triggerung
EP2820431B1 (de) Verfahren und vorrichtung zur darstellung von ordinaten-abszissen-wertepaaren auf einer anzeigeeinrichtung
DE60301131T2 (de) Verfahren und vorrichtung zur zero-mischungsspektrumanalyse
DE3112243C2 (de) Klirrfaktormeßgerät

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee