KR102060240B1 - 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터 - Google Patents

엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터 Download PDF

Info

Publication number
KR102060240B1
KR102060240B1 KR1020180028487A KR20180028487A KR102060240B1 KR 102060240 B1 KR102060240 B1 KR 102060240B1 KR 1020180028487 A KR1020180028487 A KR 1020180028487A KR 20180028487 A KR20180028487 A KR 20180028487A KR 102060240 B1 KR102060240 B1 KR 102060240B1
Authority
KR
South Korea
Prior art keywords
digital
phase
digital signal
signal
converting
Prior art date
Application number
KR1020180028487A
Other languages
English (en)
Other versions
KR20190107348A (ko
Inventor
박성욱
김동찬
박성진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180028487A priority Critical patent/KR102060240B1/ko
Publication of KR20190107348A publication Critical patent/KR20190107348A/ko
Application granted granted Critical
Publication of KR102060240B1 publication Critical patent/KR102060240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
    • H03D3/247—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using a controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터가 개시된다. 본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법은 소프트웨어 정의 무선(SDR)을 이용하여 입력 신호를 제1 디지털 신호로 변환하는 단계; 상기 제1 디지털 신호와 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 주파수와 위상이 변화된 제2 디지털 신호를 생성하는 단계; 및 상기 제2 디지털 신호와 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 제3 디지털 신호를 생성하는 단계를 포함한다.

Description

엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터 {Digital Phase Shifting Method using Software Defined Radio for Element level Digital Phased Arrays Architecture and Digital Phase Shifter}
본 발명은 디지털 위상 쉬프터에 관한 것으로, 보다 상세하게는 위상 어레이 아키텍처(Phased Array Architectures) 중 하나인 엘리먼트 레벨 디지털 위상 어레이 아키텍처(Element Level Digital Phase Arrays Architecture)를 구현하기 위하여 각 어레이의 위상을 디지털적으로 변화시킬 수 있는 방법 및 디지털 위상 쉬프터에 관한 것이다.
빔포밍 기법(Beamforming Technique)은 위상 어레이 아키텍처(Phased Array Architecture)를 이용하여 안테나의 방사 패턴(Radiation Pattern)을 변화시키는 방법이다. 이 빔포밍 기법은 위상 어레이를 기반으로 하는데, 위상 어레이 아키텍처는 현재까지 패시브 위상 어레이 아키텍처(Passive Phased Array Architecture)와 액티브 위상 어레이 아키텍처(Active Phased Array Architecture)의 연구가 중점적으로 진행되고 있으며, 최근에 디지털 위상 어레이 아키텍처(Digital Phased Array Architecture)의 연구가 중점적으로 진행되고 있다.
2010년도 전까지는 액티브 위상 어레이 아키텍처를 중점적으로 진행해 왔지만, 최근 RFIC(Radio Frequency Integrated Circuits), 데이터 컨버터, 디지털 프로세싱 회로(Digital Processing Circuits)의 발전과 함께 액티브 위상 어레이보다 장점이 많은 디지털 위상 어레이 아키텍처에 대한 연구가 시작되고 있다.
액티브 위상 어레이 경우에는 각 엘리먼트 레빌에서 아날로그 위상 쉬프터 단이 있어 아날로그 영역에서 위상을 변화시키고, 콤바이너(Combiner)로 묶어서 사용하는 방식이며, 디지털 위상 어레이는 각 엘리먼트 레벨에서 아날로드 디지털 변환기(ADC)를 통해서 아날로그 신호를 디지털 신호로 변환 후 디지털 영역에서 위상을 변화시키는 방법이다.
하지만 아직까지 디지털 영역에서 위상을 완전하게 구현하는 연구보다는 아날로그 위상 쉬프터를 디지털적으로 처리하는 영역까지 디지털 위상 어레이 영역으로 포함되어 사용된다. 기존의 아날로그 위상 쉬프터를 디지털적으로 처리하는 디지털 위상 어레이 방식은 위상 쉬프터 단을 구성하는데 있어서 크게 3가지 단점을 가지고 있다. 첫 번째는 위상 쉬프터 단을 구성하는데 있어서 복잡성이 높다는 점이고, 두 번째는 위상을 변화시킬 때 분해능(Resolution)이 좋지 않아 섬세하게 조절이 힘들다는 점이며, 세 번째는 제작 후 진폭(Amplitude) 등 변경이 힘들다는 점이다.
따라서, 엘리먼트 레벨 디지털 위상 어레이 아키텍처에서 상술한 단점을 개선할 수 있는 디지털 위상 쉬프터의 필요성이 대두된다.
본 발명의 실시예들은, 위상 어레이 아키텍처(Phased Array Architectures) 중 하나인 엘리먼트 레벨 디지털 위상 어레이 아키텍처(Element Level Digital Phase Arrays Architecture)를 구현하기 위하여 각 어레이의 위상을 디지털적으로 변화시킬 수 있는 방법 및 디지털 위상 쉬프터를 제공한다.
본 발명의 실시예들은, 완전한 디지털 영역에서 위상을 변화시킬 수 있는 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터를 제공한다.
본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법은 소프트웨어 정의 무선(SDR)을 이용하여 입력 신호를 제1 디지털 신호로 변환하는 단계; 상기 제1 디지털 신호와 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 주파수와 위상이 변화된 제2 디지털 신호를 생성하는 단계; 및 상기 제2 디지털 신호와 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 제3 디지털 신호를 생성하는 단계를 포함한다.
나아가, 본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법은 상기 제1 위상에 대한 위상 값을 수신하고, 상기 수신된 위상 값과 상기 제1 주파수를 이용한 디지털 처리를 통해 상기 업 컨버팅 디지털 신호를 생성하는 단계; 및 상기 제2 주파수를 이용한 디지털 처리를 통해 상기 다운 컨버팅 디지털 신호를 생성하는 단계를 더 포함할 수 있다.
상기 제3 디지털 신호를 생성하는 단계는 상기 제2 디지털 신호와 상기 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 주파수만큼 상쇄시켜 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 상기 제3 디지털 신호를 생성할 수 있다.
상기 제2 디지털 신호를 생성하는 단계와 상기 제3 디지털 신호를 생성하는 단계는 소프트웨어의 신호처리에 의해 수행될 수 있다.
본 발명의 일 실시예에 따른 디지털 위상 쉬프터는 입력 신호를 제1 디지털 신호로 변환하는 소프트웨어 정의 무선(SDR); 상기 제1 디지털 신호와 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 주파수와 위상이 변화된 제2 디지털 신호를 생성하는 제1 디지털 믹서; 및 상기 제2 디지털 신호와 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 제3 디지털 신호를 생성하는 제2 디지털 믹서를 포함한다.
나아가, 본 발명의 일 실시예에 따른 디지털 위상 쉬프터는 상기 제1 위상에 대한 위상 값을 수신하고, 상기 수신된 위상 값과 상기 제1 주파수를 이용한 디지털 처리를 통해 상기 업 컨버팅 디지털 신호를 생성하는 업 컨버팅 신호 생성부; 및 상기 제2 주파수를 이용한 디지털 처리를 통해 상기 다운 컨버팅 디지털 신호를 생성하는 다운 컨버팅 신호 생성부를 더 포함할 수 있다.
상기 제2 디지털 믹서는 상기 제2 디지털 신호와 상기 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 주파수만큼 상쇄시켜 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 상기 제3 디지털 신호를 생성할 수 있다.
본 발명의 실시예들에 따르면, 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 구현하기 위하여 각 어레이의 위상을 완전한 디지털 영역에서 변화시킬 수 있다.
본 발명의 실시예들에 따르면, 디지털 적으로 위상 쉬프터 단을 구성하여 디지털 영역에서 위상을 변화시킴으로써, 기존의 아날로그 단에서 위상을 변화시키는 것보다 정밀하고, 위상 쉬프터를 구성하는 비용을 줄일 수 있으며, 디지털 빔포밍에서 위상 변화 분해능이 좋아지기 때문에 방사 패턴을 섬세하게 조절할 수 있다..
이러한 본 발명은 빔포밍 기법에 적용 가능하기 때문에 빔포밍 기법을 필요로 하는 인공위성 탑체제의 SAR, 차량용 레이더, 드론 검출 RADAR(Drone detecting RADAR), 5G 이동통신 등 많은 분야에 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법에 대한 동작 흐름도를 나타낸 것이다.
도 2는 디지털 위상 쉬프팅의 원리를 설명하기 위한 일 예시도를 나타낸 것이다.
도 3은 도 2의 디지털 위상 쉬프팅에 의해 주파수와 위상이 변화하는 수식적 과정을 나타낸 것이다.
도 4는 업 컨버팅 디지털 신호와 다운 컨버팅 디지털 신호를 생성하는 과정에 대한 일 실시예의 동작 흐름도를 나타낸 것이다.
도 5는 도 4의 과정을 설명하기 위한 업 컨버팅 소스와 다운 컨버팅 소스의 GNUradio에 대한 일 예시도를 나타낸 것이다.
도 6은 디지털 위상 쉬프팅 방법에 의해 출력되는 최종 출력 신호에 대한 예시도를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 디지털 위상 쉬프터의 구성을 나타낸 것이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
본 발명의 실시예들은, 소프트웨어 정의 무선(SDR; software defined radio)과 디지털 믹서를 이용하여 엘리먼트 레벨 디지털 위상 어레이 아키텍처의 각 어레이의 위상을 완전한 디지털 영역에서 변화시킴으로써, 기존의 아날로그 단에서 위상을 변화시키는 것보다 정밀하고, 위상 쉬프터를 구성하는 비용을 줄일 수 있으며, 디지털 빔포밍에서 위상 변화 분해능이 좋아지기 때문에 방사 패턴을 섬세하게 조절할 수 있는 디지털 위상 쉬프팅 기술을 제공하는 것을 그 요지로 한다.
즉, 본 발명은 디지털 영역에서 위상을 변화시키기 위하여 입력 신호를 아날로그 신호에서 디지털 신호로 먼저 변화시키며, 이를 위해 SDR을 사용한다.
SDR(Software Defined Radio)는 크게 VGA, ADC(Analog to Digital Converter), 믹(Mixer), 필터(Filter), PLL(Phase Locked Loop) 회로로 구성되어 있는 모듈로서, 믹서와 PLL 회로를 이용하여 ADC에서 디지털 신호로 변화 시킬 수 있는 대역으로 주파수를 낮추어서 SDR로 입력된 입력 신호를 디지털 신호로 변화시킨다.
또한, 본 발명은 SDR에 의해 변환된 디지털 신호의 위상을 변화시키기 위하여 신호처리 프로그램 예를 들어, GNUradio를 사용할 수 있다. GNUradio는 프리 소프트웨어 개발 툴킷(Free Software Development Toolkit)으로 기본적인 신호 처리 블락(또는 기능)을 제공해주며, 사용자가 C언어, Python을 이용하여 블락을 만든 것이 가능하다. 이러한 블락들을 이용해서 플로우 그래프(Flow Graph) 형식으로 연결하여 신호처리가 가능하다.
본 발명은 상술한 바와 같이 SDR과 신호처리 프로그램 예를 들어, GNUradio를 이용하여 디지털 단에서 위상 쉬프터를 구현함으로써, 입력 신호에 대한 디지털 신호를 디지털적으로 위상을 변화시킬 수 있다.
이러한 본 발명에 대해 도 1 내지 도 7을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법에 대한 동작 흐름도를 나타낸 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 디지털 위상 쉬프팅 방법은 SDR을 이용하여 입력 신호를 디지털 신호(예를 들어, 제1 디지털 신호)로 변환한다(S110).
즉, 단계 S110은 아날로그 입력 신호를 SDR을 이용하여 디지털 신호로 변환한 후 이렇게 변환된 디지털 신호를 제공한다.
단계 S120과 S130은 신호처리 프로그램 예를 들어, GNUradio에 의해 소프트웨어적으로 처리되는 단계로서, SDR에 의해 변환된 디지털 신호를 신호처리를 통해 위상 쉬프팅시키는 단계이다.
상술한 바와 같이, 단계 S110에 의해 입력 신호가 변환된 디지털 신호가 수신되면 미리 생성된 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호와 SDR에 의해 변환된 디지털 신호 즉, 제1 디지털 신호를 혼합하여 주파수와 위상이 변화된 제2 디지털 신호를 생성한다(S120).
여기서, 단계 S120은 입력 신호에 대한 디지털 신호의 위상을 변화시키기 위한 단계로서, 제1 디지털 신호의 주파수가 제1 주파수만큼 변화되고, 위상이 제1 위상만큼 변화될 수 있다. 단계 S120에서의 업 컨버팅 디지털 신호의 제1 위상은 디지털 위상 쉬프터에서 최종적으로 출력하고자 하는 디지털 신호의 쉬프트하고자 하는 위상 값으로, 사용자의 입력에 의해 설정될 수도 있고, 해당 디지털 위상 쉬프트가 적용되는 시스템에서 자동으로 설정될 수도 있다.
단계 S120에 의해 제1 주파수와 제1 위상에 의해 주파수와 위상이 변환된 제2 디지털 신호가 생성되면, 제2 주파수를 가지는 다운 컨버팅 디지털 신호와 제2 디지털 신호를 혼합하여 입력 신호에 대응하는 디지털 신호 즉, 제1 디지털 신호와 제1 위상 차이를 가지는 제3 디지털 신호를 생성한다(S130).
즉, 단계 S130은 제1 위상만큼 위상이 쉬프트된 디지털 신호를 최종적으로 생성한다.
여기서, 단계 S130은 제2 디지털 신호의 주파수만을 입력 신호에 대응하는 디지털 신호인 제1 디지털 신호의 주파수로 변환시키는 단계로서, 제1 위상만큼 변화된 위상은 그대로 유지하면서 제1 주파수만큼 변환된 주파수를 제1 디지털 신호의 주파수로 되돌려주는 단계이다. 따라서, 제1 주파수와 제2 주파수는 그 절대값은 동일하고 상이한 부호를 가지는 값을 가질 수 있다.
이러한 본 발명에 따른 디지털 위상 쉬프팅 방법에 대해 도 2와 도 3을 참조하여 조금 더 설명하면 다음과 같다.
도 2는 디지털 위상 쉬프팅의 원리를 설명하기 위한 일 예시도를 나타낸 것이다.
도 2를 참조하면, 두 개의 디지털 믹서와 두 개의 디지털 소스로 구성 되어 있으며, 첫 번째 디지털 믹서를 통과하기 전의 신호는 입력 신호를 SDR에서 ADC를 거쳐 디지털화된 신호이다. 디지털화 된 신호는 특정 주파수와 특정 위상을 가지고 들어온다. 특정 주파수는 유지하고 위상만 원하는 만큼 변화시켜야 한다. 디지털화 된 신호는 첫 번째 디지털 믹서를 지나면서 업 컨버트 소스(Upconvert Source)와 혼합되는데, 업 컨버트 소스는 미리 설정된 특정 주파수를 가지며 변화 시키고자 하는 위상을 가지는 신호를 발생시킨다. 업 컨버트 소스도 마찬가지로 디지털 신호이다. 첫 번째 디지털 믹서에 의해 혼합된 신호는 원래 수신된 신호에서 업 컨버트 소스의 주파수와 위상이 더해진 신호로 바뀌어진다. 첫 번째 디지털 믹서에 의해 혼합된 신호는 두 번째 디지털 믹서에서 다운 컨버트 소스(Downconvert Source)와 혼합 되는데, 다운 컨버트 소스는 위상이 0이며 주파수만 가지는 디지털 신호이다. 다운 컨버트 소스의 주파수는 업 컨버트 소스에서 올려준 주파수를 내릴 수 있는 주파수로 설정된다. 두 번째 디지털 믹서를 통과한 신호는 최종적으로 주파수 변화없이 위상만 원하는 만큼 변한 디지털 신호가 된다. 기존의 아날로그 영역에서 변화시키는 방법과 다르게 이 과정을 통해 출력된 신호는 디지털적으로 변화 시키기 때문에 어떠한 왜곡도 생기지 않는다.
구체적으로 설명하면, SDR에 의해 변환된 입력 신호에 대한 디지털 신호인 제1 디지털 신호
Figure 112018024378131-pat00001
가 수신되면, 수신된 제1 디지털 신호
Figure 112018024378131-pat00002
와 미리 생성된 업 컨버팅 디지털 신호
Figure 112018024378131-pat00003
가 디지털 믹서에 의해 혼합되어 업 컨버팅 디지털 신호의 주파수
Figure 112018024378131-pat00004
와 위상
Figure 112018024378131-pat00005
만큼 변화된 제2 디지털 신호
Figure 112018024378131-pat00006
가 생성된다.
제2 디지털 신호가 생성되면 생성된 제2 디지털 신호
Figure 112018024378131-pat00007
와 미리 생성된 다운 컨버팅 디지털 신호
Figure 112018024378131-pat00008
가 디지털 믹서에 의해 혼합되어 다운 컨버팅 디지털 신호의 주파수 -
Figure 112018024378131-pat00009
만큼 변화된 제3 디지털 신호
Figure 112018024378131-pat00010
가 생성됨으로써, 제1 위상
Figure 112018024378131-pat00011
만큼 쉬프트된 디지털 신호가 최종 디지털 신호로 출력된다.
도 3을 이용하여 주파수와 위상 변화만으로 설명하면, 입력 신호에 대한 제1 디지털 신호의 주파수
Figure 112018024378131-pat00012
와 위상
Figure 112018024378131-pat00013
는 첫 번째 디지털 믹서를 이용한 업 컨버팅 디지털 신호의 주파수
Figure 112018024378131-pat00014
와 위상
Figure 112018024378131-pat00015
에 의해 주파수가
Figure 112018024378131-pat00016
+
Figure 112018024378131-pat00017
로 변환되고 위상이
Figure 112018024378131-pat00018
+
Figure 112018024378131-pat00019
로 변환된다. 또한, 제2 디지털 신호의 주파수
Figure 112018024378131-pat00020
+
Figure 112018024378131-pat00021
와 위상
Figure 112018024378131-pat00022
+
Figure 112018024378131-pat00023
는 두 번째 디지털 믹서를 이용한 다운 컨버팅 디지털 신호의 주파수 -
Figure 112018024378131-pat00024
에 의해 주파수가
Figure 112018024378131-pat00025
로 변화되고 위상은
Figure 112018024378131-pat00026
+
Figure 112018024378131-pat00027
로 그대로 유지됨으로써, 입력 신호에 대한 제1 디지털 신호의 위상이
Figure 112018024378131-pat00028
만큼 쉬프트된 디지털 신호가 최종 디지털 신호로 생성 또는 출력된다.
도 4는 업 컨버팅 디지털 신호와 다운 컨버팅 디지털 신호를 생성하는 과정에 대한 일 실시예의 동작 흐름도를 나타낸 것이고, 도 5는 도 4의 과정을 설명하기 위한 업 컨버팅 소스와 다운 컨버팅 소스의 GNUradio에 대한 일 예시도를 나타낸 것이다.
도 4와 도 5를 참조하면, 쉬프트하고자 하는 위상 값 예를 들어, 180의 위상 값이 수신되면, 수신된 위상 값에 기초하여 업 컨버팅 디지털 신호(upconvert source with phase shifter)와 다운 컨버팅 디지털 신호(downconverter source)를 생성한다(S410, S420).
여기서, 단계 S420은 Constant Source, Sp ff, Vector to Stream, Float to Complex 블락에 의해 업 컨버팅 디지털 신호와 다운 컨버팅 디지털 신호를 생성할 수 있으며, 이에 대해 설명하면 다음과 같다.
Constant Source는 변화시키고 싶은 위상 값 예를 들어, 180도와 0도를 넣어주는 블락이며, Sp ff 블락은 주파수와 원하는 위상를 발생시키는 소스 블락으로, 주파수와 원하는 위상을 가지는 디지털 신호를 발생시키는 블락이다.
여기서, Sp ff 블락은 특정 언어 예를 들어, C 언어를 이용하여 코딩된 블락일 수 있으며, 허수(imaginary) 신호와 실수(real) 신호가 각각 출력될 수 있는데, Sp ff 블락은 한 비트씩 신호가 출력될 수 있다.
Vector to Stream 블락은 Sp ff 블락에서 한 비트씩 출력되는 신호를 스트림 형태로 변환하여 Float to Complex 블락으로 제공하고, Float to Complex 블락에서 허수 신호와 실수 신호가 결합된 최종 신호를 디지털 신호 즉, 업 컨버팅 디지털 신호와 다운 컨버팅 디지털 신호를 최종적으로 출력한다.
도 5와 같은 과정에 의해 업 컨버팅 디지털 신호와 다운 컨버팅 디지털 신호가 생성되면, 업 컨버팅 디지털 신호를 첫 번째 디지털 믹서(제1 디지털 믹서)로 제공하고 다운 컨버팅 디지털 신호를 두 번째 디지털 믹서(제2 디지털 믹서)로 제공함으로써, 디지털 위상 쉬프팅된 디지털 신호를 최종적으로 출력할 수 있다(S430).
상술한 바와 같이, 본 발명에 따른 디지털 위상 쉬프팅 방법은 신호 소스에서 SDR로 입력되는 신호가 ADC를 통과 후 디지털 신호로 변환되어 수신되면, 변화시키고자 하는 원하는 위상을 가지는 업 컨버트 소스에서 발생되는 신호와 첫 번째 믹서에서 혼합되고, 두 번째 믹서에서 업 컨버트 소스에서 발생된 주파수를 상쇄시키는 다운 컨버트 소스에서 출력되는 신호와 혼합된다. 즉, 첫 번째 디지털 믹서와 두 번째 디지털 믹서에 의해 혼합된 신호가 최종 출력 신호로서, 디지털 위상 쉬프팅된 신호이다. 여기서, 변화시키고자 하는 위상 값은 미리 설정된 특정 블락에 입력할 수 있으며, 그 위상 값이 입력되면 입력된 위상 값만큼 위상이 쉬프트된 디지털 신호가 최종 출력 신호로 출력된다.
도 6은 디지털 위상 쉬프팅 방법에 의해 출력되는 최종 출력 신호에 대한 예시도를 나타낸 것으로, 디지털 위상 쉬프터의 최종 출력 신호와 디지털 위상 쉬프터의 입력 신호를 비교한 것이다.
도 6에 도시된 바와 같이, 첫 번째 결과는 쉬프트하고자 하는 위상 값을 0으로 하였을 때의 결과로, 위상 값을 0으로 하면 입력 신호와 출력 신호의 위상이 차이가 나지 않는 것을 알 수 있다.
두 번째 결과는 쉬프트하고자 하는 위상 값을 90으로 하였을 때의 결과로, 위상 값을 90으로 하면 입력 신호가 디지털 위상 쉬프터를 통과하여 입력 신호와 출력 신호의 위상이 90도만큼 차이나는 것을 알 수 있다.
두 번째 결과는 쉬프트하고자 하는 위상 값을 180으로 하였을 때의 결과로, 위상 값을 180으로 하면 입력 신호가 디지털 위상 쉬프터를 통과하여 입력 신호와 출력 신호의 위상이 180도만큼 차이나는 것을 알 수 있다.
또한, 본 발명은 위상 조절이 가능한 최소 각도인 분해능(resolution)을 구할 수 있으며, 분해능은 아래 <수학식 1>과 같이 나타낼 수 있다.
[수학식 1]
Figure 112018024378131-pat00029
Figure 112018024378131-pat00030
상기 수학식 1을 통해 알 수 있듯이, 분해능은 샘플링 레이트(Sampling Rate)와 업 컨버트 소스의 주파수와 연관되는 것을 알 수 있다. 샘플링 레이트를 업 컨버트 소스로 나누어주면 업 컨버트 소스의 한 파장 내에 있는 샘플 수가 나온다. 360을 이렇게 구해진 샘플 수로 나누어 주면 조절 가능한 최소 위상이 나온다. 예를 들어, 조절 가능한 최소 위상은 0.5도일 수 있다. 이와 같이, 샘플링 레이트와 업 컨버트 소스의 주파수를 적적하게 조절하면 아주 작은 값까지 위상 쉬프트를 할 수 있다.
이와 같이, 본 발명에 따른 방법은 디지털 믹서를 이용하여 엘리먼트 레벨 디지털 위상 어레이 아키텍처의 각 어레이의 위상을 완전한 디지털 영역에서 변화시킴으로써, 기존의 아날로그 단에서 위상을 변화시키는 것보다 정밀하고, 위상 쉬프터를 구성하는 비용을 줄일 수 있으며, 디지털 빔포밍에서 위상 변화 분해능이 좋아지기 때문에 방사 패턴을 섬세하게 조절할 수 있다.
도 7은 본 발명의 일 실시예에 따른 디지털 위상 쉬프터의 구성을 나타낸 것으로, 도 1 내지 도 6에서 설명한 디지털 위상 쉬프팅 방법을 수행하는 기능적인 디지털 위상 쉬프터에 대한 구성을 나타낸 것이다.
도 7을 참조하면, 본 발명에 따른 디지털 위상 쉬프터는 SDR(710), 제1 디지털 믹서(720), 제2 디지털 믹서(730), 업 컨버팅 신호 생성부(740) 및 다운 컨버팅 신호 생성부(750)를 포함한다.
SDR(710)은 SDR을 구성하는 믹서와 PLL 회로를 이용하여 ADC에서 디지털 신호로 변화 시킬 수 있는 대역으로 주파수를 낮추어서 입력 신호를 디지털 신호로 변환한다.
업 컨버팅 신호 생성부(740)는 제1 주파수와 쉬프트시키고자 하는 위상 값인 제1 위상을 가지는 업 컨버팅 디지털 신호를 생성하는 수단으로, Constant Source, Sp ff, Vector to Stream, Float to Complex 블락을 이용하여 업 컨버팅 디지털 신호를 생성한다.
여기서, 업 컨버팅 신호 생성부(740)는 업 컨버팅 디지털 신호를 생성하여 제1 디지털 믹서로 제공할 수 있다.
다운 컨버팅 신호 생성부(750)는 업 컨버팅 디지털 신호의 제1 주파수를 상쇄시키기 위한 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 생성하는 수단으로, Constant Source, Sp ff, Vector to Stream, Float to Complex 블락을 이용하여 다운 컨버팅 디지털 신호를 생성한다.
여기서, 다운 컨버팅 신호 생성부(750)는 다운 컨버팅 디지털 신호를 생성하여 제2 디지털 믹서로 제공할 수 있다.
제1 디지털 믹서(720)는 SDR에 의해 변환된 입력 신호에 대한 디지털 신호와 업 컨버팅 신호 생성부에 의해 생성된 업 컨버팅 디지털 신호를 혼합하여 주파수와 위상이 변화된 디지털 신호를 제2 디지털 믹서로 출력한다.
여기서, 제1 디지털 믹서(720)는 입력 신호에 대한 디지털 신호의 주파수가 제1 주파수만큼 변화되고, 위상이 제1 위상만큼 변화된 디지털 신호를 제2 디지털 믹서로 출력할 수 있다.
제2 디지털 믹서(730)는 제1 디지털 믹서(720)로부터 출력된 디지털 신호와 다운 컨버팅 신호 생성부에 의해 생성된 다운 컨버팅 디지털 신호를 혼합하여 제1 주파수만큼의 변화를 상쇄시키고, 제1 위상만이 쉬프트된 디지털 신호를 최종 출력 신호로 출력한다.
비록, 도 7에 도시된 디지털 위상 쉬프터에서 그 설명이 생략되었더라도 본 발명에 따른 디지털 위상 쉬프터는 도 1 내지 도 6에서 설명한 모든 내용을 포함할 수 있다는 것은 이 기술 분야에 종사하는 당업자에게 있어서 자명하다.
이상에서 설명된 시스템 또는 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 시스템, 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예들에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (7)

  1. 소프트웨어 정의 무선(SDR)을 이용하여 입력 신호를 제1 디지털 신호로 변환하는 단계;
    상기 제1 디지털 신호와 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 주파수와 위상이 변화된 제2 디지털 신호를 생성하는 단계; 및
    상기 제2 디지털 신호와 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 제3 디지털 신호를 생성하는 단계
    를 포함하는 디지털 위상 쉬프팅 방법.
  2. 제1항에 있어서,
    상기 제1 위상에 대한 위상 값을 수신하고, 상기 수신된 위상 값과 상기 제1 주파수를 이용한 디지털 처리를 통해 상기 업 컨버팅 디지털 신호를 생성하는 단계; 및
    상기 제2 주파수를 이용한 디지털 처리를 통해 상기 다운 컨버팅 디지털 신호를 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 디지털 위상 쉬프팅 방법.
  3. 제1항에 있어서,
    상기 제3 디지털 신호를 생성하는 단계는
    상기 제2 디지털 신호와 상기 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 주파수만큼 상쇄시켜 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 상기 제3 디지털 신호를 생성하는 것을 특징으로 하는 디지털 위상 쉬프팅 방법.
  4. 제1항에 있어서,
    상기 제2 디지털 신호를 생성하는 단계와 상기 제3 디지털 신호를 생성하는 단계는
    소프트웨어의 신호처리에 의해 수행되는 것을 특징으로 하는 디지털 위상 쉬프팅 방법.
  5. 입력 신호를 제1 디지털 신호로 변환하는 소프트웨어 정의 무선(SDR);
    상기 제1 디지털 신호와 제1 주파수와 제1 위상을 가지는 업 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 주파수와 위상이 변화된 제2 디지털 신호를 생성하는 제1 디지털 믹서; 및
    상기 제2 디지털 신호와 제2 주파수를 가지는 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 제3 디지털 신호를 생성하는 제2 디지털 믹서
    를 포함하는 디지털 위상 쉬프터.
  6. 제5항에 있어서,
    상기 제1 위상에 대한 위상 값을 수신하고, 상기 수신된 위상 값과 상기 제1 주파수를 이용한 디지털 처리를 통해 상기 업 컨버팅 디지털 신호를 생성하는 업 컨버팅 신호 생성부; 및
    상기 제2 주파수를 이용한 디지털 처리를 통해 상기 다운 컨버팅 디지털 신호를 생성하는 다운 컨버팅 신호 생성부
    를 더 포함하는 것을 특징으로 하는 디지털 위상 쉬프터.
  7. 제5항에 있어서,
    상기 제2 디지털 믹서는
    상기 제2 디지털 신호와 상기 다운 컨버팅 디지털 신호를 혼합하여 상기 제1 주파수만큼 상쇄시켜 상기 제1 디지털 신호의 위상만이 상기 제1 위상만큼 쉬프트된 상기 제3 디지털 신호를 생성하는 것을 특징으로 하는 디지털 위상 쉬프터.
KR1020180028487A 2018-03-12 2018-03-12 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터 KR102060240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180028487A KR102060240B1 (ko) 2018-03-12 2018-03-12 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180028487A KR102060240B1 (ko) 2018-03-12 2018-03-12 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터

Publications (2)

Publication Number Publication Date
KR20190107348A KR20190107348A (ko) 2019-09-20
KR102060240B1 true KR102060240B1 (ko) 2019-12-27

Family

ID=68067336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180028487A KR102060240B1 (ko) 2018-03-12 2018-03-12 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터

Country Status (1)

Country Link
KR (1) KR102060240B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480155B2 (en) 2006-12-14 2009-01-20 University Of West Bohemia Digital generator of phase shift modulation
US7945406B2 (en) 2005-09-09 2011-05-17 Infineon Technologies Ag Measuring device and method for measuring relative phase shifts of digital signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BG107771A (en) * 2003-04-30 2004-10-29 Raysat Cyprus Limited Adjustable phase shifter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7945406B2 (en) 2005-09-09 2011-05-17 Infineon Technologies Ag Measuring device and method for measuring relative phase shifts of digital signals
US7480155B2 (en) 2006-12-14 2009-01-20 University Of West Bohemia Digital generator of phase shift modulation

Also Published As

Publication number Publication date
KR20190107348A (ko) 2019-09-20

Similar Documents

Publication Publication Date Title
US9900065B2 (en) System and method for high-speed analog beamforming
US6998908B1 (en) Adaptive interference cancellation receiving system using synthesizer phase accumulation
US20160218429A1 (en) Phase control for antenna array
KR101840919B1 (ko) 감소한 주파수 시그널링을 사용하여 다수의 오실레이터를 동기화하는 시스템 및 방법
US9503204B2 (en) Apparatus and method for calibrating transmission path
US11368143B1 (en) Multiphase signal generator
US9992050B2 (en) System and apparatus and associated methods for multiple channel signal generating and analyzing with wide bandwidth
US20220255566A1 (en) Transmitters with dynamic ranges extending beyond supply rails
US9485125B2 (en) Dynamically reconfigurable channelizer
CN102540221A (zh) 信号处理装置与信号处理方法
Hunter et al. Fundamentals of modern spectral analysis
KR102060240B1 (ko) 엘리먼트 레벨 디지털 위상 어레이 아키텍처를 위한 소프트웨어 정의 무선을 이용한 디지털 위상 쉬프팅 방법 및 디지털 위상 쉬프터
Digdarsini et al. Design & hardware realization of FPGA based digital beam forming system
US11502738B2 (en) Transmitter with multiple signal paths
KR20200041285A (ko) Fmcw 레이더에서의 누설 신호 감쇄 방법 및 이를 적용한 레이더 시스템
KR20200080592A (ko) Rf 밀리미터파 대역의 신호 크기 및 위상을 캘리브레이션하기 위한 다중 안테나 시스템
KR102520333B1 (ko) 간섭 완화를 위한 로컬 확산 코드 변조를 위한 시스템 및 방법
KR101001377B1 (ko) 잡음 재밍 신호 발생 장치 및 방법
US11506749B2 (en) Apparatus and method for adjusting a suppression signal for suppressing an RF interference signal
RU2542939C1 (ru) Приемник прямого преобразования с квадратурно-трехфазной архитектурой, способ прямого преобразования сигнала посредством указанного приемника и способ управления настройкой указанного приемника
US7860464B2 (en) Method and system for a programmable local oscillator generator based on quadrature mixing using a phase shifter
CN104040901A (zh) 数字下变频和解调
CN113016142B (zh) 使用数字载波信号的下变频
US9331634B2 (en) Frequency down-conversion
CN114759934A (zh) 微波信号源输出通道扩展方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right