DE10318181A1 - Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung - Google Patents

Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung Download PDF

Info

Publication number
DE10318181A1
DE10318181A1 DE10318181A DE10318181A DE10318181A1 DE 10318181 A1 DE10318181 A1 DE 10318181A1 DE 10318181 A DE10318181 A DE 10318181A DE 10318181 A DE10318181 A DE 10318181A DE 10318181 A1 DE10318181 A1 DE 10318181A1
Authority
DE
Germany
Prior art keywords
probe
circuit board
printed circuit
probes
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10318181A
Other languages
English (en)
Inventor
David T. Loveland Crook
John Elliott Loveland McDermid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE10318181A1 publication Critical patent/DE10318181A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Ein Verfahren und eine Vorrichtung zum Ermöglichen einer Rekonfiguration eines Testsystems sind offenbart. Das Testsystem umfaßt eine Adapteranordnung und eine Testerelektronikanordnung. Die Adapteranordnung umfaßt zwei Sondenplatten, die ein Sondenfeld halten. Die beiden Sondenplatten umfassen eine Mehrzahl von Löchern, die sich durch jede Sondenplatte erstrecken. Jedes Loch umfaßt einen Flanschbereich zum Unterbringen einer Ablenkung der Sonden, die in die Löcher eingefügt sind, die sich durch die Sondenplatten erstrecken. Der Flanschbereich und die Verwendung flexibler Sonden ermöglichen eine Ablenkung und einen Versatz der Sonden in den Sondenplatten. Eine Testeranordnung umfaßt eine Mehrzahl von Abnutzungsanschlußflächen auf der Oberseite einer gedruckten Schaltungsplatine. Die Abnutzungsanschlußflächen sind positioniert, um das untere Ende der Sonden in Eingriff zu nehmen. Konfigurierbare Logikelemente, die an der Unterseite der gedruckten Schaltungsplatine angeordnet sind, werden verwendet, um Testsignale zu erzeugen und zu empfangen, und zwar abhängig davon, wo die Sonden einen Kontakt zu den Abnutzungsanschlußflächen auf der gedruckten Schaltungsplatine herstellen.

Description

  • Diese Erfindung bezieht sich auf Elektroniktestsysteme. Insbesondere bezieht sich die vorliegende Erfindung auf konfigurierbare Elektroniktestsysteme.
  • Moderne Elektroniksysteme sind komplexer geworden. Als ein Ergebnis sind auch die Systeme, die verwendet werden, um moderne Elektroniksysteme zu testen, komplexer geworden. Eine herkömmliche Digitalelektronik wird bei gedruckten Schaltungsplatinen (PCBs) oder integrierten Schaltungen verwendet. Diese gedruckten Schaltungsplatinen und integrierten Schaltungen umfassen Millionen digitaler Komponenten, wie zum Beispiel Logikgatter, Speicher, wie zum Beispiel Latch-Arrays, usw. Zusätzlich umfassen die Elektroniksysteme Millionen von Verbindungen zwischen den Komponenten, um Signale weiterzuleiten. Die Verbindung zwischen zwei Komponenten wird als eine Leiterbahn bezeichnet.
  • Testsysteme werden verwendet, um herkömmliche gedruckte Schaltungsplatinen und integrierte Schaltungen zu testen. Diese Testsysteme umfassen üblicherweise eine Schnittstelle, die als eine Koppelvorrichtung bekannt ist, zum schnittstellenmäßigen Verbinden mit einer zu testenden. Vorrichtung (DUT). Zusätzlich werden Testmuster und elektrische Signale durch eine Testerelektronik erzeugt, die mit der Koppelvorrichtung verbunden ist. Die DUT sitzt üblicherweise auf der Koppelvorrichtung und die Koppelvorrichtung sitzt üblicherweise auf der Testerelektronik.
  • Herkömmliche Testsysteme sind üblicherweise als verdrahtete Testsysteme oder drahtlose Testsysteme gekennzeichnet. Bei einem verdrahteten Testsystem ist eine Anzahl von Schnittstellenplatinen in die Koppelvorrichtung geladen. Eine spe zifische Schnittstellenplatine, die als eine Sondenplatte bekannt ist, umfaßt ein Muster von Löchern zum Halten einer Anzahl von Sonden. Die Sonden liefern einen elektrischen Pfad von der Testerelektronik durch die Koppelvorrichtung zu der DUT. Wenn die Sonden in den Löchern plaziert sind, bilden die Sonden ein Muster, das als ein Sondenfeld bekannt ist. Das Sondenfeld stellt einen Kontakt zu der DUT auf einer Seite der Sonden her, um einen elektrischen Kontaktpunkt zwischen der Sonde und der DUT zu erzeugen. Das Sondenfeld ist spezifisch für die DUT. Bei einem verdrahteten Testsystem sind Drähte an das andere Ende der Senden gewickelt und werden zu der Testerelektronik geführt. Auf diese Weise wird ein elektrischer Pfad zwischen der Testerelektronik über die Drähte zu den Sonden und dann zu der DUT eingerichtet.
  • Bei einem drahtlosen Testsystem ist zusätzlich zu der Sondenplatte eine Schnittstellenplatine, die mit Leiterbahnen bestückt ist, in der Koppelvorrichtung plaziert. Die Schnittstellenplatine ist als eine drahtlose PCB bekannt. Die Oberseite der drahtlosen PCB ist in Kontakt zu dem Ende der Proben plaziert, die zuvor mit den Drähten in dem verdrahteten Testsystem verbunden waren. Ein zweiter Satz von Sonden stellt dann einen Kontakt zu der Unterseite der drahtlosen PCB an einem Ende und mit Schnittstellenkontakten in dem Elektroniktester an dem anderen Ende her. Als ein Ergebnis wird wieder ein elektrischer Pfad von der Testerelektronik durch die Koppelvorrichtung zu der DUT eingerichtet. Der erste Strang des elektronischen Pfads läuft von Schnittstellenpunkten auf der Testerelektronik zu den Sonden und zu der Unterseite der drahtlosen PCB. Ein Strom kann dann über Leiterbahnen in der drahtlosen PCB laufen. In dem zweiten Strang des elektronischen Pfades erstrecken sich die Sonden, die die Oberseite der drahtlosen PCB kontaktieren, in der Koppelvorrichtung nach oben und stellen einen Kontakt zu der Unterseite der DUT her.
  • Die Testerelektronik umfaßt eine Mischung aus Hardware und Software, die auf ein Erzeugen von Testmustern gerichtet sind, die durch die Koppelvorrichtung zu der DUT übertragen werden. Ein umgekehrter Pfad wird ebenso zurück zu der Testerelektronik eingerichtet, um das Testmuster zu empfangen und zu bestimmen, ob die DUT den Test bestanden hat oder durchgefallen ist. Unterschiedliche Typen von Software können implementiert sein, wenn ein Tester implementiert wird. Die Software ist implementiert, um mit der Hardware zu arbeiten und den Typ von Test zu konfigurieren, der implementiert werden soll. Die Software-Hardware-Konfiguration ist statisch und bringt üblicherweise keine Veränderungen an Testmustern oder -sequenzen unter.
  • Eine Klasse herkömmlicher Testelektroniken wurde entwikkelt, die als automatische Testausrüstung (ATE) bekannt ist. Eine ATE ist eine Mischung aus Software und Hardware, die in der Lage ist, automatisch Testsequenzen auf einer DUT laufenzulassen. Gesteuert durch Softwareroutinen kann eine ATE eine hochentwickelte Mustererzeugung und -analyse von zurückkehrenden Testmustern durchführen. Zusätzlich kann eine ATE Einstelllungen durchführen und ein Testen basierend auf den zurückgegebenen Testmustern verändern.
  • Ein Beispiel eines häufigen Testes, der bei herkömmlichen Testsystemen (z. B. ATE) verwendet wird, ist ein Grenzabtasttest bzw. Boundary-Scan-Test. Ein Grenzabtasten kann verwendet werden, um einfache Herstellungsfehler, wie z. B. ein „Leerlauf" auf einer DUT, zu finden. Um einen vollständigen Test bei einer DUT durchzuführen, müssen alle Vorrichtungsanschlußstifte getestet werden. Auf einer komplexen DUT kann dies eine wesentliche Hürde erzeugen, da die DUT zuerst gründlich verstanden werden muß. Zusätzlich muß ein spezifischer Test aufgebaut und dann bereinigt (debugged) werden. Für komplexe DUTs kann dies Wochen oder Monate dauern. Ein Grenzabtasten liefert ein Verfahren, um Anschlußstifte auf der DUT mit einem eingeschränkten Maß an Anstrengung zu prüfen.
  • Um ein Grenzabtasten durchzuführen, wird ein Schaltungsaufbau zu der Standardlogikfunktion der DUT hinzugefügt. Bei einem Minimum umfaßt dies eine Hardware, die als ein Testzugriffstor (Test Access Port) bekannt ist, um die Grenzabtastoperation zu steuern. Der Testzugriff empfängt einen Testtakt (TCK) zur Bereitstellung von Zeitgebungsinformationen durch das Testzugriffstor und eine Testmodusauswahl (TMS) zum Auswählen eines Testbetriebsmodus. Zusätzlich sind Kontaktpunkte, die als Grenzabtastzellen bekannt sind, mit der DUT verbunden. Einige der Grenzabtastzellen, die als Testdaten-Ein-(TDI-)Zellen bekannt sind, werden verwendet, um Testmuster an die DUT anzulegen. Andere Grenzabtastzellen, die als Testdaten-Aus-(TDO-)Zellen bekannt sind, werden verwendet, um Testmuster auszulesen, die an die DUT angelegt werden. Zusätzlich sind auch 4 oder 5 zusätzliche Steuerungsanschlußstifte zu der DUT hinzugefügt, um die Grenzabtastfunktion zu steuern.
  • Der grundlegendste Grenzabtasttest ist ein äußerer Test. Ein äußerer Test verifiziert, daß die Eingangs/Ausgangstreiber der DUT funktionieren, die Verbindungsdrähte intakt sind und die Digitalkomponenten ordnungsgemäß an die Platine gelötet sind. Bei einem äußeren Test werden Daten seriell in die Vorrichtung durch die TDI-Leitung gebracht, um die Grenzabtastzellkette getaktet und dann an die Ausgänge angelegt. Die Ergebnisse werden durch die ATE abgetastet. Muster werden an die Eingänge der DUT angelegt, durch die Eingangsgrenzzellen erfaßt und auf der TDO-Leitung herausgetaktet. Die Ergebnisse werden durch die ATE abgetastet. Frühere Daten haben gezeigt, daß es, wenn eine DUT den äußeren Test besteht, eine hohe Wahrscheinlichkeit gibt, daß die DUT ordnungsgemäß funktioniert.
  • Ein interner Test kann verwendet werden, um die Kernlogik der DUT zu testen. Der interne Test weist zwei Teile auf. Während des ersten Teils des internen Tests wird eine Sequenz von Instruktionen aktiviert. Ein interner Eigentest wird durchgeführt und nach einer vorgeschriebenen Anzahl von Taktzyklen werden die Ergebnisse zur Verifizierung aus der TDO heraus abgetastet. Bei dem zweiten Teil des internen Tests werden Instruktionen durchgeführt, die die Einrichtung zum Verschieben statischer Testmuster durch die Grenzabtastkette in die Vorrichtung liefern, die statischen Testmuster auf die Kernlogik anwenden und das resultierende Muster durch TDO zur Analyse durch die ATE herausverschieben.
  • Ein Grenzabtasttelten kann auf Technologien (z. B. DUTs) angewendet werden, die mehrere Chipmodule aufweisen. Bei herkömmlichen Vorrichtungen können mehrere Chipmodule in einer Kette verbunden sein. Diese mehreren Chipmodule fallen üblicherweise in zwei Kategorien. Die erste Kategorie sind Mehrkettenmodule, die Zugriff auf einen internen Knoten aufweisen, und die zweite Kategorie sind Mehrkettenmodule, die keinen Zugriff auf interne Knoten aufweisen.
  • Wenn es einen internen Knotenzugriff gibt, können die Grenzabtastzellen um den Umfang der Mehrkettenmodule verbunden sein. Zusätzlich können die Grenzabtastzellen an einer inneren Schnittstelle jedes Mehrkettenmoduls positioniert sein. Bei dieser Konfiguration können Muster in Serie (z. B. TDI) zu den Grenzzellen an dem Umfang eines ersten Moduls in den Mehrkettenmodul abgetastet und parallel auf interne Grenzzellen angewendet werden, die zwischen dem ersten Modul und einem zweiten Modul angeordnet sind. Diese Muster werden dann von Grenzabtastzellen erfaßt, die an dem Umfang des zweiten Moduls in der Kette angeordnet sind, und seriell (z. B. TDO) heraus abgetastet. Als ein Ergebnis werden Verbindungen im Inneren der Platine durch das Grenzabtasten steuerbar oder sichtbar.
  • Einige herkömmliche ATE-Systeme liefern die Einrichtung zum Testen eines Mehrkettenmoduls, die eine herkömmliche Logik (wie z. B. Nicht-Grenzabtastteile) umfaßt. Bei diesem Szenario werden Muster seriell durch die geeignete Grenzab tastvorrichtung herein abgetastet und parallel an die herkömmliche Logik angelegt. Die Ausgangszustände werden durch andere Grenzabtastvorrichtungen erfaßt, seriell heraus abgetastet und durch die ATE verifiziert.
  • Herkömmliche Testsysteme sind entworfen, um eine spezifische DUT unterzubringen. Eine Koppelvorrichtung ist entworfen, um eine spezifische DUT unterzubringen, und die ATE ist entwickelt, um eine spezifische DUT zu testen. Es wird zum Beispiel angenommen, daß eine ATE konfiguriert ist, um eine Grenzabtastung bei einer Mehrmodulkette durchzuführen. Zusätzlich wird angenommen, daß eines der Module nach der Anfangskonfiguration der ATE in die Kette verbunden ist. Das zusätzliche Modul unterbricht den Grenzabtasttest in das Testen zweier Kettensegmente. Jedes davon muß separat getestet werden.
  • Als ein Ergebnis der Hinzufügung des letzten Moduls in der Kette werden drei Verbindungen aus der Perspektive des Grenzabtasttestes gebildet, nämlich Verbindungen, die zwischen Teilen des ersten Kettensegmentes auftreten, Verbindungen zwischen Teilen des zweiten Kettensegmentes und Verbindungen zwischen dem ersten und dem zweiten Kettensegment. Als ein Ergebnis ist die ATE gezwungen, drei Testfolgen zu bilden, die Ergebnisse der drei Testfolgen zu analysieren und die Ergebnisse in ein Format zu integrieren, das geeignet für einen Endbenutzer ist.
  • Alle Testrouten, die Plazierung der DUT und der Entwurf der Koppelvorrichtung, die schnittstellenmäßig mit der DUT verbunden ist, sind jedoch statisch. Eine spezifische Koppelvorrichtung zum Beispiel muß entwickelt werden, um ein Mehrkettenmodul mit zwei Modulen zu testen. Wenn ein drittes Modul hinzugefügt wird, muß eine neue Koppelvorrichtungskonfiguration implementiert werden, um ein Mehrkettenmodul mit mehreren Modulen unterzubringen und zu testen. Dies erfordert oft eine neue Plazierung von Sonden, neue Sondenplatten und neue Testmuster, die von der Testerelek tronik erzeugt werden. Anders ausgedrückt kann dies eine wesentliche Entwurfsanstrengung von Seiten des Testingenieurs erforderlich machen. Eine neue Sondenplatte zum Beispiel muß unter Umständen entworfen und entwickelt werden. Ein neuer Softwarecode muß unter Umständen entwickelt werden, um das neue Modul unterzubringen, das zu dem Ende der Kette hinzugefügt wird.
  • Zusätzlich zu den Problemen, die einem Durchführen eines Testes zugeordnet sind, wenn sich die DUT-Konfiguration verändert, gibt es auch Veränderungen, die unter Umständen durchgeführt werden müssen, um einen unterschiedlichen Test unterzubringen. Ein Kurzschlußerfassungstest, ein Leistungsleerlauferfassungstest und ein Verbindbarkeitsverifizierungstest sind zum Beispiel alles unterschiedliche Typen eines Tests, die eine Rekonfiguration des Testers erfordern können, die neue oder unterschiedliche Softwaretestcodes oder -routinen umfaßt. Ein Durchführen der verschiedenen Rekonfigurationen und Neuentwürfe ist zeitaufwendig und kostet den Entwerfer und letztendlich den Endbenutzer.
  • So besteht in der Technik ein Bedarf nach einem Testsystem, das unterschiedliche DUT-Testszenarien unterbringen kann. Es besteht in der Technik ein Bedarf nach einer leichten Art und Weise, um Testsequenzen für eine sich verändernde DUT zu erzeugen. Als letztes besteht in der Technik ein Bedarf nach einer Koppelvorrichtungstechnologie, die mit einem Tester integriert ist, der in der Lage ist, Testsequenzen basierend auf Veränderungen der DUT zu verändern.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein System, eine Anordnung oder eine Vorrichtung zu schaffen, die ein benutzerfreundliches Testen unterschiedlicher DUTs unkomplizierter machen.
  • Diese Aufgabe wird durch ein System gemäß Anspruch 1, 2 oder 3, eine Anordnung gemäß Anspruch 4 oder 5 oder eine Vorrichtung gemäß Anspruch 6 gelöst.
  • Ein rekonfigurierbares Testsystem wird vorgelegt. Das Testsystem umfaßt eine Adapteranordnung, die in der Lage ist, unterschiedliche Kontaktpunkte in einer zu testenden Vorrichtung in Eingriff zu nehmen. Das Testsystem umfaßt außerdem eine Testeranordnung, die schnittstellenmäßig mit der Adapteranordnung verbunden ist. Die Testeranordnung umfaßt konfigurierbare Logikeinheiten, die verwendet werden, um Testsignale zu den unterschiedlichen Kontaktpunkten auf der zu testenden Vorrichtung zu erzeugen.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung weist ein System eine Adapteranordnung auf, die eine erste Sondenplatte, die in der Lage ist, eine Sonde in einer ersten Position und in einer zweiten Position zu halten, eine zweite Sondenplatte, die unterhalb der ersten Sondenplatte positioniert ist, wobei die zweite Sondenplatte in der Lage ist, die Sonde in der ersten Position und in der zweiten Position zu halten, sowie eine Elektronikanordnung aufweist, die schnittstellenmäßig mit der Adapteranordnung verbunden ist. Die Elektronikanordnung weist eine gedruckte Schaltungsplatine, die eine Oberseite und eine Unterseite aufweist, eine erste Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde in der ersten Position herzustellen, eine zweite Anschlußfläche, die auf der Oberseite der gedruckter Anschlußfläche gekoppelt ist, wobei die zweite Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde in der zweiten Position herzustellen, eine erste konfigurierbare Logikeinheit, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine zu der ersten Anschlußfläche erzeugt, wenn die Sonde in der ersten Position ist, und eine zweite konfigurierbare Logikeinheit, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die zweite konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine an die zweite Anschlußfläche erzeugt, wenn die Sonde in der zweiten Position ist, auf.
  • Ein System weist eine Adapteranordnung, die eine Mehrzahl von Sonden unterbringt, die in der Lage sind, von einer ersten Position in eine zweite Position gelenkt zu werden, und eine Elektronikanordnung auf, die schnittstellenmäßig mit der Adapteranordnung verbunden ist, wobei die Elektronikanordnung eine Mehrzahl konfigurierbarer Logikeinheiten aufweist, wobei jede der Mehrzahl konfigurierbarer Logikeinheiten in der Lage ist, eine Varietät von Testmustern zur schnittstellenmäßigen Verbindung mit der Mehrzahl von Sonden zu erzeugen, wenn die Mehrzahl von Sonden in der ersten Position ist und wenn die Mehrzahl von Sonden in der zweiten Position ist.
  • Eine Anordnung weist eine erste Sondenplatte, die ein erstes Loch umfaßt, das sich durch die erste Sondenplatte erstreckt, wobei das erste Loch, das sich durch die erste Sondenplatte erstreckt, einen ersten Flanschbereich umfaßt, der eine Ablenkung einer Sonde unterbringt, eine zweite Sondenplatte, die unterhalb der ersten Sondenplatte positioniert ist, wobei die zweite Sondenplatte ein zweites Loch umfaßt, das sich durch die zweite Sondenplatte erstreckt, wobei das zweite Loch, das sich durch die zweite Sondenplatte erstreckt, einen zweiten Flanschbereich umfaßt, der eine Ablenkung der Sonde unterbringt, und wobei das zweite Loch, das sich durch die zweite Sondenplatte erstreckt, mit dem ersten Loch ausgerichtet ist, das sich durch die erste Sondenplatte erstreckt, und eine Sonde auf, die in dem ersten Loch positioniert ist, das sich durch die erste Sondenplatte erstreckt, und in dem zweiten Loch positioniert ist, das sich durch die zweite Sondenplatte erstreckt, wobei die Sonde zu einer lateralen Bewegung durch ein Ablenken innerhalb des ersten Flanschbereichs, der eine Ablenkung der Sonde unterbringt, und ein Ablenken innerhalb des zweiten Flanschbereichs, der eine Ablenkung der Sonde unterbringt, in der Lage ist.
  • Eine Anordnung weist eine gedruckte Schaltungsplatine, die eine Oberseite und eine Unterseite aufweist, eine erste Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste Anschlußfläche positioniert ist, um einen Kontakt zu einer Sonde in einer ersten Position herzustellen, eine zweite Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die zweite Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde einer zweiten Position herzustellen, und eine konfigurierbare Logikeinheit auf, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine zu der ersten. Anschlußfläche erzeugt, wenn die Sonde in der ersten Position ist, und Signale durch die gedruckte Schaltungsplatine zu der zweiten Anschlußfläche erzeugt, wenn die Sonde in der zweiten Position ist.
  • Eine Vorrichtung weist eine gedruckte Schaltungsplatine, die eine Anschlußfläche umfaßt, eine Leistungsquelle, die eine Quellenspannung an die Anschlußfläche anlegt, einen Referenzeingang, der eine Referenzspannung trägt, und einen Komparator auf, der mit der Leistungsquelle gekoppelt und mit dem Referenzeingang gekoppelt ist, wobei der Komparator ein Ausgangssignal ansprechend auf die Quellenspannung und ansprechend auf die Referenzspannung erzeugt.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Elektroniktestsystem, das gemäß den Lehren der vorliegenden Erfindung implementiert ist;
  • 2 eine Adapteranordnung;
  • 3 eine Testelektronikanordnung;
  • 4 eine planare Ansicht eines Arrays konfigurierbarer Logikeinheiten; und
  • 5 eine Kurzschlußtestschaltung, die gemäß den Lehren der vorliegenden Erfindung implementiert ist.
  • 1 zeigt ein Elektroniktestsystem 100 an. Das Elektroniktestsystem 100 umfaßt eine Koppelvorrichtungsanordnung 102 und eine Testerelektronik 104. Die Koppelvorrichtungsanordnung 102 liefert eine Strukturausrichtung für eine zu testende Vorrichtung (DUT). Die Testerelektronik 104 liefert eine automatische Testfunktionalität, wie zum Beispiel eine Signalmustererzeugung, einen -empfang und eine -analyse.
  • Die Koppelvorrichtungsanordnung 102 umfaßt eine Prototyp-Adapteranordnung 106, die oberhalb einer Trägeranordnung 110 positioniert ist. Die Trägeranordnung 110 liefert eine Auflage für die Adapteranordnung 106 und bringt eine Testelektronikanordnung 108 unter. Die Trägeranordnung 110 ist oberhalb der Testerelektronik 104 positioniert. Ein Leistungstor 112 ist durch die Trägeranordnung 110 mit der Testelektronikanordnung 108 verbunden. Das Leistungstor 112 liefert Leistungs- und Steuerungsinformationen zwischen der Testerelektronik 104 und der Testelektronikanordnung 108.
  • Die Koppelvorrichtungsanordnung 102 ist für jede zu testende Vorrichtung spezifisch entworfen. Eine zu testende Vorrichtung ist als 114 gezeigt. Die zu testende Vorrichtung ist oberhalb der Adapteranordnung 106 positioniert. Die Adapteranordnung 106 ist besonders entworfen, um mit der zu testenden Vorrichtung 114 zusammenzupassen. Mehrere Sonden, die als 116 gezeigt sind, durchdringen die Adapteranordnung 106 und kontaktieren die zu testende Vorrichtung 114 an einem Ende und die Testelektronikanordnung 108 an dem anderen Ende. Die Sonden 116 liefern einen elektronischen Pfad für Testmuster, die von der Testerelektronik 104 erzeugt wer den, durch die Testelektronikanordnung 108 zu der zu testenden Vorrichtung 114.
  • Die Adapteranordnung 106 umfaßt eine Sondenplatte. Die Sondenplatte ist eine horizontale Platte, die verwendet wird, um eine Stabilität und Positionierung der Sonden 116 zu liefern. Bei einem Ausführungsbeispiel der vorliegenden Erfindung werden doppelendige Sonden verwendet. Eine doppelendige Sonde stellt einen Kontakt zu der DUT 114 an einem Ende und der Testelektronikanordnung 108 an dem anderen Ende her. So liefert die doppelendige Sonde einen elektrischen Pfad von der Testelektronikanordnung 108 zu der DUT 114.
  • 2 ist eine Zeichnung der Adapteranordnung 106 aus 1. Die Adapteranordnung umfaßt eine erste Sondenplatte 200 und die zweite Sondenplatte 202. Die erste Sondenplatte 200 umfaßt eine Massefolie 216 zum Bereitstellen eines elektrischen Pfades an Masse. Die Sondenplatten 200 und 202 umfassen jeweils eine Mehrzahl von Zentrierbohrlöchern 208 zum Aufnehmen und Halten einer Sonde, die als 204 gezeigt ist. Die Löcher bilden ein Muster (z. B. Sondenfeld), das spezifisch für die zu testende Vorrichtung (DUT) ist. Die Sondenplatten sind aus einem zusammengesetzten Material hergestellt und können gebohrt sein, um eine Mehrzahl von Sondentypen zu halten.
  • Die Sondenplatten 200 und 202 sind bezüglich einander so positioniert, daß die Sondenfelder in den jeweiligen Sondenplatten ausgerichtet sind. Die erste Sondenplatte 200 ist oberhalb der zweiten Sondenplatte 202 positioniert. Die erste Sondenplatte nimmt den oberen Abschnitt einer Sonde in Eingriff und die zweite Sondenplatte nimmt einen unteren Abschnitt der Sonde in Eingriff. Sonden werden in beiden Sondenplatten angebracht und gehalten.
  • Wie oben erwähnt wurde, umfaßt jede der Sondenplatten 200 und 202 eine Mehrzahl von Lochmustern, die gebohrt sind, um mit einer DUT zusammenzupassen. Eine Anzahl von Sonden, wie zum Beispiel 204, ist in diesen Löchern plaziert. Sobald die Sonden in den Löchern plaziert sind, bilden die Sonden ein Sondenfeld oder Sondenmuster, das konsistent mit dem Lochmuster ist. Die Sonden 202 können in den zentriergebohrten Löchern 208 plaziert und gehalten werden. Bei der Alternative können die Sonden Doppelsockelsonden mit einem Sockel, der mit der ersten Sondenplatte 200 zusammenpasst, und einem zweiten Sockel, der mit der zweiten Sondenplatte 202 zusammenpasst, sein.
  • Die zentriergebohrten Löcher sind als 208 gezeigt. Die zentriergebohrten Löcher sind in sowohl der ersten Sondenplatte 200 als auch der zweiten Sondenplatte 202 gebildet. Das Lochmuster für die erste Sondenplatte 200 ist mit dem Lochmuster für die zweite Sondenplatte 202 ausgerichtet. Als ein Ergebnis passt eine Sonde, wie zum Beispiel 204, in die Löcher der ersten Sondenplatte und erstreckt sich dann nach unten durch die zentriergebohrten Löcher 208 der zweiten Sondenplatte 202. Die Sonden 204 können flexible Sonden sein, die sich biegen, oder können starre Sonden sein. Zusätzlich können die Sonden doppelendige Sonden mit einer Varietät von Sondenspitzen in dem Ende zum Herstellen eines elektrischen Kontaktes sein. Die Sonde 204 erstreckt sich weiter jenseits der Sondenplatten, wie durch 212 und 214 gezeigt ist, um einen elektrischen Kontakt an beiden Enden herzustellen. Es wird darauf verwiesen, daß, obwohl spezifische Sonden bei der vorliegenden Erfindung verwendet werden, eine Varietät von Sondentypen verwendet werden kann und dennoch innerhalb des Schutzumfangs der Lehren der vorliegenden Erfindung bleibt.
  • Ein Flansch 206 ist an der Oberseite des zentriergebohrten Lochs 208 gezeigt. Der Flansch 206 ermöglicht es, daß eine Sonde, die in dem zentriergebohrten Loch 208 gehalten wird, in einer Horizontalrichtung abgelenkt wird. Da die Sonden sich jenseits der Sondenplatte erstrecken, wie durch ein erstes vorstehendes Ende 212 und ein zweites vorstehendes Ende 214 gezeigt ist, ermöglichen es die Löcher 208 in Kombination mit dem Flanschbereich 212, daß die Sonde über einen Winkel abgelenkt wird und einen Versatz zeigt, der bei 210 gezeigt ist. Bei einem Ausführungsbeispiel der vorliegenden Erfindung weist der Versatz ein Maximum von 0.180 Zentimetern auf. Es wird jedoch darauf verwiesen, daß der Versatz variieren kann, ohne von dem Schutzumfang oder den Lehren der vorliegenden Erfindung abzuweichen.
  • Bei der Operation der Adapteranordnung (z. B. 106 1) sind Sonden in den zentriergebohrten Löchern 208 plaziert und bilden ein Sondenfeld. Das Sondenfeld ist spezifisch für eine zu testende Vorrichtung. Die zu testende Vorrichtung würde sich oberhalb der ersten Sondenplatte befinden und einen Kontakt zu einer Sonde an einem ersten vorstehenden Ende der Sonde, wie durch 212 gezeigt ist, herstellen. Die Testelektronikanordnung (z. B. 108 1) würde einen Kontakt zu einem zweiten vorstehenden Ende der Sonde 214 herstellen.
  • Eine Massefolie 216 ist an der Oberseite der ersten Sondenplatte 200 gezeigt. Die Massefolie 216 ist direkt mit der Testerelektronik (z. B. 104 1) verbunden, um einen Pfad zu Masse zu liefern. Als ein Ergebnis wird eine Masse von der Ebene auf der Koppelvorrichtung zu der Masseebene zu der Testerelektronik übertragen.
  • Während eines Aufbaus kann die erste Sondenplatte 200 in einer lateralen oder horizontalen Richtung hinsichtlich der zweiten Sondenplatte 202 bewegt werden. Wenn die Sondenplatten 200 und 202 in einer horizontalen Richtung hinsichtlich einander verschoben werden, wird die Sonde 204 abgelenkt. Die Ablenkung resultiert in einem Versatz, wie durch 210 gezeigt ist. Die zentriergebohrten Löcher 208 und die Flanschbereiche 206 sind derart entworfen, daß der Sonde der Versatz widerfahren kann, ohne dabei beschädigt zu werden. Wenn die Ablenkung auftritt, verschiebt sich die Sonde 204. Der Flanschbereich liefert ausreichend Platz zum Unterbringen der Verschiebung. Deshalb ermöglicht es die Kombination des gebohrten Lochs 208, das ausreichend nahe gebohrt ist, um die Sonde 204 zu unterstützen, des Flanschbereichs 206, der ausreichend Platz bietet, um es zu ermöglichen, daß die Sonde abgelenkt wird, und der Flexibilität der Sonde, daß die Sonde durch einen Versatz, wie durch 210 gezeigt ist, bewegt wird.
  • Die Fähigkeit, die Sonden abzulenken und durch einen Versatz zu bewegen, ermöglicht es, daß die Sonden einen Kontakt zu unterschiedlichen Punkten auf der zu testenden Vorrichtung und der Testelektronikanordnung herstellen. Sollte ein Bedarf bestehen, die Sonde zu bewegen und einen Kontakt zu der zu testenden Vorrichtung oder der Testelektronikanordnung an einem neuen Kontaktpunkt herzustellen, ermöglichen es das Verfahren und die Vorrichtung der vorliegenden Erfindung, daß ein Bediener neue Kontakte einrichtet.
  • Während eines Koppelvorrichtungsaufbaus und -entwurfs wird, wenn eine Mehrzahl von Sonden in den Sondenplatten 200 und 202 plaziert ist, ein Sondenfeld gebildet. Mit dem Verfahren und der Vorrichtung der vorliegenden Erfindung kann das Sondenfeld auf eine koordinierte Weise verschoben werden. Als ein Ergebnis kann ein vollständig neuer Test mit minimalen Veränderungen an der Koppelvorrichtung oder der Testelektronik durchgeführt werden. Die Neueinstellung der Sondenplatten ermöglicht es, daß die Sonden mit neuen Kontaktpunkten in der zu testenden Vorrichtung und in der Testelektronikanordnung neu ausgerichtet werden. Als ein Ergebnis können neue Testmuster erzeugt werden, um einen zusätzlichen Test durchzuführen, oder das gleiche Testmuster kann an neue Testpunkte erzeugt werden oder schließlich kann ein Vergleichstest durch ein Laufenlassen eines Tests bei einem ersten Satz von Punkten und ein darauffolgendes Laufenlassen eines Tests bei einem zweiten Satz von Punkten durchgeführt werden.
  • 3 zeigt die Testelektronikanordnung 300 an, die als Objekt 108 aus 1 gezeigt ist. Eine gedruckte Schaltungsplatine ist als 302 gezeigt. Die gedruckte Schaltungsplatine umfaßt eine Anzahl von Leiterbahnen zum Bereitstellen elektrischer Pfade durch die gedruckte Schaltungsplatine 302. Die gedruckte Schaltungsplatine umfaßt Abnutzungsanschlußflächen 308 auf der Oberseite der gedruckten Schaltungsplatine. Die Abnutzungsanschlußflächen 308 können oberflächenbefestigt sein. Die Abnutzungsanschlußflächen 308 dienen als Kontaktpunkte in der Testelektronikanordnung 300 zum Herstellen eines Kontaktes mit den Sonden, die sich von höheren Orten in der Koppelvorrichtung nach unten erstrecken. Zusätzlich absorbieren die Abnutzungsanschlußflächen 308 die Abnutzung der gedruckten Schaltungsplatine 302. Die Abnutzungsanschlußflächen 308 sind in einem Gitter oder einer Matrix positioniert. Zusätzlich sind die Abnutzungsanschlußflächen 308 ausreichend nahe aneinander positioniert, so daß dieselben einen Kontaktpunkt für die Sonden liefern, wenn die Sonden abgelenkt werden und sich um einen Winkel zu einer Versatzposition bewegen, wie oben erläutert ist.
  • Ein konfigurierbares Logikelement, wie zum Beispiel. ein freiprogrammierbares Gate-Array (FPGA) oder eine komplexe programmierbare Logikvorrichtung (CPLD), ist als 301 gezeigt. Das konfigurierbare Logikelement ist an der Unterseite der gedruckten Schaltungsplatine 302 und in Kontakt zu der gedruckten Schaltungsplatine 302 positioniert. Das konfigurierbare Logikelement kann zum Beispiel mit einem Lötmittelgitter an die gedruckte Schaltungsplatine 302 gelötet sein. Die konfigurierbaren Logikelemente 304 sind oberhalb einer Trägerplatte 306 positioniert. Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist die Trägerplatte 306 aus einem Aluminiummaterial hergestellt. Die Trägerplatte 306 trägt die Last der Sondenkräfte, die nach unten wirken, und liefert eine Wärmesenke für die konfigurierbaren Logikelemente 304. Die Koppelvorrichtung, Objekt 102 aus 1, stellt auch einen Kontakt zu der Tester elektronikanordnung 300 durch die Aluminiumträgerplatte her. Die Testerelektronik und eine Software konfigurieren die konfigurierbaren Logikelemente durch das Leistungstor, das als Objekt 112 aus 1 dargestellt ist.
  • Während eines Aufbaus können die Sonden von einer ersten Abnutzungsanschlußfläche 308 zu einer zweiten Abnutzungsanschlußfläche 308 bewegt und abgelenkt werden. Wenn die Ablenkung auftritt, kann das konfigurierbare Logikelement 304, sobald es ein Testmuster oder eine Signalisierung durch die erste Abnutzungsanschlußfläche erzeugt hat, konfiguriert sein, um Testmuster und eine Signalisierung durch die zweite Abnutzungsanschlußfläche zu erzeugen. Das konfigurierbare Logikelement würde unter Verwendung einer Software in der Testerelektronik rekonfiguriert werden. Als ein Ergebnis können unter Verwendung des Verfahrens und der Vorrichtung der vorliegenden Erfindung mechanische Neuausrichtungen unter Verwendung der Adapteranordnung durchgeführt werden und eine Softwarekonfiguration zur Stützung der mechanischen Neuausrichtung kann unter Verwendung der Testelektronikanordnung 300 in Kombination mit der Testerelektronik (z. B. 104 aus 1) erzielt werden.
  • Eine planare Ansicht eines Arrays konfigurierbarer Logikeinheiten (z. B. Objekt 302 aus 3) ist als Objekt 400 gezeigt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist jede konfigurierbare Logikeinheit 402 8,1 cm mal 8,1 cm groß. Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird eine Konfiguration durch ein Verbinden der Testerelektronik mit einer Spalte konfigurierbarer Logikeinheiten 402 und ein darauffolgendes Prioritätsverketten der Konfigurationsinformationen mit den anderen konfigurierbaren Logikeinheiten erzielt. Eine Compact-Flash-Karte ist mit dem konfigurierbaren Logikeinheitsarray 400 verbunden (z. B. nicht gezeigt) und speichert Konfigurationsinformationen. Die Compact-Flash-Karte kann in der Testelektronikanordnung oder in einem anderen Abschnitt des Elektroniktesters angeordnet sein. Bei einem Ausführungs beispiel der vorliegenden Erfindung können Veränderungen lokal vorgenommen werden oder Konfigurationsinformationen können an die Compact-Flash-Karte von einem entfernten Ort heruntergeladen werden. Zusätzlich können die Konfigurationsinformationen verschlüsselt sein. Eine DES-(DES = Data Encryption Standard) oder Dreifach-DES-Verschlüsselung kann zum Beispiel für jede Vorrichtung verfügbar gemacht werden (z. B. 56-Bit-Schlüßel oder Dreifach-56-Bit-Schlüßel können verwendet werden).
  • 5 zeigt ein Schaltungsdiagramm zum Erfassen von Kurzschlüssen an, das bei dem Verfahren und der Vorrichtung der vorliegenden Erfindung verwendet wird. In 5 sind zwei Abnutzungsanschlußflächen (502, 506), wie zum Beispiel die Abnutzungsanschlußflächen, die in 3 als 308 gezeigt sind, angezeigt. Die zwei Abnutzungsanschlußflächen sind mit zwei Leistungsquellen 500 und 508 verbunden. Die Leistungsquelle 500 treibt die Abnutzungsanschlußfläche 502 und die Leistungsquelle 508 treibt die Abnutzungsanschlußfläche 506. Beide Leistungsquellen 500 und 508 umfassen eine positive Spannung 518 und eine Masse, als 516 gezeigt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung beträgt die positive Spannung etwa 14 Volt. Deshalb wäre die Ausgangsspannung an die Abnutzungsanschlußflächen (502, 506) 7,5 Volt. Eine Referenzspannung ist als 512 und 514 gezeigt. Die Referenzspannung 512 sowie ein Ausgang von der Leistungsquelle 500 dienen als ein Eingang in den Komparator 504. Die Referenzspannung 514 sowie ein Ausgang aus der Leistungsquelle 508 dienen als ein Eingang in den Komparator 510. Der Komparator erzeugt abhängig davon, ob die beiden Eingänge gleich oder unterschiedlich sind, einen logischen 0- oder einen logischen 1-Wert als einen Ausgang.
  • Bei dem Verfahren und der Vorrichtung der vorliegenden Erfindung kann jede Abnutzungsanschlußfläche 502 und 506 mit einer Schaltung verbunden sein, wie in 5 gezeigt ist. Eine Spannung wird an jede Abnutzungsanschlußfläche unter Verwendung der Leistungsquellen 500 und 508 angelegt. Wenn es einen Kurzschluß zwischen der Abnutzungsanschlußfläche 502 und der Abnutzungsanschlußfläche 506 gibt, würde die gleiche Spannung an beiden Abnutzungsanschlußflächen erscheinen. Eine Abnutzungsanschlußfläche 502 würde zum Beispiel 7,5 Volt betragen und eine zweite Abnutzungsanschlußfläche 506 würde 7,5 Volt betragen. Als ein Ergebnis würde der Komparator ein Ausgangssignal einer logischen 1 erzeugen, was einen Kurzschluß bedeutet.

Claims (7)

  1. System mit folgenden Merkmalen: einer Adapteranordnung (106) mit folgenden Merkmalen: einer ersten Sondenplatte (200), die in der Lage ist, eine Sonde (204) in einer ersten Position und in einer zweiten Position zu halten; einer zweiten Sondenplatte (202), die unterhalb der ersten Sondenplatte (200) positioniert ist, wobei die zweite Sondenplatte (200) in der Lage ist, die Sonde (204) in der ersten Position und in der zweiten Position zu halten; und einer Elektronikanordnung (108), die schnittstellenmäßig mit der Adapteranordnung (106) verbunden ist, wobei die Elektronikanordnung (108) folgende Merkmale aufweist: eine gedruckte Schaltungsplatine (302), die eine Oberseite und eine Unterseite aufweist, eine erste Anschlußfläche (308), die auf der Oberseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die erste Anschlußfläche (308) positioniert ist, um einen Kontakt zu der Sonde (204) in der ersten Position herzustellen, eine zweite Anschlußfläche (308), die auf der Oberseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die zweite Anschlußfläche (308) positioniert ist, um einen Kontakt zu der Sonde (204) in der zweiten Position herzustellen, eine erste konfigurierbare Logikeinheit (304), die mit der Unterseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die erste konfigurierbare Logikeinheit (304) Signale durch die gedruckte Schaltungsplatine (302) zu der ersten Anschlußfläche (308) erzeugt, wenn die Sonde (204) in der ersten Position ist, und eine zweite konfigurierbare Logikeinheit (304), die mit der Unterseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die zweite konfigurierbare Logikeinheit (304) Signale durch die gedruckte Schaltungsplatine (302) zu der zweiten Anschlußfläche (308) erzeugt, wenn die Sonde (204) in der zweiten Position ist.
  2. System mit folgenden Merkmalen: einer Adapteranordnung (106), die eine Mehrzahl von Sonden (116) unterbringt, die in der Lage sind, von einer ersten Position in eine zweite Position abgelenkt zu werden; und einer Elektronikanordnung (108), die schnittstellenmäßig mit der Adapteranordnung (106) verbunden ist, wobei die Elektronikanordnung (108) eine Mehrzahl konfigurierbarer Logikeinheiten (308) aufweist, wobei jede der Mehrzahl konfigurierbarer Logikeinheiten (304) in der Lage ist, eine Varietät von Testmustern zum schnittstellenmäßigen Verbinden mit der Mehrzahl von Sonden (116) zu erzeugen, wenn die Mehrzahl von Sonden (116) in der ersten Position ist und wenn die Mehrzahl von Sonden (116) in der zweiten Position ist.
  3. System mit folgenden Merkmalen: einer Adapteranordnungseinrichtung (106) zum Unterbringen einer Mehrzahl von Sonden (116), die in der Lage sind, von einer ersten Position in eine zweite Position abgelenkt zu werden; und einer Elektronikanordnungseinrichtung (108) zum schnittstellenmäßigen Verbinden mit der Adapteranordnungseinrichtung (106), wobei die Elektronikanordnungseinrichtung eine Mehrzahl konfigurierbarer Logikeinrichtungen aufweist, wobei jede der Mehrzahl konfigurierbarer Logikeinrichtungen in der Lage ist, eine Varietät von Testmustern zum schnittstellenmäßigen Verbinden mit der Mehrzahl von Sonden zu erzeugen, wenn die Mehrzahl von Sonden in der ersten Position ist und wenn die Mehrzahl von Sonden in der zweiten Position ist.
  4. Anordnung mit folgenden Merkmalen: einer ersten Sondenplatte (200), die ein erstes Loch (208) umfaßt, das sich durch die erste Sondenplatte (200) erstreckt, wobei das erste Loch (208), das sich durch die erste Sondenplatte (200) erstreckt, einen ersten Flanschbereich (206) umfaßt, der eine Ablenkung einer Sonde (204) unterbringt; einer zweiten Sondenplatte (202), die unterhalb der ersten Sondenplatte (200) plaziert ist, wobei die zweite Sondenplatte (202) ein zweites Loch (208) umfaßt, das sich durch die zweite Sondenplatte (202) erstreckt, wobei das zweite Loch (208), das sich durch die zweite Sondenplatte (202) erstreckt, einen zweiten Flanschbereich (206) umfaßt, der eine Ablenkung der Sonde (204) unterbringt, und wobei das zweite Loch (208), das sich durch die zweite Sondenplatte (202) erstreckt, mit dem ersten Loch (208) ausgerichtet ist, das sich durch die erste Sondenplatte (200) erstreckt; und einer Sonde (204), die in dem ersten Loch (208) positioniert ist, das sich durch die erste Sondenplatte (200) erstreckt, und die in dem zweiten Loch (208) po sitioniert ist, das sich durch die zweite Sondenpaatte (202) erstreckt, wobei die Sonde (204) zu einer lateralen Bewegung durch ein Ablenken innerhalb des ersten Flanschbereichs (206), der eine Ablenkung der Sonde (204) unterbringt, und ein Ablenken innerhalb des zweiten Flanschbereichs (206), der eine Ablenkung der Sonde unterbringt, in der Lage ist.
  5. Anordnung mit folgenden Merkmalen: einer gedruckten Schaltungsplatine (302), die eine Oberseite und eine Unterseite aufweist; einer ersten Anschlußfläche (308), die mit der Oberseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die erste Anschlußfläche (308) positioniert ist, um einen Kontakt zu einer Sonde in einer ersten Position herzustellen; einer zweiten Anschlußfläche (308), die mit der Oberseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die zweite Anschlußfläche (308) positioniert ist, um einen Kontakt zu der Sonde in einer zweiten Position herzustellen; und einer konfigurierbaren Logikeinheit (304), die mit der Unterseite der gedruckten Schaltungsplatine (302) gekoppelt ist, wobei die konfigurierbare Logikeinheit (304) Signale durch die gedruckte Schaltungsplatine (302) zu der ersten Anschlußfläche (308) erzeugt, wenn die Sonde in der ersten Position ist, und Signale durch die gedruckte Schaltungsplatine (302) zu der zweiten Anschlußfläche (308) erzeugt, wenn die Sonde in der zweiten Position ist.
  6. Vorrichtung mit folgenden Merkmalen: einer gedruckten Schaltungsplatine (302), die eine Anschlußfläche (502, 508) umfaßt; einer Leistungsquelle (500, 508) die eine Quellenspannung an die Anschlußfläche (502, 506) anlegt; einem Referenzeingang (512, 514), der eine Referenzspannung trägt; und einem Komparator (504, 510), der mit der Leistungsquelle (500, 508) gekoppelt und mit dem Referenzeingang (512, 514) gekoppelt ist, wobei der Komparator (504, 510) ein Ausgangssignal ansprechend auf die Quellenspannung und ansprechend auf die Referenzspannung erzeugt.
  7. Vorrichtung gemäß Anspruch 6, bei der das Ausgangssignal einen Kurzschluß anzeigt.
DE10318181A 2002-07-10 2003-04-22 Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung Withdrawn DE10318181A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/192,260 US6636061B1 (en) 2002-07-10 2002-07-10 Method and apparatus for configurable hardware augmented program generation
US10/192260 2002-07-10

Publications (1)

Publication Number Publication Date
DE10318181A1 true DE10318181A1 (de) 2004-01-29

Family

ID=28791609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10318181A Withdrawn DE10318181A1 (de) 2002-07-10 2003-04-22 Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung

Country Status (2)

Country Link
US (2) US6636061B1 (de)
DE (1) DE10318181A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047174B2 (en) * 2001-05-02 2006-05-16 Freescale Semiconductor, Inc. Method for producing test patterns for testing an integrated circuit
DE10224160A1 (de) * 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
US6636061B1 (en) * 2002-07-10 2003-10-21 Agilent Technologies, Inc. Method and apparatus for configurable hardware augmented program generation
US7202685B1 (en) * 2005-11-30 2007-04-10 International Business Machines Corporation Embedded probe-enabling socket with integral probe structures
US7906982B1 (en) * 2006-02-28 2011-03-15 Cypress Semiconductor Corporation Interface apparatus and methods of testing integrated circuits using the same
US20080048685A1 (en) * 2006-08-28 2008-02-28 Corad Technology Inc. Probe card having vertical probes
CN101303385B (zh) * 2007-05-09 2010-05-26 和硕联合科技股份有限公司 测试机台
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
ITVI20110343A1 (it) * 2011-12-30 2013-07-01 St Microelectronics Srl Sistema e adattatore per testare chips con circuiti integrati in un package
US8588763B2 (en) * 2012-01-09 2013-11-19 Apple Inc. Methods for testing wireless electronic devices using short message service
US9182425B2 (en) * 2012-05-21 2015-11-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Probe supporting and aligning apparatus
US10866266B2 (en) * 2015-10-29 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Probe head receiver and probe card assembly having the same
TW201942581A (zh) * 2018-03-30 2019-11-01 日商日本電產理德股份有限公司 檢查治具以及具備該治具的檢查裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801876A (en) * 1986-04-18 1989-01-31 Sagami Tsushin Kogyo Kabushiki Kaisha Printed wiring board tester
US4935696A (en) * 1987-04-16 1990-06-19 Teradyne, Inc. Test pin assembly for circuit board tester
US5493230A (en) * 1994-02-25 1996-02-20 Everett Charles Technologies, Inc. Retention of test probes in translator fixtures
US6525551B1 (en) * 1997-05-22 2003-02-25 International Business Machines Corporation Probe structures for testing electrical interconnections to integrated circuit electronic devices
US6066957A (en) * 1997-09-11 2000-05-23 Delaware Capital Formation, Inc. Floating spring probe wireless test fixture
US6222377B1 (en) * 1998-01-13 2001-04-24 Masatoshi Kato Circuit board probe device
US6208158B1 (en) * 1998-06-03 2001-03-27 Schein Research, Inc. Zero static force assembly for wireless test fixtures
US6433562B1 (en) * 1998-08-28 2002-08-13 International Business Machines Corporation Method and apparatus of interconnecting with a system board
US6419500B1 (en) * 1999-03-08 2002-07-16 Kulicke & Soffa Investment, Inc. Probe assembly having floatable buckling beam probes and apparatus for abrading the same
US6541991B1 (en) * 2001-05-04 2003-04-01 Xilinx Inc. Interface apparatus and method for testing different sized ball grid array integrated circuits
US6636061B1 (en) * 2002-07-10 2003-10-21 Agilent Technologies, Inc. Method and apparatus for configurable hardware augmented program generation

Also Published As

Publication number Publication date
US6876214B2 (en) 2005-04-05
US6636061B1 (en) 2003-10-21
US20040027148A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
DE69431844T2 (de) Testgerät für gedruckte schaltungen
DE60121064T2 (de) Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen
DE68922695T2 (de) Diagnostika einer Leiterplatte mit einer Mehrzahl elektronischer Hybridbauelemente.
DE10318181A1 (de) Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung
DE19701336C2 (de) Sondenanordnung für ein Kugelrasterarray
DE3812654C2 (de)
DE60003312T2 (de) Parallelprüfer für halbleiterschaltungen
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE10145152A1 (de) Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen
DE69314683T2 (de) Verfahren und Gerät zum Prüfen von Ein-/Ausgabeverbindungen des Randsteckverbinders einer Schaltkreiskarte mit Boundary Scan
DE10118206A1 (de) Anwendungsspezifisches, ereignisgestütztes Halbleiterprüfsystem
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE102011087272A1 (de) Halbleiterherstellungs- und -prüfverfahren, Prüfvorrichtung und Prüfsystem
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE10339940A1 (de) System und Verfahren zum heterogenen Mehrstellentesten
DE102006035045A1 (de) Verfahren und Vorrichtung zum Eliminieren der Indexzeit einer automatischen Testausrüstung
DE102011051880B4 (de) Verfahren und system zum prüfen von halbleiterchips auf waferebene
DE69720157T2 (de) System und Verfahren zur Prüfung elektronischer Geräte
DE10056882C2 (de) Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10323230A1 (de) Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung
DE69731713T2 (de) Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE10043193B4 (de) Prüfgerät für Halbleitersubstrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal