DE60003312T2 - Parallelprüfer für halbleiterschaltungen - Google Patents

Parallelprüfer für halbleiterschaltungen Download PDF

Info

Publication number
DE60003312T2
DE60003312T2 DE60003312T DE60003312T DE60003312T2 DE 60003312 T2 DE60003312 T2 DE 60003312T2 DE 60003312 T DE60003312 T DE 60003312T DE 60003312 T DE60003312 T DE 60003312T DE 60003312 T2 DE60003312 T2 DE 60003312T2
Authority
DE
Germany
Prior art keywords
test
pogo
pin
semiconductor
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60003312T
Other languages
English (en)
Other versions
DE60003312D1 (de
Inventor
E. Arthur LECOLST
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of DE60003312D1 publication Critical patent/DE60003312D1/de
Publication of DE60003312T2 publication Critical patent/DE60003312T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein einen automatischen Tester bzw. ein automatisches Prüfgerät zum Prüfen von Halbleiterbauelementen und insbesondere ein Prüfgerät für Halbleiter, das in der Lage ist, eine relativ große Anzahl von Halbleiterbauelementen gleichzeitig parallel zu prüfen.
  • HINTERGRUND DER ERFINDUNG
  • Halbleiterhersteller verwenden eine Vielfalt verschiedener Verfahren bei der Herstellung von Halbleiterbauelementen. Eines der anspruchsvolleren Verfahren schließt die elektronische Prüfung jedes einzelnen Chips nach vorbestimmten Kriterien ein. Zu diesen gehören im allgemeinen die Stimulation von Eingangssignalen des Bauelements, um erwartete Ausgangssignale zu erzeugen, und die Überwachung der tatsächlichen Ausgangssignale, um zu bestätigen, daß die tatsächlichen und die erwarteten Ausgangssignale übereinstimmen. Der Prüfablauf wird häufig zuerst auf der Halbleiterscheibenebene durchgeführt, um Bauelemente im Produktionsprozeß frühzeitig auszusondern, und später auf der Ebene des gekapselten Bauelements.
  • Um das Prüfverfahren durchzuführen, verwenden Halbleiterhersteller normalerweise hochentwickelte Maschinen, die im allgemeinen als automatisches Prüfgerät (ATE) oder Tester bezeichnet werden. Ein ATE, das für eine Produktionsumgebung bestimmt ist, ist oftmals sehr kostenaufwendig, so daß es zu den Gesamtstückkosten für jedes Halbleiterbauelement beiträgt. Halbleiterhersteller haben daher erkannt, daß das ATE zur Minimierung der Stückkosten des Bauelements und zur Erhaltung der Wettbewerbsfähigkeit deutliche Kosteneinsparungen ermöglichen muß, um seinem hohen Kostenaufwand gerecht zu werden.
  • Eine Möglichkeit, wie das ATE zu niedrigeren Herstellungskosten beiträgt, besteht darin, daß Gruppen von zu prüfenden Bauelementen (Prüflinge) gleichzeitig parallel geprüft werden. Dies erfolgt normalerweise bei Speicherbauelementen mit einer relativ niedrigen Anschlußstiftanzahl und verbessert den Bauelementdurchsatz dramatisch. Dadurch werden die Stückkosten konsequent reduziert. Herkömmliche Parallelprüfgeräte weisen normalerweise eine computergesteuerte Prüfsteuerungseinrichtung oder eine Großcomputereinheit auf, die über ein ziemlich großes Kabelbündel mit einem getrennt angeordneten Prüfkopf gekoppelt ist. Das Kabelbündel weist mehrerer hundert Signalkabel auf, die insgesamt in einer ersten Rückwandplatinenanordnung enden. Der Prüfkopf weist im allgemeinen eine Vielzahl von Leiterplatten auf, die die Anschlußstiftelektronik aufnehmen, die notwendig ist, um eine elektronische Verbindung mit den Anschlußstiften jedes Prüflings zu verbinden. Die Verbindungen von der Anschlußstiftelektronik werden zu einer zweiten Rückwandplatinenanordnung geführt und über einzelnen doppelseitige Pogo-Anschlußstifte weitergeführt, die in einem Pogo- oder Prüfsondenring installiert sind. Die zweite Rückwandplatinenanordnung ist häufig mit relativ langen Leiterbahnstrukturen versehen, die die Tendenz haben, hochentwickelte und teure Widerstandssteuerungsprojekte zur Optimierung der Signalqualität zu erfordern. Schnittstellenprojekte wie die oben beschriebenen sind in den US-Patenten 5546405 von Golla und 5907245 von Fredrickson beschrieben.
  • Eine der Beschränkungen bei der Anzahl von Prüflingen, die zu einer gegebenen Zeit geprüft werden können, resultiert aus dem Aufbau des Prüfsondenrings. Die Abmessungen des Prüfsondenrings sind im allgemeinen abhängig von der Größe einer Halbleiterscheibe und der Nadelkarte, die mit der Halbleiterscheibe in Eingriff tritt. Halbleiterscheiben haben häufig einen Durchmesser von etwa 200 mm, was zur Weiterleitung der Signale einen Durchmesser der Nadelkarte von 300 bis 350 mm erfordert. Die Halbleiterscheibe wiederum weist insgesamt eine zweistellige Anzahl von Prüflingen mit Kontaktpunkten auf, die für Prüfsonden mit feinen Spitzen zugänglich sind. Jeder Signalweg durch das Prüfgerät, der einem Kontaktpunkt oder "Anschlußstift" des Prüflings entspricht, muß im allgemeinen eine Übertragungsleitung von 50 Ohm aufweisen, um optimale Signalqualität zu erreichen. Dies erfordert häufig, daß jeder Prüfsondenringsignalweg mit Masseleitungen umgeben sein muß.
  • Herkömmliche Prüfgeräte, die sechzehn Speicherbauelemente parallel prüfen, wobei jedes etwa zweiunddreißig Anschlußstifte aufweist, erfordern im allgemeinen beispielsweise annähernd 512 Pogo-Signalanschlußstifte im Prüfsondenring. Um eine optimale Signalqualität sicherzustellen, ist jeder Signalanschlußstift häufig von einer Vielzahl von Pogo-Masseanschlußstiften umgeben. Da die Anschlußstiftanzahl des Bauelements und die Notwendigkeit für einen größeren Parallelismus jedoch steigen, was immer mehr herkömmliche Signal- und Pogo-Masseanschlußstifte erfordert, die im endlichen Pogo-Ring positioniert sind, fängt die Pogo-Stiftdichte an einer Stelle an, die 50-Ohm-Charakteristik für jeden Signalweg zu verschlechtern.
  • Die Halbleiterhersteller, die ein komplexes ATE verwenden, haben auch Bedenken wegen der zu erwartenden ununterbrochenen Betriebszeit, bevor das System eine "Pause" braucht. Normalerweise als "mittlere Zeit bis zum Ausfall" oder MTBF bezeichnet, spielt dieser Parameter eine wichtige Rolle bei der Bestimmung der Stückkosten. Durch Maximierung der MTBF, können mehr Prüflinge in einer gegebenen Zeitperiode geprüft werden.
  • Ein Problem, das bei herkömmlichen Parallelprüfgeräten zur Reduzierung der MTBF beiträgt, ist eine Signalverschlechterung, die durch eine fehlerhafte Verbindung auf einem Signalweg bewirkt wird. Wie bereits ausgeführt, verwenden herkömmliche Parallelprüfgeräte, die mit normalen Prüfköpfen arbeiten, mehrere Rückwandplatinenanordnungen, was zu einer relativ hohen Anzahl von Abschlüssen und Verbindungen für einzelne Signalwege beiträgt. Im allgemeinen gilt: Je mehr Abschlüsse und Verbindungen für einen gegebenen Leitungsweg vorhanden sind, um so höher ist die Wahrscheinlichkeit eines Fehlers auf diesem.
  • Ein weiteres Problem, das bei herkömmlichen Parallelprüfgeräten auftritt, ist die schwierige Feldfehlersuche und Reparatur spezifischer Signalwege. Die Zeit bis zur Reparatur eines Prüfgeräts wird häufig als die "mittlere Zeit bis zur Reparatur" (MTTR) bezeichnet und beeinflußt die Stückkosten auf die gleiche Weise wie die MTBF. Normalerweise werden Signalwegverbindungen über verschiedene Bereiche im Kabelbündel, in den entsprechenden Rückwandplatinenanordnungen und dem Pogo-Ring mit wenig Rücksicht auf eine schnelle Fehlersuche und Reparatur oder einen Austausch geführt. Dies führt häufig zu einer relativ langen MTTR bei einem Prüfgerät, wenn ein Problem bei einer der Verbindungen auftritt.
  • Was benötigt wird und bisher nicht verfügbar war, ist ein Halbleiterparallelprüfgerät, das in der Lage ist, eine große Anzahl von Prüflingen parallel mit minimaler Beeinflussung der Signalqualität entlang jedem Signalweg zu prüfen. Außerdem besteht eine Notwendigkeit für ein solches Prüfgerät mit einer relativ hohen MTBF und einer relativ niedrigen MTTR, um den Bauelementdurchsatz zwecks entsprechender Reduzierungen der Stückkosten zu maximieren. Das Halbleiterprüfgerät gemäß der vorliegenden Erfindung erfüllt diese Erfordernisse.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Halbleiterparallelprüfgerät gemäß der vorliegenden Erfindung weist die Fähigkeit auf, Gruppen von Prüflingen gleichzeitig zu prüfen, ohne die Signalintegrität für jeden Prüfgerätsignalweg zu beeinträchtigen. Das Prüfgerät verbessert auch die mittlere Zeit zwischen Ausfällen dadurch, daß die Komplexität der Signalverbindungen minimiert wird. Ferner wird die mittlere Zeit bis zur Reparatur dramatisch dadurch minimiert, daß viele Prüfgerätkomponenten modularisiert sind.
  • Um die oben beschriebenen Vorteile zu realisieren, umfaßt die Erfindung in einer Form ein Halbleiterprüfgerät zum Prüfen einer Vielzahl von Prüflingen, die in einer Bestückungsvorrichtung fest angeordnet sind, wobei das Prüfgerät eine Systemprüfeinrichtung zur Auslösung von Systemprüfsignalen und eine Anschlußstiftelektronikanordnung aufweist, die auf die Systemprüfsignale anspricht, zur Erzeugung von Prüfmustersignalen zum Anlegen an die Vielzahl von Prüflingen, wobei das Halbleiterprüfgerät gekennzeichnet ist durch eine Signalschnittstelle, die geeignet ist zur Definition einer Vielzahl von direkten Signalwegen, wenn das Prüfgerät mit der Handhabungsvorrichtung gekoppelt ist, zwischen der Bestückungsvorrichtung und der Anschlußstiftelektronikanordnung, wobei die Signalschnittstelle aufweist: einen im wesentlichen kreisförmigen Prüfsondenring, der mit einer Vielzahl von sich axial öffnenden Hohlräumen ausgebildet ist, wobei die Hohlräume in einer beabstandeten ringförmigen Konfiguration angeordnet sind; und eine Vielzahl von modularen Kabelbaumanordnungen, wobei jede aus der Vielzahl von modularen Kabelbaumanordnungen entsprechende proximale und distale Enden aufweist, wobei das proximale Ende ein Pogo-Modul zum Einschieben in einen aus der Vielzahl von sich axial öffnenden Hohlräumen aufweist und das distale Ende mindestens einen Verbinder aufweist, der dazu dient, mit der Anschlußstiftelektronikanordnung in Eingriff zu treten, wobei das Pogo-Modul mit einer Anordnung von eng beabstandeten Durchgangsbohrungen ausgebildet ist, wobei jede der Durchgangsbohrungen dafür konfiguriert ist, eine Pogo-Anschlußstiftanordnung aufzunehmen.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Pogo-Anschlußstiftanordnung zur hochdichten Integration in einer Halbleiterprüfgerät-Prüfsondenschnittstelle ein Koaxialkabel mit einem Mittelleiter und einem Schirm auf. Der Schirm endet an einem distalen Ende, wobei der Mittelleiter axial aus dem distalen Ende hervorsteht und eine distale Spitze bildet. Ein Pogo-Anschlußstift ist über eine Pogo-Buchse in einer eng beabstandeten axialen Beziehung zur distalen Spitze befestigt. Ein Widerstandskompensationselement ist mit dem Kabel und dem Pogo-Anschlußstift gekoppelt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird mit Bezug auf die folgende ausführlichere Beschreibung und die beigefügten Zeichnungen besser verständlich, die folgendes zeigen:
  • 1 ist eine partielle Blockschaltbilddarstellung eines Halbleiterparallelprüfgeräts gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 ist eine Draufsicht einer aufgeklappten Kartenrahmenanordnung, die in 1 gezeigt ist;
  • 3 ist eine partielle Vorderansicht des Prüfgeräts in 1;
  • 4 ist eine perspektivische Ansicht des Prüfsondenrings, der in 2 gezeigt ist;
  • 5 ist ein Blockschaltbild der Kabelbaumanordnung, die in 1 gezeigt ist;
  • 6 ist eine vergrößerte Radialschnittansicht des Pogo-Moduls, das in 1 gezeigt ist; und
  • 7 ist eine vergrößerte und auseinandergezogene Axialschnittansicht der Pogo-Anschlußstiftanordnung, die in 6 gezeigt ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Wenn man nunmehr 1 betrachtet, so weist ein Halbleiterprüfgerät gemäß einer Ausführungsform der vorliegenden Erfindung, das insgesamt mit 10 bezeichnet ist, eine Systemsteuerungseinrichtung 12 und eine Anschlußstiftelektronik 20 auf, die auf die Systemsteuerungseinrichtung anspricht, um Prüfsignale zum Anlegen an eine Vielzahl von zu prüfenden Bauelementen (Prüflinge) 16 zu erzeugen, die in einer Handhabungsvorrichtung 140 angeordnet sind. Eine Signalschnittstelle 150 definiert eine Vielzahl von direkten Signalwegen, um die Anschlußstiftelektronik mit der Handhabungsvorrichtung zu koppeln, wobei die Dichte einer Vielzahl von Signalwegen maximiert wird, die Anzahl der Verbindungen für jeden Signalweg minimiert wird und die Zuverlässigkeit des Prüfgeräts entsprechend verbessert wird.
  • Wenn man weiter 1 betrachtet, so ist das Prüfgerät 10 mit der Systemsteuerungseinrichtung 12 und der zugeordneten Anschlußstiftelektronik 20 in einem selbsttragenden Rahmen (nicht dargestellt) angeordnet, der eine integrierte Prüfzelle bildet. Der integrierte Prüfzellenrahmen minimiert die Reinraumfußstellfläche durch eine relativ kleine Montagefläche. Eine ausführlichere Beschreibung des Rahmens findet sich in der gleichzeitig angemeldeten US-Patentanmeldung 09/410857 mit dem Titel "Integrated Test Cell", die am 1. Oktober 1999 angemeldet und auf den Rechtsnachfolger der vorliegenden Erfindung übertragen ist.
  • Die Systemsteuerungseinrichtung 12 umfaßt vorzugsweise einen Computer, der auf der Windows-NT-Plattform beruht und beispielsweise einen Pentium-Prozessor aufweist, der mit mehreren hundert MHz arbeitet. Periphere Geräte, z. B. einen Festplattenspeicher von 4 GB, einen RAM-Speicher von 64 MB und eine SVGA-Steuerungseinrichtung/Monitor vervollständigen den Computer. Zur Prüfung von Flash-Speichern sind lokale Prozessoren 56 (2) in der Anschlußstiftelektronik 20 angeordnet, wie unten ausführlicher erklärt wird, um asynchrone Prüfsteuerungsmöglichkeiten zwischen den Prüflingen 16 zu ermöglichen. Dies, verbessert den Durchsatz des Prüfgeräts wegen der einmaligen und einigermaßen unvorhersehbaren elektrischen Charakteristik der Flash-Speicherbauelemente wesentlich.
  • Wenn man nunmehr 1, 2 und 3 betrachtet, so umfaßt die Anschlußstiftelektronik 20 (1) eine Vielzahl von modularisierten Kartenanordnungen 30, die in einem Paar von gegenüber angeordneten Kartenrahmen 24 und 26 (3) angeordnet sind. Außer daß sechzehn Leiterplattenanordnungen aufgenommnen werden, weist jeder Kartenkäfig vorzugsweise fünf Gleichstrommodule 28 (3), ein Leistungssteuerungsmodul (nicht dargestellt), eine Kalibrierleiterplatte (nicht dargestellt) und eine Rückwandplatinenanordnung 29 auf. Die Rückwandplatinenanordnung unterscheidet sich insofern ein wenig von einer herkömmlichen Rückwandplatinenanordnung, als relativ kurze Signalleiterbahnen (nicht dargestellt) verwendet werden, um unerwünschte Widerstandsprobleme zu minimieren.
  • Wegen des hochentwickelten Schaltungsaufbaus, der notwendig ist, um jeden Prüfling und insbesondere Flash-Speicherbauelemente zu prüfen, haben die Erfinder festgestellt, daß die Integration und Verknüpfung kleiner Leiterplatten miteinander zur Bildung der Anschlußstiftelektronik gegenüber der Herstellung großer integrierter Leiterplatten deutliche Herstellungsvorteile für die Prüfgerätevertreiber bieten. Die Vorteile sind u. a. die verbesserten Kartenausbeutequoten bei der Leiterplattenproduktion, die sich aus kleineren Anordnungen ergeben, wobei Fehler, die auf Lötverbindungen und dgl. zurückzuführen sind, möglicherweise die gesamte Karte unbrauchbar machen können. Durch Trennung jeder Kartenanordnung in kleinere Einheiten geht bei einem irreparablen Fehler nur eine relativ kleine Karte anstatt einer größeren und teureren integrierten Karte aus der Produktion verloren.
  • Wenn man weiter 2 betrachtet, so weist jede Kanalkartenanordnung 30 einen starren metallischen Leiterplattenrahmen auf, der in entsprechende Teile 32 und 34 geteilt ist. Die Rahmenteile sind jeweils mit T-förmigen Rändern ausgebildet, die die Ränder der jeweiligen Kanalkarten 40 und 42 sandwichartig einschließen. Ein Paar Gelenke 44 und 46, die eine Gelenkanordnung bilden, verbinden die hinteren Ränder 48 und 50 beider Rahmenteile, um einen Klapprücken zu bilden. Die Gelenkanordnung ermöglicht es, daß sich die Rahmenteile, wenn sie in die Rückwandplatinenanordnung 29 eingesteckt sind, im wesentlichen um 180° aufgeklappt sind. Vollständig montiert sind die bevorzugten Abmessungen der Leiterplattenrahmen annähernd 20 × 20 Zoll.
  • Bei Flash-Speicherprüfanwendungen umfassen die beiden Kanalkarten 40 und 42 in der Kanalkartenanordnung 30 vorzugsweise entsprechende Kopien einer Kanalkarte mit zweiunddreißig Kanälen (insgesamt vierundsechzig Kanäle). Jede Kanalkarte ist so ausgebildet wie die, die in dem Prüfgerät Teradyne Modell J750 Integra verwendet werden, hergestellt von Teradyne Inc., Boston, Mass. Ein Präzisionskraftmeßinstrument (PMU) (nicht dargestellt) ist auf den Kanalkarten angeordnet.
  • Gegenüber den Kanalkarten 40 und 42 in jeder Leiterplattenordnung 30 ist eine dritte Leiterplatte 52 angeordnet. Die dritte Leiterplatte umfaßt vorzugsweise eine Speicherprüfmodulanordnung, die mit einem arithmetischen Mustergenerator (APG) 54 und einer Stationssteuerungseinrichtung oder einem lokalen Prozessor 56 zur asynchronen Steuerung eines bestimmten Prüflings in Bezug auf die anderen gleichzeitig geprüften Prüflinge 16 konfiguriert ist. Zusätzlich sind Module für eine entsprechende Spannungsquelle (VS) 53, ein Fehlererfassungs-RAM (ECR) 55, ein Datenpufferspeicher (DBM) 57 und eine Prüfling-Stromversorgung (DPS) 59 auf der Leiterplattenanordnung 30 angeordnet. Die Kanalkarten 40 und 42 und das Speicherprüfmodul 52 sind mit einer Serie von flexiblen Bandkabeln 58 verbunden und zusätzlich mit der Rückwandplatinenanordnung 29 gekoppelt (1). Unter dem Modularitätsaspekt der vorliegenden Erfindung weist jede Leiterplattenrahmenanordnung im wesentlichen ausreichende Prüfbetriebsmittel auf, die notwendig sind, um einen Prüfling 16 zu prüfen. Um zweiunddreißig Prüflinge parallel zu prüfen, werden daher insgesamt zweiunddreißig Leiterplattenrahmenanordnungen in zwei Kartenkäfigen 24 und 26 implementiert.
  • Die Kalibrierkarte (nicht dargestellt) wird in die Rückwandplatinenanordnung 29 für jeden Kartenkäfig 24 neben den Leiterplattenanordnungen 30 eingesteckt und weist eine Systemquarzuhr (nicht dargestellt) und eine Lastkarten-ID-Kommunikationsvorrichtung (nicht dargestellt) auf. Eine Vielzahl von Taktkalibrierhaupttreiber/Vergleichsschaltungen (nicht dargestellt) sind auch vorgesehen.
  • Wenn wir nunmehr 1, 3 und 5 betrachten, so ergibt sich die Möglichkeit zur Minimierung der Leiterbahnen der Rückwandplatinenanordnung aus der Implementierung einer Vielzahl von modularen Kabelbaumanordnungen 70, die die Signalwege von der Anschlußstiftelektronik 20 zu einem Prüfsondenring 60 bestimmen. Dadurch ergibt sich auch ein kompakter Mechanismus für eine organisierte Verteilung von Prüfgerätesignalen. Der Prüfsondenring und die Kabelbaumanordnungen umfassen gemeinsam die Signalschnittstelle 150 (1).
  • Mit besonderem Bezug auf 4 umfaßt der Prüfsondenring 60 ein im wesentlichen kreisförmiges Aluminiumgehäuse mit einem radial vorstehenden Umfangsflansch 62. Eine Vielzahl von offenen Hohlräumen 64 ist in einer ringförmigen Konfiguration in dem Ring zur Aufnahme entsprechender Pogo-Module 80 ausgebildet (6). Zwei zusätzliche in den Abmessungen reduzierte Hohlräume 66 sind auf gegenüberliegenden Seiten des Prüfsondenrings zur Aufnahme entsprechender Kalibriermodule (nicht dargestellt) ausgebildet. Vorzugsweise hat das Gehäuse einen Durchmesser von annähernd 14 Zoll und eine Dicke von 3 Zoll, wobei insgesamt zehn Hohlräume vorhanden sind. Eine in der Mitte angeordnete rechteckige Öffnung 68 ist im Ring ausgebildet, um eine Passung für eine Gelenkverbindung mit einem selbstausrichtenden Mechanismus (nicht dargestellt) zu bilden. Eine ausführlichere Beschreibung des selbstausrichtenden Mechanismus findet sich in der oben als Dokument zitierten, gleichzeitig angemeldeten US-Patentanmeldung 09/410857 mit dem Titel "Integrated Test Cell".
  • Wenn wir nunmehr 2, 5 und 6 betrachten, so koppeln die Kabelbaumanordnungen 70 auf praktische Weise die Anschlußstiftelektronik 20 (1) mit dem Prüfsondenring 60 (4), und zwar derartig, daß eine schnelle Fehlersuche und eine effektive Reparatur vor Ort an spezifischen Signalwegen oder Kanälen bietet. Mit besonderem Bezug auf 5 weist jede Kabelbaumanordnung ein Kabelbündel 65 aus Signal- und Stromversorgungskabeln auf, die insgesamt proximal in einem Pogo-Modul 80 enden. Das Bündel weist eine Vielzahl von Zweigbündeln 69, 71, 73, 75 und 77 auf, die entsprechende HDM-Verbinder (metrischer Verbinder hoher Dichte) 81, 83, 85, 87 und 89 zum Koppeln mit entsprechenden ersten bis vierten Leiterplattenrahmenanordnung 72, 74, 76, 78 (1) und einer Prüfling-Stromversorgungskarte (nicht dargestellt) aufweisen. Jeder Kabelbaum unterstützt auf praktische Weise die Prüfung der vier Prüflingen und ist leicht zu warten und auszutauschen.
  • Mit besonderem Bezug nunmehr auf 6 umfaßt das Pogo-Modul 80 ein Aluminiumgehäuse, das mit einem oberen Montageflansch 84 ausgebildet ist, der von einer vieleckigen Wand 86 nach außen vorsteht. Die Wand ist mit einem zylindrischen Eingriffskoppelglied 88 mit einer hochdichten Anordnung von eng beabstandeten Durchgangsbohrungen 90 einstückig und umgibt dieses. Die Durchgangsbohrungen sind so konfiguriert, daß sie annähernd neunzig Pogo-Signalanschlußstiftanordnungen 110 mit entsprechenden Pogo-Signalanschlußstifts 130 aufnehmen können. Zwischen den Durchgangsbohrungen in einer hochdichten Anordnung von sich nach unten öffnenden Blindbohrungen 92 zur Aufnahme von Pogo-Masseanschlußstiften 94 angeordnet. Jeder Pogo-Signalanschlußstift ist im wesentlichen von einer Gruppe von Pogo-Masseanschlußstiften umgeben, um eine im wesentlichen ideale Übertragungsleitungsumgebung von 50 Ohm für optimale Signalqualität beizubehalten.
  • Konzentrisch um die Eingriffsfläche 88 des Pogo-Moduls 80 angeordnet ist eine vieleckiger Pogo-Anschlußstiftschutzeinrichtung 96, der mit einer Vielzahl von Federsitzen 98 ausgebildet ist. Diese Sitze sind so konstruiert, daß sie mit gegenüberliegenden ähnlich ausgebildeten Bohrungen 102, die in der vieleckigen Wand 86 angeordnet sind, ausrichten und mit diesen zusammenzuwirken, um entsprechende Federn 106 aufzunehmen. Ein sich selbst ausrichtender Sicherungsring (nicht dargestellt) hält die Pogo-Anschlußstiftschutzeinrichtung am Pogo-Mudul 80 fest.
  • Die Kalibriermodule (nicht dargestellt) sind im wesentlichen wie die Pogomodule 80 ausgebildet, allerdings mit reduzierten Abmessungen entsprechend der reduzierten Anzahl von Verbindungen, die zwischen den Kalibrierkarten (nicht dargestellt) und dem Prüfsondenring 60 erforderlich sind.
  • Wenn wir nunmehr 7 betrachten, so weist jede Pogo-Signalanschlußstiftanordnung 110 ein RG-Koaxialkabel hoher Frequenztreue mit einem Schirmleiter 112 und einem Mittelleiter 114 auf. Jedes Kabel ist zur Bündelung in einer Kabelbaumanordnung 70 annähernd 37 Zoll lang, wie bereits oben beschrieben. Der Mittelleiter jedes Kabels endet in einem gequetschten Abschnitt 117 einer metallischen Pogo-Buchse 118, die von Rika Denshi in Tokio, Japan vertrieben wird. Der gequetschte Anschluß zwischen dem Mittelleiter und dem Pogo-Anschlußstift läßt einen gasdichten Hohlraum 119 entstehen.
  • Eines der mehreren bedeutenden Merkmale der vorliegenden Erfindung ist die Verwendung einer Isolatoranordnung 120, die den Mittelleiter 114 und den gequetschten Abschnitt 117 umgibt, um Widerstandsfehlanpassung zu kompensieren, die durch Pogo-Komponentenverbindungen, Anschlüsse und dgl. bewirkt wird. Die Kompensation ungünstiger Auswirkungen auf die Übertragungsleitungswiderstand von 50 Ohm ist insbesondere wichtig, um die optimale Signalqualität für jeden Signalweg durch den dichtgepackten Prüfsondenring sicherzustellen.
  • Die Isolatoranordnung 120 weist einen ersten zylindrischen Isolator 122 auf, der so ausgebildet ist, daß er einen Abschnitt des Mittelleiters 114 vollständig umgibt und an eine Massehülse 124 angrenzt, die Massehülse ist mit dem Schirm verlötet und paßt genau in eine Durchgangsbohrung 90, um eine Erdleitung zwischen dem Schirm und dem Pogo-Modul 80 herzustellen. Ein zweiter Isolator 126 ist neben dem ersten Isolator angeordnet und mit einer C-förmigen Konfiguration und einem distalen Kegeleinsatz 128 ausgebildet, um mit dem gequetschten Abschnitt 117 der Pogo-Buchse 118 komplementär in Eingriff zu treten. Ein Pogo-Signalanschlußstift 130, der auch von Rika Denshi vertrieben wird, sitzt in der Pogo-Buchse und weist eine Buchsenspitze 132 auf, die dazu dient, mit einem Nadelkartenkontakt in Verbindung zu treten (nicht dargestellt).
  • Die Anordnungen der Pogo-Signal- und Masseanschlußstifte 130 und 94, die in jedem der Pogo-Module 80 angeordnet sind, treten mit einer Nadelkarte 134 (6) auf der Bestückungsvorrichtung 140 in Eingriff, die zum Zwecke der Prüfung auf der Halbleiterscheibenebene vorzugsweise eine Prüfsonde (1 und 2) umfaßt. Die Nadelkarte hat einen Durchmesser von 300 bis 350 mm, um 2048 Signalkanäle zu unterstützen, und weist Kontakte (nicht dargestellt) auf, die mit den Anschlußstifts von einem bis zweiunddreißig Prüflingen gekoppelt sind, was ein relativ hohes Niveau an Parallelisums darstellt, um den Durchsatz des Prüfgeräts zu maximieren. Eine bevorzugte Prüfsonde ist die Prüfsonde TEL Modell P8XL, der von Tokyo Electron Ltd. in Tokio Japan hergestellt wird.
  • Als Alternative umfaßt die Bestückungsvorrichtung 140 einen Bestücker (nicht dargestellt), z. B. den Bestücker Modell Galileo, der von Kinetrix, Inc. in Bedford, New Hampshire vertrieben wird. Wie dem Fachmann bekannt, haben die Bestücker die Fähigkeit zum Prüfen von gekapselten Bauelementen, die auf Lastkarten (nicht dargestellt) angeordnet sind und die mit dem Prüfsondenring verbunden sind.
  • Vor Betriebsbeginn installiert der Halbleiterhersteller eine Halbleiterscheibe (nicht dargestellt), die aus bis zu mehreren hundert Bauelementen besteht, in der Prüfsonde 140 und ordnet darüber die Nadelkarte 134 fest an. Die Nadelkarte weist im allgemeinen einen Eingriffsmechanismus auf, der die einzelnen "Anschlußstifte" jedes Bauelements berührt, um eine nachfolgende Kopplung mit dem Prüfsondenring 60 über die Pogo-Signal- und Masseanschlußstifts 130 und 94 zu ermöglichen. Eines der einzigartigen Merkmale der bevorzugten Prüfsonde ist ein schneller Wechselmechanismus (nicht dargestellt), der für den Austausch von Halbleiterscheiben oder Nadelkarte sorgt, ohne daß die Prüfsonde 140 vom Prüfgerät 10 abgekoppelt werden muß. Die Prüfsonde und das Prüfgerät bilden gemeinsam ein Prüfsystem 200.
  • Während des Betriebs stellt die Systemsteuerungseinrichtung 12 des Prüfgeräts 10 eine bequeme Bedienerschnittstelle für einen Anwender bereit, um den Fortschritt und die Ergebnisse der Parallelprüfungen zu überwachen. Bei Flash-Speicherprüfungen wird jeder Prüfling 16 einer Vielzahl von Prüfungen unterzogen, die den funktionellen Betrieb des Bauelements entsprechend den Herstellungsvorgaben überprüfen. Um Klarheit beim Betrieb des Prüfsystems zu erreichen, wird nachstehend die Signalleitweglenkung während der Prüfung bei einem einzelnen Prüfling beschrieben.
  • Die Prüfung setzt im allgemeinen die Erzeugung von Mustersignalen durch jeden APG 54 entsprechend der Software voraus, die von jedem lokalen Prozessor 56 ausgeführt wird. Die Signale werden durch Kanalkarten 40 und 42 verteilt und bilden einzelne Kanäle oder Signalwege entsprechend den gesonderten Anschlußstiften des Prüflings. Signale, die sich entlang der Kanäle ausbreiten, die einem einzelnen Bauelement zugeordnet sind, werden von den Kanalkarten zur Rückwandplatinenanordnung 29 geleitet und danach durch einen entsprechenden HDM-Verbinder zu den gesonderten Koaxialkabeln übertragen, die einen Zweigabschnitt einer Kabelbaumanordnung 70 umfassen. Sowie die Signale das Pogo-Modul hoher Dichte 80 erreichen und sich entlang der Mittelleiter/Pogo-Anschlußstift-Verbindung ausbreiten, tritt eine geringfügige Verschlechterung der Übertragungsleitungswiderstand von 50 Ohm am proximalen Ende der Massehülse 90 ein. Die Verschlechterung wird unmittelbar kompensiert durch einen umgekehrten Effekt, der von der Isolatoranordnung 120 erzeugt wird. Außerdem bewirkt der gequetschte Abschnitt 117 der Pogo-Buchse, daß eine zusätzliche Widerstandsanpassung vorhanden ist, die durch die Wirkungen des C-förmigen zweiten Isolators 126 bequem kompensiert wird.
  • Die sich ausbreitenden Signale laufen dann entlang der entsprechenden Pogo-Signalanschlußstifte mit einer relativ hochqualitativen Impulsform, die durch die um jeden Signalweg herum angeordneten Pogo-Masseanschlußstifte 94 ermöglicht wird. Die Signale werden dann entlang der Nadelkarte 134 geleitet und entlang feiner elektrischer Prüfsonden (nicht dargestellt) weitergegeben, die mit der Halbleiterscheibe (nicht dargestellt) und mit einem bestimmten, in Betracht kommenden Prüfling 16 in Eingriff treten. In Abhängigkeit von der verwendeten Prüfung können die Signale unter spezifischen Adressen im Prüfling geschrieben werden und danach zum Vergleich mit erwarteten Werten gelesen werden.
  • Der Fachmann wird die vielen Vorteile und Vorzüge anerkennen, die die vorliegende Erfindung bietet. Beispielsweise ist die Implementierung des Prüfgeräts gemäß der vorliegenden Erfindung wegen der direkten Signalverbindungen von der Rückwandplatinenanordnung 29 zur Signalschnittstelle 150 in einer Produktionsumgebung besonders vorteilhaft. Die Erfinder haben festgestellt, daß dies bei dem Prüfgerät wesentlich die "mittlere Zeit bis zum Ausfall" (MTBF) erhöht, was demzufolge zu niedrigeren Gesamtkosten beiträgt.
  • Gelegentlich muß jedoch ein abweichender Kanal oder Signalweg repariert oder ersetzt werden. In dieser Hinsicht stellt der modulare Aufbau gemäß der vorliegenden Erfindung eine schnelle Fehlersuchmöglichkeit bereit, um ganze Signalwege zu lokalisieren, wodurch die Zeit reduziert wird, die bei der Isolierung eines potentiellen Problems erforderlich ist. Was noch wichtiger ist, die Modularität gemäß der Erfindung ermöglicht einen effizienten und einfachen Austausch einer Kanalkartenanordnung 30 oder einer Kabelbaumanordnung 70 oder sogar einer Pogo-Anschlußstiftanordnung 110 mit minimalem Aufwand und minimaler Ausfallzeit. Dadurch wird bei dem Prüfgerät der Parameter "mittlere Zeit für Reparaturen" (MTFR) minimiert, der auch im wesentlichen zu niedrigeren Gesamthalbleiterproduktionskosten beiträgt.
  • Die Signalschnittstelle gemäß der vorliegenden Erfindung bietet außerdem auch eine Möglichkeit zur Durchführung einer Parallelprüfung ziemlich großen Umfangs mit herkömmlich bemessenen Halbleiterscheiben und Lastkarten, ohne durch den Prüfsondenring Signalintegrität zu opfern. Dies wird durch die Implementierung der einzigartigen Pogo-Anschlußstiftanordnung erreicht, die bei Übertragungsleitungsverschlechterungen Widerstandskompensation ermöglicht.
  • Obwohl die Erfindung insbesondere mit Bezug auf ihre bevorzugten Ausführungsformen dargestellt und beschrieben ist, wird der Fachmann verstehen, daß verschiedene Änderungen in Form und Detail an ihr möglich sind, ohne den Schutzbereich der Erfindung zu verlassen.
  • Während die Modulbeschreibung, die hier ausgeführt ist, beispielsweise eine zweckgebundene Kartenanordnung und ein Pogo-Mudul pro geprüften Prüfling aufweisen, versteht es sich, daß die vorliegende Erfindung auch verwendet werden kann, um mehrere Kopien von Prüflingen mit relativ kleinen Anschlußstiftanzahlen zu prüfen. Unter eben diesem Aspekt können Prüflinge mit einer relativ hohen Anschlußstiftanzahl (beispielsweise mehr als vierundsechzig Kanäle) geprüft werden, indem mehr als eine Karte mit vierundsechzig Kanälen kombiniert werden.
  • Obwohl der Parallelismusaspekt gemäß der vorliegenden Erfindung in erster Linie mit Bezug auf die Prüfsondenprüfung auf der Halbleiterscheibenebene beschrieben worden ist, ist die Erfindung auch auf Bauelemente im gekapselten Zustand anwendbar, die von einem Bestücker gehandhabt werden und die über eine Lastkarte und nicht über eine Nadelkarte verbunden werden. Folglich wird der Begriff Bestückungsvorrichtung erfindungsgemäß im breiten Sinne verwendet, um entweder die Verwendung eines Bestückers oder einer Prüfsonde zu bezeichnen.

Claims (6)

  1. Halbleiterprüfgerät (10) zum Prüfen einer Vielzahl von Prüflingen (16), die an einer Handhabungsvorrichtung (140) fest angeordnet sind, wobei das Prüfgerät aufweist: eine Systemsteuerungseinrichtung (12) zum Auslösen von Systemprüfsignalen, und eine Anschlußstiftelektronikanordnung (20), die auf die Systemprüfsignale anspricht, zum Erzeugen von Prüfmustersignalen zum Anlegen an die Vielzahl von Prüflingen, wobei das Halbleiterprüfgerät gekennzeichnet ist durch: eine Signalschnittstelle (150), die dafür geeignet ist, eine Vielzahl von direkten Signalwegen (70), wenn das Prüfgerät mit der Handhabungsvorrichtung gekoppelt ist, zwischen der Handhabungsvorrichtung und der Anschlußstiftelektronikanordnung zu definieren, wobei die Signalschnittstelle aufweist: einen im wesentlichen kreisförmigen Prüfsondenring (60), der mit einer Vielzahl von sich axial öffnenden Hohlräumen (64) ausgebildet ist, wobei die Hohlräume in einer voneinander beabstandeten, ringförmigen Konfiguration angeordnet sind; und eine Vielzahl von modularen Kabelbaumanordnungen (70), wobei jeder aus der Vielzahl von modularen Kabelbaumanordnungen entsprechende proximale und distale Enden aufweist, wobei das proximale Ende ein Pogo-Modul (80) zum Einschieben in einen aus der Vielzahl von sich axial öffnenden Hohlräumen aufweist und das distale Ende mindestens einen Verbinder (81-89) aufweist, der dazu dient, mit der Anschlußstiftelektronikanordnung in Eingriff zu treten, wobei das Pogo-Modul mit einer Anordnung von eng beabstandeten Durchgangsbohrungen (90) ausgebildet ist, wobei jede der Durchgangsbohrungen dafür konfiguriert ist, eine Anschlußstiftelektronikanordnung (110) aufzunehmen.
  2. Halbleiterprüfgerät (10) nach Anspruch 1, wobei der Prüfsondenring (60) aus einem Gußteil besteht und einen sich radial erstreckenden Umfangsflansch (62) aufweist, wobei der Prüfsondenring ferner einen in der Mitte ausgebildeten und mit offenem Ende versehen Schlitz (68) zum Aufnehmen eines Gelenkarms aufweist.
  3. Halbleiterprüfgerät (10) nach Anspruch 1, wobei das Pogo-Modul (80) ein Aluminiumgehäuse umfaßt.
  4. Halbleiterprüfgerät (10) nach Anspruch 1, wobei das Pogo-Modul (80) eine zurückziehbare, fehlerbelastete Pogo-Anschlußstiftschutzvorrichtung (96) aufweist.
  5. Halbleiterprüfgerät (10) nach Anspruch 1, wobei jede aus der Vielzahl von Kabelbaumanordnungen (70) eine Kabelbündelzugentlastung aufweist.
  6. Halbleiterprüfgerät (10) nach Anspruch 1, wobei die Pogo-Anschlußstiftanordnung (110) aufweist: ein Koaxialkabel mit einem Mittelleiter (114) und einem Schirm (112), wobei der Schirm an einem distalen Ende endet und der Mittelleiter aus dem distalen Ende axial vorsteht und eine distale Spitze bildet; einen Pogo-Anschlußstift (130), der in einem eng beabstandeten axialen Verhältnis zu der distalen Spitze über eine Pogo-Hülse (118) befestigt ist; ein Widerstandskompensationselement (120), das mit dem Kabel und dem Pogo-Anschlußstift gekoppelt ist.
DE60003312T 1999-06-28 2000-06-28 Parallelprüfer für halbleiterschaltungen Expired - Fee Related DE60003312T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US340832 1989-04-20
US09/340,832 US6476628B1 (en) 1999-06-28 1999-06-28 Semiconductor parallel tester
PCT/US2000/017792 WO2001001247A2 (en) 1999-06-28 2000-06-28 Semiconductor parallel tester

Publications (2)

Publication Number Publication Date
DE60003312D1 DE60003312D1 (de) 2003-07-17
DE60003312T2 true DE60003312T2 (de) 2004-05-13

Family

ID=23335115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60003312T Expired - Fee Related DE60003312T2 (de) 1999-06-28 2000-06-28 Parallelprüfer für halbleiterschaltungen

Country Status (8)

Country Link
US (1) US6476628B1 (de)
EP (1) EP1190322B1 (de)
JP (1) JP5173097B2 (de)
KR (1) KR100696321B1 (de)
DE (1) DE60003312T2 (de)
MY (1) MY119234A (de)
TW (1) TW469485B (de)
WO (1) WO2001001247A2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671844B1 (en) * 2000-10-02 2003-12-30 Agilent Technologies, Inc. Memory tester tests multiple DUT's per test site
US6988232B2 (en) * 2001-07-05 2006-01-17 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
US7009381B2 (en) * 2002-03-21 2006-03-07 Agilent Technologies, Inc. Adapter method and apparatus for interfacing a tester with a device under test
JP3621938B2 (ja) 2002-08-09 2005-02-23 日本電子材料株式会社 プローブカード
US6842022B2 (en) * 2002-09-20 2005-01-11 Agilent Technologies, Inc. System and method for heterogeneous multi-site testing
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
WO2004106955A1 (en) * 2003-05-22 2004-12-09 Teseda Corporation Tester architecture for testing semiconductor integrated circuits
US7053648B2 (en) * 2003-06-09 2006-05-30 Credence Systems Corporation Distributed, load sharing power supply system for IC tester
KR100498509B1 (ko) * 2003-11-12 2005-07-01 삼성전자주식회사 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
US7464287B2 (en) * 2004-03-31 2008-12-09 Intel Corporation Strategy to verify asynchronous links across chips
US7913002B2 (en) * 2004-08-20 2011-03-22 Advantest Corporation Test apparatus, configuration method, and device interface
US7543200B2 (en) * 2005-02-17 2009-06-02 Advantest Corporation Method and system for scheduling tests in a parallel test system
US20060214679A1 (en) * 2005-03-28 2006-09-28 Formfactor, Inc. Active diagnostic interface for wafer probe applications
US7292059B2 (en) * 2005-03-31 2007-11-06 Credence Systems Corporation Power supply assembly for a semiconductor circuit tester
JP2006343146A (ja) * 2005-06-07 2006-12-21 Advantest Corp 試験装置
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
KR100748663B1 (ko) * 2005-12-19 2007-08-10 현대자동차주식회사 엘피아이 차량의 연료계 모니터링 방법
JP4488438B2 (ja) * 2006-01-13 2010-06-23 株式会社アドバンテスト コネクタハウジングブロック、インターフェイス部材および電子部品試験装置
US7458837B2 (en) 2006-01-13 2008-12-02 Advantest Corporation Connector housing block, interface member and electronic device testing apparatus
US7475164B2 (en) * 2006-02-28 2009-01-06 International Business Machines Corporation Apparatus, system, and method for automated device configuration and testing
US7552370B2 (en) * 2006-03-31 2009-06-23 Robert Pochowski Application specific distributed test engine architecture system and method
US7598728B2 (en) * 2006-08-04 2009-10-06 Suckheui Chung System and method for utilizing an automatic circuit tester system having multiple automatic circuit tester platforms
US7825650B2 (en) * 2006-12-15 2010-11-02 Verigy (Singapore) Ptd. Ltd. Automated loader for removing and inserting removable devices to improve load time for automated test equipment
US7821254B2 (en) * 2006-12-15 2010-10-26 Verigy (Singapore) Pte. Ltd. Method and apparatus for improving load time for automated test equipment
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US8305098B2 (en) * 2007-04-26 2012-11-06 Advantest (Singapore) Pte Ltd Element usable with the method, and a standalone probe card tester formable using the method
KR101085564B1 (ko) * 2007-04-27 2011-11-24 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US7739070B2 (en) * 2007-08-28 2010-06-15 Agilent Technologies, Inc. Standardized interfaces for proprietary instruments
US20090134898A1 (en) * 2007-11-26 2009-05-28 Carlsen Richard D Coaxial Spring Probe Grounding Method
US7680615B2 (en) * 2008-01-25 2010-03-16 Azurewave Technologies, Inc. Parallel testing system with shared golden calibration table and method thereof
TWI461712B (zh) * 2009-01-21 2014-11-21 King Yuan Electronics Co Ltd 平行測試轉換裝置、平行測試系統以及平行測試之方法
KR101534163B1 (ko) * 2009-04-01 2015-07-06 삼성전자주식회사 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템
KR101630481B1 (ko) * 2009-04-09 2016-06-14 테라다인 인코퍼레이티드 임베디드 직렬 격리 저항기를 구비한 테스트 신호 전송 채널을 이용하는 자동화 테스트 장비
CN102360064A (zh) * 2011-08-01 2012-02-22 上海宏力半导体制造有限公司 芯片的测试系统
JP7170494B2 (ja) * 2018-10-15 2022-11-14 東京エレクトロン株式会社 中間接続部材及び検査装置
KR102520852B1 (ko) * 2022-10-14 2023-04-13 주식회사 유니밴스 프로브카드용 탑 보강판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0166448B1 (de) * 1984-06-29 1991-10-09 Advantest Corporation IC-Testeinrichtung
JP2537892Y2 (ja) * 1990-06-08 1997-06-04 株式会社アドバンテスト Ic試験装置
JP2641816B2 (ja) * 1991-07-23 1997-08-20 三菱電機株式会社 半導体集積回路の測定方法
JPH0792479B2 (ja) * 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
JPH0732579U (ja) * 1993-11-22 1995-06-16 株式会社アドバンテスト デバイス・インターフェイスのリーク防止機構
JPH0732955U (ja) * 1993-12-01 1995-06-16 株式会社アドバンテスト 半導体試験装置のマザーボード
JPH07318587A (ja) * 1994-05-27 1995-12-08 Tokyo Electron Ltd プローブカード
JP3401713B2 (ja) * 1994-09-13 2003-04-28 富士通株式会社 集積回路試験装置
US5546405A (en) * 1995-07-17 1996-08-13 Advanced Micro Devices, Inc. Debug apparatus for an automated semiconductor testing system
JP2720146B2 (ja) * 1995-08-29 1998-02-25 ミナトエレクトロニクス株式会社 ウェーハプローバ用接続リング
US5907247A (en) * 1995-10-06 1999-05-25 Texas Instruments Incorporated Test system and process with microcomputers and serial interface
US5705932A (en) * 1995-10-10 1998-01-06 Xilinx, Inc. System for expanding space provided by test computer to test multiple integrated circuits simultaneously
US5729150A (en) 1995-12-01 1998-03-17 Cascade Microtech, Inc. Low-current probe card with reduced triboelectric current generating cables
JPH10213628A (ja) * 1996-02-19 1998-08-11 Ando Electric Co Ltd 半導体試験装置
JPH09251053A (ja) * 1996-03-13 1997-09-22 Ando Electric Co Ltd 半導体試験装置
JPH10227830A (ja) * 1996-07-31 1998-08-25 Ando Electric Co Ltd Icテスタ用テストボード
JP3302576B2 (ja) * 1996-09-30 2002-07-15 アジレント・テクノロジー株式会社 コネクタ付きプローブカード及びdut接続装置
JP3730340B2 (ja) * 1996-11-20 2006-01-05 株式会社アドバンテスト 半導体試験装置
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
JP3833370B2 (ja) * 1997-11-21 2006-10-11 株式会社アドバンテスト Ic試験装置
US6166553A (en) * 1998-06-29 2000-12-26 Xandex, Inc. Prober-tester electrical interface for semiconductor test
US6204679B1 (en) * 1998-11-04 2001-03-20 Teradyne, Inc. Low cost memory tester with high throughput
JP5907245B2 (ja) * 2014-12-01 2016-04-26 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
EP1190322A2 (de) 2002-03-27
US6476628B1 (en) 2002-11-05
KR20020038597A (ko) 2002-05-23
TW469485B (en) 2001-12-21
MY119234A (en) 2005-04-30
JP2003503712A (ja) 2003-01-28
JP5173097B2 (ja) 2013-03-27
KR100696321B1 (ko) 2007-03-19
WO2001001247A2 (en) 2001-01-04
WO2001001247A3 (en) 2001-09-07
DE60003312D1 (de) 2003-07-17
EP1190322B1 (de) 2003-06-11

Similar Documents

Publication Publication Date Title
DE60003312T2 (de) Parallelprüfer für halbleiterschaltungen
DE19701336C2 (de) Sondenanordnung für ein Kugelrasterarray
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
DE19616810C2 (de) Halbleiter-Prüfvorrichtung
DE19960112B4 (de) Testanordnung zum Testen von Rückwandplatinen, Zwischenträgersubstraten, oder bestückten Leiterplatten
DE2360801A1 (de) Pruefeinrichtung mit kontaktiereinrichtung
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE102006030633B4 (de) Sockel für ein Prüfgerät
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE102007044208A1 (de) Verbinder-Baugruppe, Verbinder vom Buchsentyp und Schnittstellenvorrichtung
DE102007044207A1 (de) Schnittstellenvorrichtung für Prüfvorrichtung für elektronische Bauelemente
DE4129925C2 (de) Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung
US20050040811A1 (en) Universal test interface between a device under test and a test head
DE102004028185A1 (de) Prüfkarte
DE19537574C2 (de) Sockel zum Kontaktieren einer elektronischen Schaltung während eines Tests
DE19526961C2 (de) Anpaßverbinder für eine Testeinrichtung für elektronische Schaltungen
DE10320132A1 (de) Verbinderkabel und Verfahren zum Sondieren von vakuumabdichtbaren elektronischen Knoten einer elektrischen Testvorrichtung
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE102006003584A1 (de) Halbleiter-Testschnittstelle
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE10024875B4 (de) Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee