KR100697276B1

KR100697276B1 - 제이텍과 메모리를 조합한 이동통신 단말기의 아날로그베이스밴드 테스트 장치와 방법

Info

Publication number: KR100697276B1
Application number: KR1020050000563A
Authority: KR
Inventors: 윤성호
Original assignee: 삼성전자주식회사
Priority date: 2005-01-04
Filing date: 2005-01-04
Publication date: 2007-03-21
Also published as: US7484155B2; KR20060080289A; US20060150038A1

Abstract

본 발명에 의한 이동통신 시스템의 아날로그 베이스밴드 칩셋은 테스트 패턴을 저장하는 메모리와; 테스트 모드 시 테스트 제어 신호를 발생하는 테스트 제어부와; 상기 테스트 제어신호에 응답하여 상기 메모리로부터 상기 테스트 패턴을 입력받아 테스트가 이루어지며, 상기 테스트 제어신호에 응답하여 상기 테스트 패턴에 의한 출력 데이터를 상기 메모리로 출력하는 아날로그 기저대역 장치부와; 그리고 상기 테스트 제어신호에 응답하여 상기 아날로그 기저대역 장치부의 내부에서 테스트 패턴의 흐름 경로를 구성하는 경로 선택회로를 포함하는 것을 특징으로 한다.

Description

제이텍과 메모리를 조합한 이동통신 단말기의 아날로그 베이스밴드 테스트 장치와 방법{Analog Baseband Test Apparatus and Method by Enhanced Combination of JTAG and Memory in Mobile Communication System}

도 1은 종래의 테스트 방법에 따른 아날로그 베이스밴드 칩셋의 블록도.

도 2는 본 발명의 테스트 방법에 따른 아날로그 베이스밴드 칩셋의 블록도.

*도면의 주요부분에 대한 부호의 설명*

10 : 디지털 장치부 20, 220 : 아날로그 베이스밴드 칩셋

30, 40 : 멀티플렉서 200 : 내부 직렬 인터페이스

210 : 메모리 장치부 230 : 디지털 변조기

240 : 아날로그 제어기 250 : JTAG 인터페이스

221 : 송신용 디지털-아날로그 컨버터(TxDAC)

222 : 아날로그 필터 223 : 디지털 필터

224 : 수신용 아날로그-디지털 컨버터(RxADC)

본 발명은 디지털 이동통신 단말기의 테스트에 관한 것으로, 특히 베이스밴 드 주파수 영역에서 동작하는 아날로그 베이스 밴드 칩셋의 성능과 동작특성을 테스트하는 방법과 그 장치에 관한 것이다.

일반적으로 디지털 이동통신 단말기는 중간주파 대역의 신호와 기저대역의 아날로그 및 디지털 신호를 상호 변환하고 여파하는 기능을 가진 칩셋을 포함하게 되는데 이것을 아날로그 베이스밴드(Analog Base Band:ABB) 칩셋이 한다. 이러한 아날로그 베이스밴드 칩셋은 GSM/EDGE 방식이나 CDMA 방식의 단말기를 구성함에 있어서 수신된 중간주파 대역의 아날로그 신호를 디지털 신호로 변환하고, 또한 송신될 기저대역의 데이터를 아날로그신호로 변환시키는 동작을 수행한다. 아날로그 베이스밴드 칩셋은 단말기의 필수적인 칩셋으로 상기의 칩셋의 개발과 연구, 생산단계에서 칩셋의 동작이 정상적인지의 여부를 테스트해야 하는 공정이 필요하다. 연구개발단계에서 이루어지는 랩 테스트(Lab Test) 환경과 대량생산단계의 생산공정 중에 이루어지는 자동테스트장치(Automatic Test Equipment;ATE)를 적용하는 각각의 테스트 환경에서, 테스트 장비와 경제적인 여건 등이 고려된 테스트 환경차이로 인해서 테스트의 제약이 존재해 왔다. 연구 개발단계에서의 테스트에서는 대량생산 과정에서 이루어지는 고가의 자동테스트장비(ATE)에 의해 폭넓은 테스트 모드를 모두 달성하기는 어려웠다. 특히 아날로그 베이스밴드 칩셋의 경우 연구개발 단계에서 다양한 테스트 패턴을 인가하고, 그에 상응하는 결과를 얻기 위해서는 많은 부수적인 장비들이 필요하기 때문에 양산단계에서 이루어지는 자동테스트장비(ATE)에 의한 테스트(이하 ATE 테스트라 칭함)의 모든 테스트 모드들을 다 소화하기에는 비효율, 비경제적인 면이 있었다.

도 1은 종래의 기술에 따른 이동통신 단말기의 아날로그 베이스밴드 칩셋의 테스트를 설명하기 위한 개략적인 블록도이다. 도 1을 참조하면, 디지털 데이터를 생성하고, 디지털 변조하거나 처리하는 디지털 장치부(10), 테스트 모드 선택신호에 따라 테스트 모드를 결정하는 멀티플렉서(30, 40), 아날로그 신호처리가 이루어지는 아날로그 베이스밴드 장치부(20), 그리고 테스트하고자 하는 테스트 패턴이 입력되는 테스트 데이터 입출력 단자, 테스트 모드를 선택하는 테스트 모드선택단자, 테스트 모드 선택시 각 장치들을 제어하는 테스트 제어단자가 포함된다.

상기 아날로그 베이스밴드 장치부(20)는 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기(이하 DAC라 칭함)(210), 수신되는 아날로그 신호를 디지털 데이터로 변환하는 아날로그-디지털 변환기(이하 ADC라 칭함)(220), 아날로그 신호들을 여파하는 아날로그 필터(230), 수신되는 디지털 음원을 아날로그 신호로 변환시키거나, 입력되는 아날로그 음성을 디지털 데이터로 변환하는 코덱(240) 등으로 이루어진다.

종래의 기술에 의한 상술한 구성에서 아날로그 베이스밴드 칩셋의 테스트는 ATE 테스트에 의해서 테스트 데이터가 인가되고, 테스트 모드도 상기 ATE 테스트에 의해서 결정되어야 하며, 테스트의 제어신호도 외부에서 인가되어야 한다. 따라서 다양한 테스트 모드와, 테스트 제어를 위한 핀 구성이 이루어져야 하므로, 칩셋에 구성되는 핀 수도 증가하고 복잡도도 증가할 수밖에 없었다. 또한, 연구 개발단계에서 행해지는 랩 테스트 시에는 ATE 테스트와 같은 다양한 테스트 패턴을 아날로그 베이스밴드에 직접 인가하는 것이 제한되었다. 이러한 문제는 연구개발 단계에서는 양산단계에 발생할 수 있는 아날로그 베이스밴드 칩셋의 결함을 예측하기 어렵다는 것을 의미하고, 양산단계에서 발생한 결함은 테스트의 비효율성과 제조비용 증가로 이어지게 된다. 종래와 같은 칩셋 구조에서는 랩 테스트와 ATE 테스트에서 테스트 정확도와 테스트 성능의 일치를 만족시키기가 요원한 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 별도의 핀 구성을 추가하지 않고도 랩 테스트에서 ATE 테스트에서와 같은 수준의 다양한 테스트 신호를 인가하고 테스트 결과를 얻을 수 있는 이동통신용 단말기의 아날로그 베이스밴드 칩셋을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명은, 아날로그 베이스밴드 칩셋 내부에 테스트 패턴을 입력할 수 있는 내부 직렬 인터페이스와; 직렬 인터페이스를 통해서 입력된 상기 테스트 패턴을 저장하는 메모리와; 일반적으로 칩셋의 경계주사 테스트(Boundary Scan Test)를 위해 집적회로에 추가되는 JTAG(Joint Test Action Group) 인터페이스와; 테스트 모드에 따라 신호의 흐름을 선택하는 멀티플렉서와, 아날로그 신호처리가 이루어지는 칩의 핵심인 아날로그 베이스밴드 장치부를 포함한다.

바람직한 실시예에 있어서 상기 메모리는 상기 내부 직렬 인터페이스로부터 데이터 읽고 저장하며, 저장된 데이터를 상기 아날로그 베이스밴드 장치부로 보내거나 아날로그 베이스밴드 장치부의 테스트 결과 신호를 저장하는 등의 일련의 동작들을 제어하는 메모리 제어기를 더 포함한다.

본 발명에 따른 아날로그 베이스밴드 칩셋 테스트 장치는 ATE 테스트 환경에서는 JTAG 단자를 통한 테스트 모드와 테스트 제어신호를 인가하여 테스트 종류와 테스트 조건이 설정된다. 또한 LAB 테스트 환경에서는 상기 JTAG 프로그램을 통해서 테스트 모드와 테스트 제어신호를 인가하고, 내부 직렬 인터페이스를 통해서 메모리에 테스트 패턴을 저장하며, 테스트가 시작되면 메모리로부터 테스트 패턴이 상기 아날로그 베이스밴드 장치부로 입력되고 테스트 결과신호를 다시 상기 메모리에 저장하게 된다. 이상의 내부 메모리와 JTAG인터페이스의 효과적인 조합으로 상기 아날로그 베이스밴드 칩셋 테스트 장치는 LAB 테스트환경에서도 ATE 테스트에서와 같은 범위와 수준의 테스트가 이루어질 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 첨부한 도면에 도시된 디지털 이동통신 단말기의 아날로그 베이스밴드 칩셋은 GSM/EDGE 방식을 지원하도록 구현된 칩셋의 일 예로서 이를 통해서 본 발명을 설명하고자 한다.

한편, 후술하게 되는 구체적인 회로의 구성 소자 등이 많은 특정 사항들을 나타내고 있는데, 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사상들이 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상적인 지식을 가진 자에게는 자명하다 할 것이다.

도 2는 본 발명의 바람직한 실시예에 따른 비동기식 아날로그 베이스밴드 칩셋의 개략적인 구성을 나타내는 블록도이다. 도 2를 참조하면, 본 발명에 의한 테 스트 장치는 칩셋 외부와의 통신을 위한 내부 직렬인터페이스(200), 소정의 제어 신호에 응답하여 테스트 패턴을 저장하거나 테스트 결과 데이터를 저장하는 메모리(210), 기저대역에서의 일련의 아날로그 동작을 수행하는 아날로그 베이스밴드 장치부(220), 통신방식에 따라 디지털 변조를 수행하는 디지털 변조부(230), 아날로그 동작을 제어하는 아날로그 제어부(240)와 그리고 JTAG 프로그램을 통해서 테스트 모드와 테스트 제어신호를 생성하는 JTAG인터페이스(250)로 구성된다.

상기 내부 직렬인터페이스(200)는 집적회로의 칩셋 내부에 내장된 직렬 버스 인터페이스 블록으로서 외부의 제어 장비나 테스트 장비로 칩셋의 구성소자의 동작을 제어하고 테스트하기 위한 통신수단을 제공한다.

상기 메모리(210)는 상기 내부 직렬인터페이스(200)를 통해서 입력되는 다양한 테스트 패턴을 저장하고, 제어 신호에 응답하여 테스트 패턴을 테스트하고자 하는 장치로 출력한다. 또한 테스트가 완료되었을 때, 테스트 결과 데이터를 테스트가 이루어진 장치로부터 입력받아 저장한다. 저장된 테스트 결과 데이터는 상기 내부 직렬 인터페이스(200)를 통하여 테스트 결과를 출력하게 된다. 이러한 일련의 메모리 동작은 내부 직렬인터페이스(200)를 통하여 입력되는 메모리 제어신호에 응답하여 이루어진다.

상기 아날로그 베이스밴드 장치부(220)는 송신될 데이터를 기저대역 아날로그 신호로 변환하는 송신 디지털-아날로그 변환기(221)(이하 TxDAC라 칭함)와; 상기 TxDAC(221)로부터 오는 아날로그 신호를 고조파 제거를 위하여 저역여파하는 아날로그 필터(222)와; 수신되는 아날로그 기저대역신호를 디지털 데이터로 변환하는 아날로그-디지털 변환기(224)(이하 RxADC라 칭함)와; 상기 RxADC(224)에서 출력되는 데이터를 디지털 여파하는 디지털 필터(223)를 핵심 구성요소로 한다.

본 발명에서 실시하고자 하는 아날로그 베이스밴드 칩셋의 테스트는 상술한 구성을 통한 테스트 패턴을 상기의 아날로그 베이스밴드 장치부(220) 내의 TxDAC(221)나 디지털 필터(223)에 인가하고 그 결과 데이터를 얻는 것이다. 테스트 결과는 상기한 아날로그 베이스밴드 장치부(220)에 포함된 상기 디지털 필터(223)와 상기 RxADC(224)의 출력 단자에 나타나는 테스트 패턴에 의해 응답하는 데이터를 추출하여 분석함으로 이루어진다. 상기 테스트 출력 데이터를 분석하여 상기 아날로그 베이스밴드 칩셋의 주파수응답특성, 지연특성, 양자화 에러상태, 여파기의 왜곡 정도 등의 다양한 특성과 성능을 측정하고자 하는 것이다.

상기 디지털 변조기(230)는 전송하고자 하는 데이터를 통신방식에 따라 맵핑(Mapping)하는 장치부이다. 본 발명의 설명에서의 상기 디지털 변조기(230)는 GMSK 변조기(231)와 8PSK 변조기(232)를 포함하여 두 가지의 변조모드를 테스트 모드의 결정에 따라 선택할 수 있도록 구성하였다.

상기 아날로그 제어부(240)는 상기 아날로그 베이스밴드 장치부의 각 소자들을 상기 내부 직렬인터페이스(200)를 통해서 입력되는 제어신호에 응답하여 조정하는 장치이다. 상기 아날로그 제어부(240)는 테스트 모드가 아닌 일반적인 동작 시에 상기 아날로그 베이스밴드 장치부(220)의 각 구성 소자들의 특성을 제어한다.

상기 JTAG 인터페이스(250)는 임베디드 시스템 개발 시 디버깅하기 위한 장비인 JTAG(Joint Test Action Group)에 연결되는 칩 내부 인터페이스로 TCK(Test Clock Input), TMS(Test Mode Select), TDI(Test Data Input), TDO(Test Data Output)과 테스트 리셋을 위한 TRST(Teat Reset)의 5개의 단자가 기본적으로 제공된다. 이 다섯 개의 핀으로 칩 안에 상기 JTAG 인터페이스(250)와 연결되어 구성되며, JTAG 라인을 통해 칩 내부를 테스트 및 제어를 할 수 있다. 상기 JTAG 인터페이스는 원래 칩 내부의 블록들을 경계주사 테스트(Boundary Scan Test)하기 위한 구성과 동작을 수행하지만, 본 발명에서는 외부의 JTAG 프로그램을 통해 테스트 모드를 선택하고, 아날로그 베이스밴드 장치부(220)에 테스트 제어신호(TestCtrl)를 인가하는 동작으로 제한한다. 이러한 구성은 종래의 테스트 모드와 테스트 제어신호를 인가하기 위해 외부에 구성되었던 핀 수를 현저히 감소시킬 수 있는 장점이 있다. 상기 테스트 모드(TestMode)신호는 테스트 패턴의 종류와 아날로그 베이스밴드 장치부의 각 블록별 테스트 경로를 선택하는 신호이다. 상기 테스트 제어신호는 상기 아날로그 베이스밴드 장치부(220)의 TxDAC(221)와 RxADC(224)의 샘플링 주파수, 클록, 디지털 필터(223)의 탭계수들에 대한 제어를 가능케 하여 테스트 변수를 조정한다.

상기 디지털 변조부(230)와; 아날로그 베이스밴드 장치부(220)와; 메모리(212)와; 외부 테스트 패턴(TestData) 입출력 단자와; JTAG 인터페이스(250)의 출력단자에 포함된 이상의 9개의 멀티플랙서(MUX1,MUX2...,MUX9)는 상기 JTAG인터페이스(250)에서 출력되는 테스트 모드(TestMode)신호에 응답하여 각각의 블록들에게 입력되거나 출력되는 경로들을 선택하는 기능을 가지고 있다.

멀티플렉서1(MUX1)은 상기 디지털변조기(230)의 입력신호를 내부 직렬인터페이스(200)로 부터 입력받을 것인지, 아니면 메모리로부터 입력받을 것인지를 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 2(MUX2)는 어떤 디지털 변조방식의 데이터로 테스트를 수행할지를 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 3(MUX3)은 상기 메모리(210)의 테스트 패턴을 어느 구성블록으로 출력시키는 지와, 어느 장치로부터 테스트 결과 데이터를 입력받을 것인지를 상기 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 4(MUX4)는 주로 제조공정 시의 테스트인 ATE 테스트에서 외부의 장비에 의해 입력되는 테스트 패턴을 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 따라 지정된 장치로 출력하고 또한 테스트 결과를 선택하여 외부 장비로 입력한다.

멀티플렉서 5(MUX5)는 디지털 변조기(230)에서 출력된 디지털 변조데이터와 더불어 상기 JTAG인터페이스의 테스트 모드(TestMode)신호에 응답하여 랩 테스트에 의한 메모리(210)의 저장 테스트 패턴으로 테스트할지, ATE 테스트에 의한 외부 입력 패턴으로 테스트를 진행할지를 선택한다.

멀티플렉서 6(MUX6)은 상기 TxDAC(221)에 의해 아날로그 신호로 변환된 테스트 패턴의 아날로그 신호와 수신기의 수신신호의 아날로그 신호를 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 7(MUX7)은 디지털 필터(223)의 성능을 테스트하고자 할 때 RxDAC(224)의 출력 디지털 데이터와, 더불어 어느 입력 테스트 패턴으로 테스트를 진행할지를 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 8(MUX8)은 내부 테스트 패턴에 의해 생성된 아날로그 필터(222)의 출력 아날로그 신호를 입력받을 것인지, 수신기의 수신되는 신호를 입력받을 것인지를 상기 JTAG인터페이스(250)의 출력신호인 테스트 모드(TestMode)에 의해 선택한다.

멀티플렉서 9(MUX9)는 테스트 시에는 상기 JTAG인터페이스(250)로부터 출력되는 테스트 제어신호를 선택하고 테스트 모드(TestMode) 신호에 따라 선택하여 아날로그 베이스밴드 장치부(220)의 각 구성요소를 제어한다.

상술한 멀티플렉서들의 구성을 통해 각각의 테스트 모드(TestMode)에 따라 멀티플렉서는 다양한 경로를 구성하여 아날로그 베이스밴드 장치부(220) 내의 다양한 블록별 테스트를 진행하고 또한 동일한 블록이라도 다양한 테스트 패턴을 선택하여 테스트가 이루어지도록 신호의 흐름을 제어한다.

이상의 구성을 통한 각 테스트 환경별 테스트 과정을 요약하면, 랩 테스트에서는 아날로그 베이스밴드 장치부(220)의 각 구성요소들의 기능을 검증하기 위하여 우선 메모리(210)에 내부 직렬인터페이스(200)를 통해서 테스트 패턴을 입력하고, JTAG인터페이스(250)를 통해서 테스트 모드(TestMode)와 테스트 제어신호(TestCtrl)를 결정하게 된다. 상기 결정된 테스트 모드에 따라 각 구성요소들의 입출력 단자에 포함된 멀티플렉서는 입력 출력라인을 선택하게 된다. 상기 테스트 제어신호에 의해서 아날로그 베이스밴드 장치부의 주파수대역, 탭계수가 결정된다. 테스트가 시작되면, 메모리로부터 상기 아날로그 베이스밴드 장치부로 테스트 패턴이 입력되고 테스트 모드에 의해 선택된 경로를 거쳐서 소정의 신호처리가 이루어진 후에 출력되는 데이터를 다시 메모리에 저장되는 과정으로 진행된다.

한편, 이상의 구성을 통한 ATE 테스트 환경에서는 JTAG 프로그래밍을 통한 테스트 모드와 테스트 제어신호를 입력하고, ATE 장비에 연결되어 테스트 패턴이 입력되며, 상기의 테스트 모드에 따라 테스트 결과 데이터가 다시 ATE 장비로 출력되어 상기 아날로그 베이스밴드 칩셋의 아날로그 특성과 성능을 측정하게 된다. 테스트 모드와 테스트 제어신호를 일괄적인 JTAG 인터페이스를 통한 생성으로 칩셋의 핀 수를 대폭 줄일 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명에 따른 이동통신 시스템의 아날로그 베이스밴드 테스트 장치는 칩셋 내부에 테스트 모드선택과 테스트 제어신호를 인가할 수 있는 JTAG 인터페이스와 필요한 테스트 패턴을 저장하고, 상기 테스트 패턴에 의한 테스트 결과 데이터를 저장할 수 있는 메모리를 더 포함하고 있기 때문에 랩 테스트 환경에서도 테스트의 범위를 확장할 수 있다. 또한 JTAG 단자를 포함하여 테스트 제어신호와 모드선택신호를 일괄적으로 입력할 수 있기 때문에 ATE 테스트 환경에서도 필요한 핀 수를 줄일 수 있다. 이상의 구성과 동작을 통해서 연구개발단계에서 이루어지는 랩 테스트 시에도 적은 노력과 장비로 양산 단계에서 고가의 장비로 이루어지는 ATE 테스트에 상응하는 수준의 아날로그 베이스밴드 칩셋의 테스트를 가능케 하여 테스트의 정확도를 향상시키고 더불어, 양산단계 이전에 결함을 발견하여 경제적인 손실을 최소화할 수 있을 것으로 기대된다.

Claims

외부와의 데이터를 교환하는 내부 직렬 인터페이스와;

상기 내부 직렬 인터페이스를 경유하여 외부로부터 제공받는 테스트 패턴을 저장하는 메모리와;

테스트 모드 시, 테스트 제어 신호를 발생하는 테스트 제어부와; 그리고

상기 테스트 제어신호에 응답하여 상기 메모리로부터 상기 테스트 패턴을 입력받아 하나 또는 그 이상의 테스트 대상 블록에 대한 테스트가 이루어지며, 상기 테스트 패턴에 의한 테스트 결과를 상기 메모리로 제공하는 아날로그 기저대역 장치부를 포함하되,

상기 아날로그 기저대역 장치부는 테스트 제어신호에 응답하여 테스트 되는 상기 하나 또는 그 이상의 테스트 대상 블록을 선택하는 경로 선택회로를 포함하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 1 항에 있어서,

상기 테스트 제어부는 JTAG 인터페이스인 것을 특징으로 하는 이동통신시스템의 아날로그 베이스밴드 칩셋.
제 1 항에 있어서,

상기 테스트 대상 블록은 입력 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기와;

상기 아날로그 신호를 기저대역으로 여파하는 아날로그 저역여파기와;

테스트 모드 시 상기 경로 선택회로에 의해 선택된 아날로그 신호를 디지털 데이터로 변환하는 아날로그-디지털 변환기와; 그리고

테스트 모드 시 상기 경로 선택회로에 의해 선택된 데이터를 디지털 저역여파하는 디지털 여파기를 포함하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 3 항에 있어서,

상기 경로 선택회로는,

상기 테스트 제어신호에 응답하여 복수의 테스트 패턴들 중 하나를 선택하여 상기 디지털-아날로그 변환기의 입력으로 제공하는 제 1 멀티플렉서와;

상기 테스트 제어신호에 응답하여 수신 신호와 상기 디지털-아날로그 변환기의 출력중 하나를 선택하여 상기 아날로그 저역여파기의 입력으로 제공하는 제 2 멀티플렉서와;

상기 테스트 제어신호에 응답하여 상기 아날로그 저역여파기의 출력과 상기 수신 신호 중 하나를 선택하여 상기 아날로그-디지털 변환기의 입력으로 제공하는 제 3 멀티플렉서와; 그리고

상기 테스트 제어신호에 응답하여 상기 아날로그-디지털 변환기의 출력과 상기 테스트 패턴 중 하나를 선택하여 상기 디지털 여파기와 상기 메모리로 제공하는 제 4 멀티플렉서를 포함하는 것을 특징으로 하는 이동통신시스템의 아날로그 베이스밴드 칩셋.
제 4 항에 있어서,

상기 복수의 테스트 패턴들은,

상기 메모리에 저장된 테스트 패턴과, 칩셋 외부에서 별도의 입력 장치를 통해 제공되는 테스트 패턴을 포함하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 4 항에 있어서,

상기 제 2 멀티플렉서는 테스트 모드 시 상기 디지털-아날로그 변환기의 출력을 선택하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 4항에 있어서,

상기 제 3 멀티플렉서는 테스트 모드 시 상기 아날로그 저역여파기의 출력을 선택하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 4 항에 있어서,

상기 제 4 멀티플렉서는 상기 테스트 제어신호에 응답하여 상기 아날로그-디지털 변환기의 출력과; 상기 메모리의 테스트 패턴과; 상기 외부입력 테스트 패턴 중에 하나를 선택하여 상기 디지털 저역 여파기에 입력하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 1 항에 있어서,

상기 테스트 결과는 상기 테스트 제어 신호에 응답하여 상기 내부 직렬 인터페이스를 경유하여 외부로 출력되는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.
제 1 항에 있어서,

상기 메모리로부터 제공되는 테스트 패턴을 복수의 변조 방식들 중 하나로 변조하여 상기 아날로그 베이스밴드 장치부로 제공하는 디지털 변조기를 더 포함하는 것을 특징으로 하는 이동통신 시스템의 아날로그 베이스밴드 칩셋.