KR0163967B1 - 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 - Google Patents

테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR0163967B1
KR0163967B1 KR1019940033844A KR19940033844A KR0163967B1 KR 0163967 B1 KR0163967 B1 KR 0163967B1 KR 1019940033844 A KR1019940033844 A KR 1019940033844A KR 19940033844 A KR19940033844 A KR 19940033844A KR 0163967 B1 KR0163967 B1 KR 0163967B1
Authority
KR
South Korea
Prior art keywords
boundary
scan
buffer
control signal
systems
Prior art date
Application number
KR1019940033844A
Other languages
English (en)
Other versions
KR950019756A (ko
Inventor
케이. 레 듀이
Original Assignee
알. 비이. 레비
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 비이. 레비, 에이티 앤드 티 코포레이션 filed Critical 알. 비이. 레비
Publication of KR950019756A publication Critical patent/KR950019756A/ko
Application granted granted Critical
Publication of KR0163967B1 publication Critical patent/KR0163967B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Abstract

다수개의 시스템(120-12n)은 동작 동안 4개의 라인의 바운더리-스캔 포트(17)상에 나타난 테스트값에 의해 제어된다. 이러한 제어를 달성하기 위해, 상기 바운더리-스캔 포트에 나타난 테스트값은 적어도 하나의 버퍼(16A)를 거쳐 시프팅되며, 이 버퍼는 상기 테스트 값에 따라 출력 라인(S0-S7)상에 제어 신호를 발생시킨다. 이 버퍼로부터의 제어 신호는 적어도 하나의 멀티플렉서(18A) 및 디멀티플렉서(18A')를 제어하며, 이 멀티플렉서 및 디멀티플렉서는 상기 버퍼에 제어 신호에 따라 시스템 중의 하나를 선택하도록 일괄적으로 동작한다.

Description

테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치
제1도는 복수의 회로 기판 테스트를 제어하기 위한 본 발명에 따른 시스템의 개략 블럭도.
* 도면의 주요부분에 대한 부호의 설명
120-12n: 시스템 13A-13Z: 뱅크
16A-16Z: 바운더리-스캔 버퍼 18A-18Z: 멀티플렉서
18A'-18Z' : 디멀티플렉서 SO-S7: 출력 라인
본 발명은 테스트 동안 단일의 바운더리-스캔(경계 주사) 포트(Boundary-Scan port)를 통해 복수 시스템(예를 들면, 회로기판(circuit voard))을 제어하기 위한 기술에관한 것이다.
전자 산업은 전자 부품을 보다 소형화하는 설계 및 개발 쪽으로 진행하는 추세이다. 이러한 추세에 의해 부품 밀도가 증대된 회로 기판이 제조되고 있다. 소정의 크기의 회로 기판상의 부품 밀도가 증가함에 따라, 종래의 베드-오브-네일(bed-of-nails) 테스트 기술을 이용하여 상기 부품 자체 및 부품들 사이의 접속을 성공적으로 테스트하기가 더욱 더 어렵게 되었다.
회로 기판의 테스트를 용이하게 하기 위해 바운더리-스캔(boundary-scan)이라고 알려진 테스트 기술이 개발되었다. 바운더리-스캔 테스트를 수행하기 위해서는, 각각의 디바이스가 하나 또는 그 이상의 단일 비트레지스터 셀(즉, 바운더리-스캔 셀)을 갖도록 상기 회로 기판상의 하나 또는 그 이상의 반도체 디바이스의 구조를 변경하여만 한다. 바운더리-스캔 구조의 반도체 디바이스내의 각각의 바운더리-스캔셀은 상기 반도체 디바이스의 입/출력 핀에 접속된다. 부가적으로, 각각의 디바이스 내의 바운더리-스캔 셀은 단일의 시리얼 레지스터 체인을 형성하도록 회로 기판상의 각각의 다른 반도체 디바이스내의 바운더리-스캔 셀의 각 시리얼 체인과 함께 시리얼 체인으로 접속된다. 설명의 편의상, 바운더리-스캔 구조의 디바이스를 갖는 회로 기판은 자체적으로 바운더리-스캔 구조를 갖는것으로 언급된다.
실제의 바운더리-스캔 테스트는 회로 기판상의 반도체 디바이스의 바운더리-스캔 셀의 시리얼 체인을 통해 공지의 비트 스트림(열)을 시프팅시키므로써 실행되어 각각의 비트가 체인내의 분리된 바운더리-스캔 셀 내에 래치된다. 만약 고장(fault)이 없다면(즉, 모든 바운더리-스캔 구조의 반도체 디바이스들이 적절히 기능을 하고 있고, 반도체 디바이스들간 모든 필요한 상호 접속이 존재한다), 별도의 디바이스 출력에 접속된 각각의 바운더리-스캔 셀 내에 래치된 비트는 상기 디바이스 출력에 접속된 또 다른 디바이스의 입력에 나타난다. 상기 입력에 나타난 비트는 상기 디바이스 입력과 관련된 바운더리-스캔 셀 내에 앞서 래치된 비트를 교체하기 위해 획득된다. 상기 비트를 획득한 후 바운더리-스캔 셀에서 외부로 비트 스트림을 시프팅시키고, 이 비트 스트림과, 고장이 없는 상태에서 얻은 기대 값들의 세트를 비교하므로써, 디바이스들간 상호 접속의 이상이나 고장 디바이스가 자체적으로 명확해 질 것이다. 상기 바운더리-스캔 테스트 기술을 더욱 상세히 기술하기 위해, 여기서 1990년 5월 뉴욕 소재의 IEEE가 발간한 Test Access Port and Voundary-Scan Architecture의 IEEE 1149.1 문헌이 인용문헌으로서 참조되고 있다.
전화 교환기와 같은 전자 시스템에서는 복수의 바운더리-스캔 구조의 회로 기판들이 존재한다. 상기 바운더리-스캔 테스트 기술을 통해 상기 회로 기판을 테스트하기 위한 한 방법은 단일의 큰 바운더리-스캔 체인으로 함께 회로 기판을 데이지 체인(daisy-chain)으로 만든 다음에 회로 기판 체인을 통해 테스트 값들의 스트림을 시프트시키는 것이다. 이러한 방법에서 복수의 바운더리-스캔 구조의 회로 기판을 테스트 할 때의 단점은 어느 회로 기판이 고장인지를 결정하기가 어렵다는 것이다. 이러한 방법에서 복수의 회로 기판을 테스트하는데 있어 또 다른 어려운 점은 바운더리-스캔 체인을 포함하는 모든 회로 기판에 제공되어져야만 한다는 것이다. 그렇지 않고 만약 상기 체인이 깨지면, 상기 회로 기판은 테스트될 수 없다.
회로 기판 그룹을 단일 체인으로 테스트하기 보다는 상기 회로 기판에 테스트 정보와 제어 신호를 다중화(멀티플렉싱)시켜 각각의 회로 기판을 개별적으로 순차적으로 테스트하는 것이 더 바람직하다. 이러한 방법에서 바운더리-스캔 테스트를 수행할 때의 단점은 개별적으로 테스트될 회로 기판의 개수가 많아질수록 관련된 개별적인 보드를 선택하기 위해 필요한 제어 라인의 개수(n)가 더욱 많아진다는 것이다. 별도의 보드 개수(p)중의 하나를 선택하기 위해 필요한 제어 라인의 개수(n)는 관계식 P≤2n에 의해 결정된다. 가령, 30개의 회로 기판중의 하나를 선택하기 위해서는 5개의 분리된 제어 라인이 필요하다. 대량의 회로 기판을 제어하기 위한 충분한 제어 라인 개수를 제공하더라도 설계 상 어려움이 있고, 이는 궁극적으로 테스트 비용을 증가시키게 된다. 또한, 병렬 제어 라인을 구동하기 위한 별도의 제어 메카니즘(전용 프로세서 버스 등의 형태로)을 필요로 할 것이다.
이처럼, 전술한 단점을 가지지 않는 복수의 시스템(즉, 회로 기판)을 테스트 하기 위한 제어 기술이 필요하다.
요컨대, 본 발명에 따른 복수의 시스템(가령, 회로 기판)을 테스트하기 위한 제어 방법이 제공된다. 본 발명의 방법은 청구 범위의 제1항에서 개시된 방법으로 4와이어 바운더리-스캔 포트에 제공된 테스트 값들의 스트림(열)에 따라 테스트하기 위한 시스템 중의 하나를 선택함으로써 실시된다.
제1도는 복수의 뱅크(banks)(13A-13Z)(여기서, A와 Z는 정수이며, AZ이다)의 각각에 n개의 시스템(120-12n)(여기서, n은 28-1보다 작거나 같은 정수)이 존재하도록 배열된 복수의 시스템(12)의 테스트를 제어하기 위한 장치(10)를 도시한다. 실제로, 각각의 뱅크(13A-13Z) 내의 각각의 시스템(120-12n)은 일반적으로 테스트 데이타 입력(TDI), 테스트 데이타 출력(TD0), 테스트 클럭(TCK)입력, 테스트 모드 선택(TMS) 입력을 갖는 바운더리-스캔 구조의 회로 기판을 구비한다.
장치(10)는 복수의 바운더리-스캔 구조의 버퍼(16A-16Z)를 포함하며, 상기 버퍼는 양호한 실시예에서 뱅크(13A-13Z)의 개수와 일치한다. 실제로, 각각의 바운더리-스캔 버퍼(16A-16Z)는 텍사스, 달라스 소재의 텍사스 인스트루먼트사의 바운더리-스캔용 모델 8244버퍼를 포함한다. 이러한 형태의 버퍼는 8개의 출력 라인(S0-S7)을 구동시킨다. 이 버퍼는 바운더리-스캔 구조에 의해 테스트 데이타 입력(TDI), 테스트 데이타 출력(TD0), 테스트 모드 선택(TMS) 입력 및 테스트 클럭(TCK) 입력을 갖는다.
각각의 버퍼(16A-16Z)는 버퍼의 동작을 제어하기 위해 바운더리-스캔 포트(17)를 경유하여 TMS입력에서 테스트 모드 선택(TMS*) 신호를 수신한다. 상기 바운더리-스캔 포트(17)는 바운더리-스캔 테스트 목적으로 이용되는 종래의 바운더리-스캔 포트와 대조적으로, 제어 목적으로 전용된다. 이와 관련하여, 상기 바운더리-스캔(17)는 외부 테스터(도시 안됨)로부터 TMS*신호를 수신하며, 상기 외부 테스터는 뱅크(13A-13Z)중 버퍼와 관련되는 하나의 뱅크를 제어하기 위해 버퍼(16A-16Z)중 어느 버퍼를 엑티브 상태의 버퍼로 지정하는 방법으로 TMS*신호를 발생시킨다. 상기 바운더리-스캔 포트(17)에 제공되는 TMS*신호는 상기 버퍼(16A-16Z)를 제어하기 위해 사용되고, 뱅크(13A-13Z) 내의 시스템(120-12n)을 제어하는 TMS신호와 구별하기 위해 *에 의해 표시된다. 상기 버퍼(16A-16Z)의 각각의 TCK입력에는 외부 테스터에 의해 발생된 테스트 클럭(TCK*) 신호가 상기 바운더리-스캔 포트(17)를 경유하여 제공된다. 상기 TCK신호는 TDI에 나타나는 테스트 정보의 스트림을 상기 버퍼를 경유하여 시프팅시키기 위해 각각의 버퍼를 클럭시키고 따라서 선택된 스트림 부분은 버퍼내에 래치된다. 버퍼에 래치된 테스트 정보 스트림의 선택 부분에 따라 각각의 버퍼(16A-16Z)는 버퍼의 출력 라인(S0-S7)상에 나타나는 멀티-비트 제어 신호를 발생시킨다.
지시된 바와 같이, 각각의 버퍼(16A-16Z)는 또한 테스트 데이타 출력(TD0) 이외에 TDI를 갖는다. 동작중에, 테스트 데이타는 각각의 버퍼의 TDI 내로 시프트(이동)된다. 테스트 데이타가 각각의 버퍼의 TDI 내로 시프트됨에 따라 상기 버퍼내에 있었던 데이타는 TDO로 밀려날 것이다. 본 발명에 따르면, 상기 버퍼(16A-16Z)가 데이지-체인 방식으로 접속되고, 그 결과 업스트림 버퍼의 TD0는 다운스트림 버퍼의 TDI에 접속된다. 상기 버퍼(16A과 16Z)의 TDI와 TDO각각은 상기 바운더리-스캔 포트(17)의 TDI*과 TDO*각각에 접속되고, 상기 바운더리-스캔 포트(17)는 상기 외부 테스터로부터 테스트 정보를 수신하고 외부 테스터에 테스트 정보를 제공한다. 이런식으로, 상기 바운더리-스캔 포트(17)의 TDI*를 경유하여 버퍼(16A)의 TDI에서 수신된 테스트 정보 스트림은 체인내의 그 다음 버퍼로 시프트될 수 있다. 상기 버퍼 (16Z)는 이 버퍼에서 시프트된 테스트 정보가 상기 바운더리-스캔 포트의 TD0*에 나타나도록 상기 바운더리-스캔 포트(17)의 TDO*에 접속된 TDO를 갖는다.
상기 바운더리-스캔 포트(17)의 TDI*에서 수신된 테스트 정보와 TDO*로부터 공급된 테스트 정보는 종래의 바운더리-스캔 포트의 TDI 및 TDO에서 나타나는 테스트 정보와는 다르다. 상기 바운더리-스캔 포트(17)의 TDI*에 제공되는 테스트 정보는 실제로 하나의 뱅크(13A-13Z) 내의 하나의 시스템(120-12n)을 선택하기 위해 제공되는 어드레스의 스트림이다. 즉, 상기 바운더리-스캔 포트(17)의 TDI*에 제공되는 특정의 테스트 정보 스트림은 뱅크(13A-13Z)중 어느 하나에 시스템(120-12n) 중의 특정의 하나를 지정하거나 번지 지정한다.
각각의 버퍼(16A-16Z)의 출력 라인(SO-S7)은 각각 멀티플렉서(18A-18Z)세트의 별도의 하나 및 디멀티플렉서(18A'-18Z') 세트의 별도의 하나에 접속된다. 따라서, 가령 상기 버퍼(16A)의 출력 라인(SO-S7)은 상기 멀티플렉서(18A)와 디멀티플렉서(18A')에 접속된다. 수신된 제어 신호에 응답하여, 각각의 멀티플렉서(18A-18Z)는 상기 버퍼(16A-16Z)중의 일치하는 하나에 관련되는 뱅크내에 상기 시스템(120-12n)의 테스트 데이타 출력(TDOO-TODn으로 표시된)을 각각 멀티플렉싱 시킨다. 각각의 디멀티플렉서(18A'-18Z')는 상기 시스템(120-12n)의 TMS입력에 제공되는 신호 세트(TMS0-TMSn) 중의 하나를 엑티브시키기 위해, 주 바운더리-스캔 포트(main Boundary-Scan port)로부터의 TMS신호를 각각 상기 뱅크(13A-13Z)중의 일치하는 하나에 디멀티플렉싱시킨다. 상기 신호(TMS0-TNSn)중의 오직 하나는 상기 버퍼(16A-16Z)중의 일치하는 하나의 라인(S0-S7)상에 나타나는 신호에 따라 엑티브 상태로 된다. 상기 선택되지 않은 TMS신호는 상기 바운더리-스캔 표준이 요구하는 대로 하이 상태로 유지된다.
장치(10)는 다음과 같은 방식으로 뱅크(13A-13Z)내의 시스템(120-12n)의 테스트를 제어하도록 동작한다. 테스트될 뱅크(13A-13Z)중의 특정의 하나내의 시스템(120-12n)중의 특정의 하나를 나타내는 테스트 정보 스트림은 상기 외부 테스터에 의해 상기 바운더리-스캔 포트(17)의 TDI*상에 위치된다. 이 정보 스트림은 버퍼(16A-16Z)를 거쳐 시프트되어, 뱅크(13A-13Z)중의 하나 내의 시스템(120-12n)중의 특정의 하나를 나타내는 스트림내의 비트 그룹이 상기 뱅크와 관련되는 버퍼내에 래치된다. 래치된 비트 그룹에 따라, 각각의 버퍼는 출력 라인(SO-S7)상의 신호를 각각 관련한 멀티플렉서(18A-18Z) 및 디멀티플렉서(18A'-18Z')의 쌍에 제공한다. 멀티플렉서(18A-18Z)의 각각의 각각의 뱅크내의 시스템(120-12n)의 테스트 데이타 출력(TDO0-TDOn)을 멀티플렉싱하고, 반면에 디멀티플렉서(18A'-18Z')의 각각은 바운더리-스캔 테스트용 특정 뱅크내의 시스템(121-12n)에 제공된 신호(TMSO-TMSn)중의 선택 신호를 만들기 위해 원래의 TMS신호를 디멀티플렉싱한다. 상기 뱅크(13A-13Z)중 하나에서 시스템(120-12n) 중의 특정의 하나가 상기 멀티플렉서 및 디멀티플렉서에 의해 선택된다.
지금까지 인식된 바와 같이 상기 제어 장치에 의해 제어될 수 있는 뱅크(13A-13Z)의 개수는 바운더리-스캔 포트(17)의 신호 라인(즉, 와이어)의 개수 보다는 버퍼(16A-16Z)의 개수에 의존한다. 이론상, 상기 장치에 의해 제어될 수 있는 뱅크(13A-13Z)의 개수는 제한되지 않지만 전파지연과 같은 실용상 고려사항에 의해 함께 체인(연결)될 수 있는 버퍼(16A-16Z)의 개수가 제한될 수가 있으므로, 각각 제어될 수 있는 뱅크(13A-13Z)의 개수는 제한될 수가 있다.
양호한 실시예에서, 버퍼(16A-16Z)의 각각이 오직 8개의 출력 신호 라인(S0-Sn)을 가지기 때문에, 제어될 수 있는 각각의 뱅크의 시스템 개수(n)는 28(512)보다 작거나 같다. 그러나, 만약 뱅크(13A-13Z)의 각각 내의 더 많은 시스템(120-12n)의 개수를 제공하기를 원한다면, 버퍼(16A-16Z)의 각각은 대량의 출력 신호 라인을 제공하도록 선택될 수 있다. 제어될 수 있는 각 뱅크의 시스템(120-12n)의 개수는 또한 다른 기술에 의해 증가될 수 있다.
전술한 내용은, 4와이어 바운더리-스캔 포트(17)상에 나타난 신호 세트에 따라 복수의 뱅크(13A-13Z)중의 각각의 복수의 시스템(120-12n)의 테스트를 제어하기 위한 장치(10)를 기술하고 있다. 상기한 실시예는 단지 본 발명의 원리에 예증에 지나지 않는다. 본 기술 분야의 숙련자라며 본 발명의 사상과 범위내에서 발명의 원리를 구체화할 실시예의 다양한 변경 및 수정을 할 수 있을 것이다.

Claims (7)

  1. 4와이어 바운더리-스캔 포트상에 나타는 테스트 값들의 스트림에 따라서 테스트하기 위한 복수의 시스템들 중 하나를 선택하기 위한 선택 단계를 포함하는 복수의 시스템들의 테스트들의 테스트를 제어하기 위한 방법으로, 상기 선택 단계는, 테스트 값들에 따라서 가변하는 제어 신호를 발생하는 적어도 하나의 바운더리-스캔 버퍼를 거쳐 바운더리-스캔 포트에 나타나는 테스트 값들의 스트림을 시프트하는 단계와, 멀티플렉서와 디멀티플렉서에 의해서 바운더리-스캔 버퍼로부터 수신된 제어 신호에 따라서 테스트하기 위한 복수의 시스템들중 분리된 하나를 일괄적으로 선택하는 적어도 하나의 멀티플렉서와 디멀티플렉서에 바운더리-스캔 버퍼로부터의 제어 신호를 인가하는 단계를 포함하는 제어 방법.
  2. 제1항에 있어서, 상기 바운더리-스캔 포트에 나타나는 테스트 값들은 복수의 버퍼를 거쳐서 순차적으로 시프트되며, 각각의 버퍼로부터의 제어 신호는 복수의 멀티플렉서와 복수의 디멀티플렉서중 분리된 하나에 인가되는 제어 방법.
  3. 제1항에 있어서, 상기 각 버퍼로부터의 제어 신호는 제어될 복수의 시스템에 관련되는 신호들등 분리된 세트를 일괄적으로 제어하는 멀티플렉서 및 디멀티플렉서 중 하나에 인가되는 제어 방법.
  4. 4와이어 바운더리-스캔 포트에 나타나는 테스트 값에 따라 복수의 시스템 중의 분리된 하나를 제어하기 위한 장치로서, 상기 바운더리-스캔 포트 상에 나타나는 테스트 값에 따라 응답하여 그에 따라 가변하는 제어 신호를 발생하는 적오도 하나의 바운더리-스캔 버퍼와, 상기 바운더리-스캔 버퍼의 제어 신호에 응답하여 상기 바운더리-스캔 버퍼로부터의 제어 신호에 따라서 복수의 시스템 중의 분리된 하나를 선택하는 적어도 하나의 멀티플렉서 및 디멀티플렉서를 포함하는 제어 장치.
  5. 제4항에 있어서, 상기 4와이어 바운더리-스캔 포트상에 나타나는 테스트 값이 바운더리-스캔 버퍼의 체인을 거쳐 연속적으로 시프트되도록 시리얼 체인으로 접속되며, 버퍼내에 시프트된 테스트 값의 부분에 따라서 별도의 제어 신호를 발생하는 복수의 바운더리-스캔 버퍼와, 상기 바운더리-스캔 버퍼 중의 분리된 하나의 제어 신호에 따라서 시스템 그룹중의 하나를 선택하도록 일괄적으로 동작하는 복수의 멀티플렉서(18A-18Z) 및 복수의 디멀티플렉서를 더 포함하는 제어 장치.
  6. 복수의 시스템들의 바운더리-스캔 테스트를 제어하기 위한 방법으로, 바운더리-스캔 버퍼를 거쳐서 시프트된 테스트 값들에 따라서 가변하는 제어 신호를 발생하는 적어도 하나의 바운더리-스캔 버퍼를 거쳐 4와이어 바운더리-스캔 포트로부터 수신되는 테스트 값들의 스트림을 시프트하는 단계와, 멀티플렉서와 디멀티플렉서에 의해서 수신된 제어 신호에 따라서 테스트하기 위한 복수의 시스템들 중 하나를 일괄적으로 선택하는 멀티플렉서와 디멀티플렉서에 바운더리-스캔 버퍼로부터의 제어 신호를 인가하는 단계를 포함하는 제어 방법.
  7. 제6항에 있어서, 바운더리-스캔 버퍼를 통해서 시프트된 값들에 따라서 제어 신호를 발생하는 복수의 바운더리-스캔 버퍼들 중 연속의 하나를 거쳐서 4와이어 바운더리-스캔 포트로부터 수신된 테스트 값을 시프트하는 단계를 포함하는 제어 방법.
KR1019940033844A 1993-12-23 1994-12-13 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 KR0163967B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US173,732 1993-12-23
US08/173,732 US5535222A (en) 1993-12-23 1993-12-23 Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing

Publications (2)

Publication Number Publication Date
KR950019756A KR950019756A (ko) 1995-07-24
KR0163967B1 true KR0163967B1 (ko) 1999-03-20

Family

ID=22633248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033844A KR0163967B1 (ko) 1993-12-23 1994-12-13 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US5535222A (ko)
EP (1) EP0661551A3 (ko)
JP (1) JPH08226954A (ko)
KR (1) KR0163967B1 (ko)
CA (1) CA2135680C (ko)
TW (1) TW251352B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502123B1 (ko) * 1996-08-30 2005-11-08 텍사스 인스트루먼츠 인코포레이티드 다중테스트억세스포트환경에서테스트억세스포트의선택적억세싱
DE69734379T2 (de) * 1996-08-30 2006-07-06 Texas Instruments Inc., Dallas Vorrichtung zur Prüfung von integrierten Schaltungen
WO1998055926A1 (en) * 1997-06-02 1998-12-10 Koken Co., Ltd. Boundary scan element and communication device made by using the same
GB9818377D0 (en) 1998-08-21 1998-10-21 Sgs Thomson Microelectronics An integrated circuit with multiple processing cores
US6636891B1 (en) 1998-11-06 2003-10-21 Seiko Epson Corporation Methods and apparatus for controlling an input or output device over the internet
US6988123B2 (en) * 1998-11-06 2006-01-17 Seiko Epson Corporation Methods and apparatus for remote execution of an application over the internet
TWI383692B (zh) * 2008-10-17 2013-01-21 Wistron Corp 電子裝置之麥克風測試方法與系統
US8516316B2 (en) 2009-03-26 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for diagnosing an integrated circuit
US11143703B2 (en) * 2018-09-28 2021-10-12 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for testing a multi-die integrated circuit device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
US4947395A (en) * 1989-02-10 1990-08-07 Ncr Corporation Bus executed scan testing method and apparatus
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
US5198759A (en) * 1990-11-27 1993-03-30 Alcatel N.V. Test apparatus and method for testing digital system
US5400345A (en) * 1992-03-06 1995-03-21 Pitney Bowes Inc. Communications system to boundary-scan logic interface
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor

Also Published As

Publication number Publication date
EP0661551A2 (en) 1995-07-05
CA2135680A1 (en) 1995-06-24
TW251352B (ko) 1995-07-11
JPH08226954A (ja) 1996-09-03
US5535222A (en) 1996-07-09
CA2135680C (en) 1999-02-02
EP0661551A3 (en) 1999-03-03
KR950019756A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
US5592493A (en) Serial scan chain architecture for a data processing system and method of operation
US6081916A (en) IC with test cells having separate data and test paths
KR100448706B1 (ko) 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법
US5084874A (en) Enhanced test circuit
EP0402134B1 (en) Delay fault testing apparatus
JP2676169B2 (ja) スキャンパス回路
EP0358365B1 (en) Testing buffer/register
KR900004889B1 (ko) 테스트 패턴 제너레이터
US20030056165A1 (en) IC test cell with memory output connected to input multiplexer
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
EP0469238B1 (en) Reduced delay circuits for shift register latch scan strings
US6178534B1 (en) System and method for using LBIST to find critical paths in functional logic
KR0163967B1 (ko) 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치
US6754868B2 (en) Semiconductor test system having double data rate pin scrambling
US5703884A (en) Scanning pass test circuit
EP0310152A2 (en) Test overlay circuit
US20050066242A1 (en) Hybrid scan-based delay testing technique for compact and high fault coverage test set
KR100567936B1 (ko) 코어 테스트 제어
JP3310096B2 (ja) 集積回路装置
US7644331B2 (en) System and method for testing and debugging analog circuits in a memory controller
EP0358371B1 (en) Enhanced test circuit
JPH04221781A (ja) 検査方法及び回路
JP4525125B2 (ja) マルチチップ型半導体装置
US5452309A (en) Apparatus and method for forcing hardware errors via scan
KR100496793B1 (ko) 직렬테스트패턴회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee