KR100483747B1 - 반도체 시험장치 - Google Patents

Abstract

1개의 테스터 핀에 지정된 조건으로 2개의 출력 신호를 출력할 수 있는 핀 엘렉트로닉스 카드를 가지는 반도체 시험장치를 제공한다. 각각의 핀 엘렉트로닉스 카드는 피시험 디바이스에 테스터 신호를 출력하는 하나의 디바이스와, 디바이스의 입력단자에 접속한 입력단자를 가지며 디바이스로부터 출력된 하나의 신호를 반전하는 다른 테스트 신호를 출력하는 다른 디바이스를 구비한다.

Description

반도체 시험장치{SEMICONDUCTOR TESTING SYSTEM}

본 발명은 반도체 시험장치에 관하여, 특히 반도체 시험장치에 있어서 피시험디바이스(이하, DUT라 한다) 의 입출력핀(이하, I/O 핀이라 한다)에 대한 인터페이스로서 기능하는 핀 엘렉트로닉스 카드(pin electronic card: 이하, PE 카드라 한다)에 내장되는 드라이버회로(이하, 드라이버라 함)에 관한 것이다.

일반적으로, 이 종류의 드라이버는, DUT에 시험에 필요한 신호 파형을 인가하기 위해서 사용되고 있다. 도 3은 반도체 시험장치에 있어서의 PE 카드에 내장되는 종래의 드라이버의 최종출력부의 일례를 나타내고 있다. 도 3에 있어서 20-1, 20-2는 PE 카드, 51, 52는 드라이버, 30은 DUT 이다.

종래의 드라이버 동작을 설명한다. DUT(30)에 테스트신호를 인가할 때, DUT(30)의 1개의 I/O 핀에 대하여 1개의 드라이버를 사용한다. 통상 반도체 시험장치로서는 각각의 드라이버는 개별의 테스터 핀 번호가 부여되고, 시험프로그램에 의해서 출력 파형(신호 파형)이 제어되고 있다. 테스트 프로그램으로서는 테스터 핀 번호 하나하나에 관해서 출력 파형이 제어되도록 하고 있다. 그 때문에 단순히 어느 것인가 테스터 핀의 반전파형을 출력할 때도 하나의 테스터 핀을 사용하여 테스트 프로그램에 기술하고 있었다.

그러나, 상술한 종래의 반도체 시험장치의 PE 카드로서는 논리값이 반전하고 있을 뿐인 신호를 DUT에 인가하는 것에도 드라이버를 1개씩 사용한다. 이 테스트하는 방법으로서는 단순하게 반전한 논리신호를 DUT에 인가하는 경우라도 테스터 핀을 사용하기 위해서 DUT에 인가하는 테스터 핀의 수가 늘어나, 테스트 프로그램도 복잡하게 되어 있었다.

본 발명은 이러한 것에 비추어 행해진 것으로서, 1개의 테스터 핀에 지정된 조건으로 2개의 출력신호를 출력할 수 있는 PE 카드를 갖는 반도체 시험장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서 본 발명에 의한 핀 엘렉트로닉스 카드를 갖는 반도체 시험장치는, 피시험 디바이스에 공급하는 테스트 패턴을 생성하는 패턴발생회로와, 상기 패턴발생회로에서 공급된 테스트 패턴을 피시험 디바이스의 테스트전압을 갖는 패턴으로 변환하여 피시험 디바이스에 공급하는 하나의 드라이버를 구비하는 각각의 핀 엘렉트로닉스 카드 및, DUT(30)부터의 출력된 신호를 미리 정해진 리미트 전압값과 각각 비교하여, 결과로서 얻어진 논리값을 기대치로서의 논리값과 대조하는 판정회로를 포함하여 구성되는, 핀 엘렉트로닉스 카드를 가지는 반도체 시험장치이며, 상기 각각의 핀 엘렉트로닉스 카드는 상기 하나의 드라이버에 병렬로 접속되고 해당 드라이버에 입력되는 논리신호를 반전한 논리신호를 출력하는 또 다른 드라이버를 더욱 포함하여 구성되는 것을 특징으로 한다.

본 발명에 의하면, PE 카드의 상기 드라이버에 병렬로 해당 드라이버에 입력되는 논리신호를 반전한 논리신호를 출력하는 다른 드라이버를 접속하도록 하였기 때문에, 1개의 테스터 핀에 지정된 조건으로 2개의 출력을 출력할 수 있게 되고, 피시험 디바이스를 테스트하는 테스트 프로그램은 1핀으로 반전출력의 제어를 할 수 있다. 그 때문에 테스터 핀 수의 감소를 도모할 수 있고, 프로그램의 간소화가 도모된다.

[발명의 실시형태]

이하, 본 발명의 실시형태에 관한 반도체 시험장치를 도1 및 2를 참조하여 상세하게 설명한다.

도 1은 본 발명의 실시형태에 관한 반도체 시험장치의 주요부의 개략구성을 나타내고 있다. 동 도면에 있어서, 반도체 시험장치는 DUT(30)에 공급하는 테스트 패턴을 생성하는 패턴발생회로(10)와, 상기 패턴발생회로(10)에서 공급된 테스트 패턴을 DUT(30)의 테스트전압을 갖는 패턴으로 변환하여, DUT(30)에 공급하는 드라이버(21-1,21-2,‥, 21-n)를 각각 구성한 PE 카드(20-1,20-2,‥, 20-n)와, DUT(30)부터의 출력된 신호를 미리 정해진 리미트 전압값과 각각 비교하여, 그 결과적으로 얻어진 논리값을 기대치로서의 논리값과 대조하는 판정회로(24-1,24-2,‥, 24-n)를 포함하여 구성된다.

다음에 도 1에 있어서의 PE 카드(20-1)의 구성을 도 2에 나타낸다. 한편, 다른 PE 카드의 구성도 PE 카드(20-1)와 같다. 도 2로서는 드라이버부분만의 구성을 나타내며, 그 밖의 요소에 있어서는 발명의 요지에 관계없으므로, 생략해둔다.

도 2에 있어서, PE 카드(20-1)는 DUT(30)에 테스트신호를 출력하는 드라이버 (21-1)와, 드라이버(21-1)에 병렬로 접속되는, 즉 드라이버(21-1)의 입력단에 그 입력단이 접속되어 드라이버(21-1)의 출력과는 반전한 테스트신호를 출력하는 드라이버(22-1)를 갖고 있다. 다음에 동작을 설명한다.

드라이버(21-1,22-1)는 같은 입력신호로 동작한다. 따라서 드라이버(21-1)로부터 출력된 논리신호에 대하여 반전한 논리신호를 출력하는 드라이버(22-1)는, 상시 드라이버(21-1)의 논리출력을 반전한 논리신호를 출력한다. 드라이버(21-1,22-1)에서 출력된 신호들은 DUT(30)에 인가된다.

본 발명의 반도체 시험장치에 의하면, 각각의 PE 카드는 1개의 테스터 핀에 지정된 조건으로 2개의 출력을 가질 수 있다. 따라서, DUT를 테스트하는 테스트 프로그램은 1핀으로 반전출력을 제어할 수 있고, 그 때문에 테스터 핀 수의 감소를 도모할 수 있으며, 프로그램의 간소화를 도모할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, PE 카드의 상기 드라이버에 병렬로 해당 드라이버에 입력되는 논리신호를 반전한 논리신호를 출력하는 다른 드라이버를 접속하도록 하였기 때문에, 1개의 테스터 핀에 지정된 조건으로 2개의 출력을 출력할 수 있게 되고, DUT를 테스트하는 테스트 프로그램은 1핀으로 반전출력신호를 제어할 수 있고, 그 때문에 테스터 핀 수의 감소를 도모하게 되어, 프로그램의 간소화를 도모할 수 있다.

도 1은 본 발명의 실시형태에 관한 반도체 시험장치의 개략 구성을 나타내는 블록도,

도 2는 도 1에 있어서의 핀 엘렉트로닉스 카드의 구성을 나타내는 블록도,

도 3은 종래의 반도체 시험장치에 있어서의 핀 엘렉트로닉스 카드의 구성을 나타내는 블록도이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 패턴발생회로 20-1∼20-n : 핀 엘렉트로닉스 카드

21-1,22-1 : 드라이버 30 : 피시험 디바이스

Claims (1)

1. 피시험 디바이스에 공급하는 테스트 패턴을 생성하는 패턴발생회로와;

   상기 패턴발생회로에서 공급된 테스트 패턴을 피시험 디바이스의 테스트전압을 갖는 패턴으로 변환하여 피시험 디바이스에 공급하는 하나의 드라이버를 구비하는 각각의 핀 엘렉트로닉스 카드 및;

   피시험 디바이스(30)부터의 출력된 신호를 미리 정해진 리미트 전압값과 각각 비교하여, 결과로서 얻어진 논리값을 기대치로서의 논리값과 대조하는 판정회로를 포함하여 구성되는, 핀 엘렉트로닉스 카드를 가지는 반도체 시험장치이며,

   상기 각각의 핀 엘렉트로닉스 카드는 상기 하나의 드라이버에 병렬로 접속되고 해당 드라이버에 입력되는 논리신호를 반전한 논리신호를 출력하는 또 다른 드라이버를 더욱 포함하여 구성되어,

   상기 각각의 핀 엘렉트로닉스 카드가 1개의 테스터 핀에 지정된 조건으로 2개의 신호를 출력할 수 있는 것을 특징으로 하는 반도체 시험장치.