JP2001331153A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001331153A JP2001331153A JP2000151557A JP2000151557A JP2001331153A JP 2001331153 A JP2001331153 A JP 2001331153A JP 2000151557 A JP2000151557 A JP 2000151557A JP 2000151557 A JP2000151557 A JP 2000151557A JP 2001331153 A JP2001331153 A JP 2001331153A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- liquid crystal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルの一部に二値データを表示する場
合に、消費電力を低減すること。 【解決手段】 行方向及び列方向に配置された複数の画
素電極１１０を持つ液晶パネル１０１に対して、ゲート
トライバ１０２とソースドライバ１０３とを設ける。信
号処理回路１０４は制御信号１２１、階調データ１２２
又は二値データ１２３、切替信号１２４を生成し、ソー
スドライバ１０３に与える。ゲートドライバ１０２が走
査信号線１１１に対して順次に走査信号を与えると共
に、ソースドライバ１０３は階調データ１２２が入力さ
れた場合、ＤＡ変換して多階調の画素信号を出力する。
また二値データ１２３が入力された場合、ＤＡ変換回路
の動作を休止させ、電圧選択回路を用いて二値の画素信
号を出力する。
合に、消費電力を低減すること。 【解決手段】 行方向及び列方向に配置された複数の画
素電極１１０を持つ液晶パネル１０１に対して、ゲート
トライバ１０２とソースドライバ１０３とを設ける。信
号処理回路１０４は制御信号１２１、階調データ１２２
又は二値データ１２３、切替信号１２４を生成し、ソー
スドライバ１０３に与える。ゲートドライバ１０２が走
査信号線１１１に対して順次に走査信号を与えると共
に、ソースドライバ１０３は階調データ１２２が入力さ
れた場合、ＤＡ変換して多階調の画素信号を出力する。
また二値データ１２３が入力された場合、ＤＡ変換回路
の動作を休止させ、電圧選択回路を用いて二値の画素信
号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルの一部
に階調データと二値データを混在して表示する場合に、
消費電力を低減するように構成したことを特徴とする液
晶表示装置に関する。
に階調データと二値データを混在して表示する場合に、
消費電力を低減するように構成したことを特徴とする液
晶表示装置に関する。
【０００２】
【従来の技術】近年、カラーの動画像等を表示する携帯
端末用の表示装置として、高視野角化と高精細化による
画質の向上及び応答速度の短縮の点から、アクティブマ
トリックス型の液晶表示装置が用いられている。
端末用の表示装置として、高視野角化と高精細化による
画質の向上及び応答速度の短縮の点から、アクティブマ
トリックス型の液晶表示装置が用いられている。
【０００３】図４は従来例のアクティブマトリックス型
の液晶表示装置の構成図である。この図を用いて従来例
の液晶表示装置の構成と動作について説明する。液晶パ
ネル１はアクティブマトリックス型の液晶パネルであ
り、画素電極１０、走査信号線１１、データ信号線１
２、スイッチング素子１３、対向電極１４を有してい
る。
の液晶表示装置の構成図である。この図を用いて従来例
の液晶表示装置の構成と動作について説明する。液晶パ
ネル１はアクティブマトリックス型の液晶パネルであ
り、画素電極１０、走査信号線１１、データ信号線１
２、スイッチング素子１３、対向電極１４を有してい
る。
【０００４】画素電極１０は行方向と列方向に対してマ
トリックス状に配置された電極である。走査信号線１１
は同一行方向の画素を選択する走査信号線であり、液晶
パネルの列方向に沿ってｐ本設けられているとする。デ
ータ信号線１２は同一列方向の画素に表示データに応じ
た印加電圧を伝達するデータ信号線であり、液晶パネル
の行方向に沿ってｑ本設けられているとする。スイッチ
ング素子１３は走査信号によりデータ信号線のデータを
液晶セルの画素に伝えるスイッチング素子で、例えばＴ
ＦＴで構成される。対向電極１４は各液晶セルの共通電
圧を供給するための電極である。
トリックス状に配置された電極である。走査信号線１１
は同一行方向の画素を選択する走査信号線であり、液晶
パネルの列方向に沿ってｐ本設けられているとする。デ
ータ信号線１２は同一列方向の画素に表示データに応じ
た印加電圧を伝達するデータ信号線であり、液晶パネル
の行方向に沿ってｑ本設けられているとする。スイッチ
ング素子１３は走査信号によりデータ信号線のデータを
液晶セルの画素に伝えるスイッチング素子で、例えばＴ
ＦＴで構成される。対向電極１４は各液晶セルの共通電
圧を供給するための電極である。
【０００５】ゲートドライバ２は液晶パネル１内の走査
信号線１１に走査信号を印加する回路である。ソースド
ライバ３は液晶パネル１内のデータ信号線１２に表示デ
ータに応じた印加電圧を生成し、この電圧を画素信号と
して出力する回路である。信号処理回路４は外部から映
像信号を入力し、ソースドライバ３に対して表示データ
を出力すると共に、ゲートドライバ２及びソースドライ
バ３に制御信号を出力する回路である。
信号線１１に走査信号を印加する回路である。ソースド
ライバ３は液晶パネル１内のデータ信号線１２に表示デ
ータに応じた印加電圧を生成し、この電圧を画素信号と
して出力する回路である。信号処理回路４は外部から映
像信号を入力し、ソースドライバ３に対して表示データ
を出力すると共に、ゲートドライバ２及びソースドライ
バ３に制御信号を出力する回路である。
【０００６】次に液晶パネル１に画像を表示する動作に
ついて説明する。信号処理回路４は制御信号によりゲー
トドライバ２を制御して、液晶パネル１の任意の行の走
査信号線１１に走査信号を印加する。するとその行のス
イッチング素子１３はオン状態となり、各列のデータ線
１２と画素電極１０とが導通する。信号処理回路４は、
走査信号を供給している行の各列の画素に与えるデータ
を、予めソースドライバ３に供給しておく。そしてソー
スドライバ３はスイッチング素子１３がオン状態となっ
ている間に表示データを各画素電極１０の印加電圧に変
換して出力する。そして信号処理回路４は、例えば液晶
パネル１の最上行（ｉ＝１）から最下行（ｉ＝ｐ）にか
けて順次走査を行うことで、全画面に情報を表示する。
ついて説明する。信号処理回路４は制御信号によりゲー
トドライバ２を制御して、液晶パネル１の任意の行の走
査信号線１１に走査信号を印加する。するとその行のス
イッチング素子１３はオン状態となり、各列のデータ線
１２と画素電極１０とが導通する。信号処理回路４は、
走査信号を供給している行の各列の画素に与えるデータ
を、予めソースドライバ３に供給しておく。そしてソー
スドライバ３はスイッチング素子１３がオン状態となっ
ている間に表示データを各画素電極１０の印加電圧に変
換して出力する。そして信号処理回路４は、例えば液晶
パネル１の最上行（ｉ＝１）から最下行（ｉ＝ｐ）にか
けて順次走査を行うことで、全画面に情報を表示する。
【０００７】次に、ソースドライバ３の内部構成例を図
５に示す。本図に示すようにソースドライバ３はシフト
レジスタ回路２０、ラッチ回路２１、ＤＡ変換回路２２
を有している。シフトレジスタ回路２０は、各列の画素
電極１０への表示データを画素列の数だけ入力し、順次
シフトして記憶する回路である。ラッチ回路２１は、走
査信号線１１に走査信号が印加されてスイッチング素子
１３がオン状態の間、各列の画素電極１０への表示デー
タを記憶しておく回路である。ＤＡ変換回路２２は、ラ
ッチ回路２１に記憶されている各列の画素への表示デー
タを印加電圧に変換して画素電極１０に出力する回路で
ある。また、信号処理回路４から与えられる表示データ
はｎビットであり、シフトレジスタ回路２０とラッチ回
路２１はｎビットのデータを記憶する。
５に示す。本図に示すようにソースドライバ３はシフト
レジスタ回路２０、ラッチ回路２１、ＤＡ変換回路２２
を有している。シフトレジスタ回路２０は、各列の画素
電極１０への表示データを画素列の数だけ入力し、順次
シフトして記憶する回路である。ラッチ回路２１は、走
査信号線１１に走査信号が印加されてスイッチング素子
１３がオン状態の間、各列の画素電極１０への表示デー
タを記憶しておく回路である。ＤＡ変換回路２２は、ラ
ッチ回路２１に記憶されている各列の画素への表示デー
タを印加電圧に変換して画素電極１０に出力する回路で
ある。また、信号処理回路４から与えられる表示データ
はｎビットであり、シフトレジスタ回路２０とラッチ回
路２１はｎビットのデータを記憶する。
【０００８】シフトレジスタ２０は制御信号に含まれる
スタート信号及びクロック信号を用いて走査行の各画素
への表示データを順次記憶する。次にラッチ回路２１は
制御信号に含まれるロード信号により、シフトレジスタ
２０に記憶している表示データをラッチし、ＤＡ変換回
路２２に出力する。その間、シフトレジスタ２０は次の
走査行の表示データを順次記憶する。ＤＡ変換回路２２
は液晶セルの特性に応じたリファレンス電圧を用いて、
各列の画素電極１０へのｎビットの表示データをアナロ
グ電圧に変換して各スイッチング素子の制御入力端に与
える。
スタート信号及びクロック信号を用いて走査行の各画素
への表示データを順次記憶する。次にラッチ回路２１は
制御信号に含まれるロード信号により、シフトレジスタ
２０に記憶している表示データをラッチし、ＤＡ変換回
路２２に出力する。その間、シフトレジスタ２０は次の
走査行の表示データを順次記憶する。ＤＡ変換回路２２
は液晶セルの特性に応じたリファレンス電圧を用いて、
各列の画素電極１０へのｎビットの表示データをアナロ
グ電圧に変換して各スイッチング素子の制御入力端に与
える。
【０００９】液晶表示装置に静止画像や動画像を表示す
る場合、画像表示領域の一部に文字や単純なキャラクタ
等の二値データを表示する場合がある。この場合、従来
の液晶表示装置では、信号処理回路４とソースドライバ
３は、二値データをｎビットのデジタルデータの最小値
と最大値として扱い、ソースドライバ３は、このデジタ
ルデータの最小値と最大値を通常の階調データと同様に
ＤＡ変換して液晶パネル１に出力していた。即ち従来の
液晶表示装置では、液晶パネルに表示する映像が階調デ
ータである必要がない場合でも、多階調のデータとして
扱っていた。
る場合、画像表示領域の一部に文字や単純なキャラクタ
等の二値データを表示する場合がある。この場合、従来
の液晶表示装置では、信号処理回路４とソースドライバ
３は、二値データをｎビットのデジタルデータの最小値
と最大値として扱い、ソースドライバ３は、このデジタ
ルデータの最小値と最大値を通常の階調データと同様に
ＤＡ変換して液晶パネル１に出力していた。即ち従来の
液晶表示装置では、液晶パネルに表示する映像が階調デ
ータである必要がない場合でも、多階調のデータとして
扱っていた。
【００１０】
【発明が解決しようとする課題】アクティブマトリック
ス型の液晶表示装置では、ソースドライバの消費電力が
液晶表示装置の消費電力の数分の１から２分の１程度を
占める。特に液晶表示装置を携帯端末用途に想定した場
合、端末の使用可能時間を増やすためには、ソースドラ
イバの消費電力を削減する必要がある。しかしながら従
来の液晶表示装置では、二値データを表示する場合で
も、ＤＡ変換回路２２を動作させる必要があり、消費電
力に無駄があった。
ス型の液晶表示装置では、ソースドライバの消費電力が
液晶表示装置の消費電力の数分の１から２分の１程度を
占める。特に液晶表示装置を携帯端末用途に想定した場
合、端末の使用可能時間を増やすためには、ソースドラ
イバの消費電力を削減する必要がある。しかしながら従
来の液晶表示装置では、二値データを表示する場合で
も、ＤＡ変換回路２２を動作させる必要があり、消費電
力に無駄があった。
【００１１】本発明は、このような従来の問題点に鑑み
てなされたものであって、請求項１〜４の発明は液晶表
示装置において、階調データ及び二値データを表示でき
る列方向駆動回路を実現することを目的とする。又請求
項５，６の発明はこれに加えて、階調データの任意の一
部に二値データ表示する場合に、消費電力を削減できる
液晶表示装置を実現することを目的とする。
てなされたものであって、請求項１〜４の発明は液晶表
示装置において、階調データ及び二値データを表示でき
る列方向駆動回路を実現することを目的とする。又請求
項５，６の発明はこれに加えて、階調データの任意の一
部に二値データ表示する場合に、消費電力を削減できる
液晶表示装置を実現することを目的とする。
【００１２】
【発明を解決するための手段】本願の請求項１の発明
は、映像信号を液晶パネルに表示する液晶表示装置であ
って、画素単位で前記液晶パネルの行方向及び列方向に
配置された複数の画素電極と、液晶セルと、前記画素電
極に接続された制御出力端、選択走査信号が入力される
第１の制御入力端、行方向走査の画素信号が与えられる
第２の制御入力端を有し、前記液晶パネルのマトリクス
位置に配置された複数のスイッチング素子と、前記スイ
ッチング素子において同一走査行の前記スイッチング素
子の第１の制御入力端に夫々接続され、前記液晶パネル
に形成された複数の行方向信号線と、前記スイッチング
素子において同一列位置の第２の制御入力端に夫々接続
され、前記液晶パネルに形成された複数の列方向信号線
と、前記複数の行方向信号線に選択走査信号を順次に出
力する行方向駆動回路と、前記複数の列方向信号線に表
示データに対応した画素信号を出力する列方向駆動回路
と、前記行方向駆動回路及び前記列方向駆動回路に対し
て動作クロックを含む制御信号を出力すると共に、前記
列方向駆動回路に対して前記液晶パネルで表示する表示
データを出力する信号処理回路と、を具備し、前記信号
処理回路は、前記列方向駆動回路に対する表示データと
して多階調データ又は二値データを出力すると共に、前
記多階調データと二値データの切り替えタイミングを指
示する切替信号を出力するものであり、前記列方向駆動
回路は、前記信号処理回路から出力される前記切替信号
により、多階調データ又は二値データを電圧変換した画
素信号を切り替えて前記スイッチング素子の第２の制御
入力端に出力することを特徴とするものである。
は、映像信号を液晶パネルに表示する液晶表示装置であ
って、画素単位で前記液晶パネルの行方向及び列方向に
配置された複数の画素電極と、液晶セルと、前記画素電
極に接続された制御出力端、選択走査信号が入力される
第１の制御入力端、行方向走査の画素信号が与えられる
第２の制御入力端を有し、前記液晶パネルのマトリクス
位置に配置された複数のスイッチング素子と、前記スイ
ッチング素子において同一走査行の前記スイッチング素
子の第１の制御入力端に夫々接続され、前記液晶パネル
に形成された複数の行方向信号線と、前記スイッチング
素子において同一列位置の第２の制御入力端に夫々接続
され、前記液晶パネルに形成された複数の列方向信号線
と、前記複数の行方向信号線に選択走査信号を順次に出
力する行方向駆動回路と、前記複数の列方向信号線に表
示データに対応した画素信号を出力する列方向駆動回路
と、前記行方向駆動回路及び前記列方向駆動回路に対し
て動作クロックを含む制御信号を出力すると共に、前記
列方向駆動回路に対して前記液晶パネルで表示する表示
データを出力する信号処理回路と、を具備し、前記信号
処理回路は、前記列方向駆動回路に対する表示データと
して多階調データ又は二値データを出力すると共に、前
記多階調データと二値データの切り替えタイミングを指
示する切替信号を出力するものであり、前記列方向駆動
回路は、前記信号処理回路から出力される前記切替信号
により、多階調データ又は二値データを電圧変換した画
素信号を切り替えて前記スイッチング素子の第２の制御
入力端に出力することを特徴とするものである。
【００１３】本願の請求項２の発明は、映像信号を液晶
パネルに表示する液晶表示装置であって、画素単位で前
記液晶パネルの行方向及び列方向に配置された複数の画
素電極と、液晶セルと、前記液晶パネルに形成された複
数の行方向信号線と、前記液晶パネルに形成された複数
の列方向信号線と、前記複数の行方向信号線に選択走査
信号を出力する行方向駆動回路と、前記複数の列方向信
号線に表示データに対応した画素信号を出力する列方向
駆動回路と、前記行方向駆動回路及び前記列方向駆動回
路に対して動作クロックを含む制御信号を出力すると共
に、前記列方向駆動回路に対して前記液晶パネルで表示
する表示データを出力する信号処理回路と、を具備し、
前記信号処理回路は、前記列方向駆動回路に対する表示
データとして多階調データ又は二値データを出力すると
共に、前記多階調データと二値データの切り替えタイミ
ングを指示する切替信号を出力するものであり、前記列
方向駆動回路は、前記信号処理回路から出力される前記
切替信号により、多階調データ又は二値データを電圧変
換した画素信号を切り替えて前記列方向信号線に出力す
ることを特徴とするものである。
パネルに表示する液晶表示装置であって、画素単位で前
記液晶パネルの行方向及び列方向に配置された複数の画
素電極と、液晶セルと、前記液晶パネルに形成された複
数の行方向信号線と、前記液晶パネルに形成された複数
の列方向信号線と、前記複数の行方向信号線に選択走査
信号を出力する行方向駆動回路と、前記複数の列方向信
号線に表示データに対応した画素信号を出力する列方向
駆動回路と、前記行方向駆動回路及び前記列方向駆動回
路に対して動作クロックを含む制御信号を出力すると共
に、前記列方向駆動回路に対して前記液晶パネルで表示
する表示データを出力する信号処理回路と、を具備し、
前記信号処理回路は、前記列方向駆動回路に対する表示
データとして多階調データ又は二値データを出力すると
共に、前記多階調データと二値データの切り替えタイミ
ングを指示する切替信号を出力するものであり、前記列
方向駆動回路は、前記信号処理回路から出力される前記
切替信号により、多階調データ又は二値データを電圧変
換した画素信号を切り替えて前記列方向信号線に出力す
ることを特徴とするものである。
【００１４】本願の請求項３の発明は、請求項１又は２
の液晶表示装置において、前記信号処理回路は、前記列
方向駆動回路に対する表示データとして多階調データ又
は二値データを出力するとき、多階調データをｎビット
幅（ｎは２以上の整数）で出力し、二値データを１ビッ
ト幅で出力することを特徴とするものである。
の液晶表示装置において、前記信号処理回路は、前記列
方向駆動回路に対する表示データとして多階調データ又
は二値データを出力するとき、多階調データをｎビット
幅（ｎは２以上の整数）で出力し、二値データを１ビッ
ト幅で出力することを特徴とするものである。
【００１５】本願の請求項４の発明は、請求項１又は２
の液晶表示装置において、前記信号処理回路は、前記列
方向駆動回路に対する表示データとして多階調データ及
び二値データをｎビット幅で出力するとき、多階調デー
タをｎ−１ビット幅（ｎは２以上の整数）で出力し、二
値データを１ビット幅で出力することを特徴とするもの
である。
の液晶表示装置において、前記信号処理回路は、前記列
方向駆動回路に対する表示データとして多階調データ及
び二値データをｎビット幅で出力するとき、多階調デー
タをｎ−１ビット幅（ｎは２以上の整数）で出力し、二
値データを１ビット幅で出力することを特徴とするもの
である。
【００１６】本願の請求項５の発明は、請求項１又は２
の液晶表示装置において、前記列方向駆動回路は、前記
多階調データがｎビット幅（ｎは２以上の整数）で与え
られ、二値データが１ビット幅で与えられるとき、前記
多階調データを一行画素分順次に入力し、一行画素分同
時に出力する第１のシフトレジスタと、前記第１のシフ
トレジスタの出力データを少なくとも１水平期間保持す
る第１のラッチ回路と、前記第１のラッチ回路に保持さ
れた一行画素分の表示データをＤ／Ａ変換するＤＡ変換
回路と、前記二値データを一行画素分順次に入力し、一
行画素分同時に出力する第２のシフトレジスタと、前記
第２のシフトレジスタの出力データを少なくとも１水平
期間保持する第２のラッチ回路と、前記第２のラッチ回
路に保持された一行画素分の表示データを二値の電圧に
変換する電圧選択回路と、前記ＤＡ変換回路の出力又は
前記電圧選択回路の出力を、前記信号処理回路の切替信
号により切り替えて出力する出力切替回路と、を有し、
前記二値データを電圧変換して前記液晶パネルの列方向
信号線に出力するとき、前記ＤＡ変換回路の動作を休止
させることを特徴とするものである。
の液晶表示装置において、前記列方向駆動回路は、前記
多階調データがｎビット幅（ｎは２以上の整数）で与え
られ、二値データが１ビット幅で与えられるとき、前記
多階調データを一行画素分順次に入力し、一行画素分同
時に出力する第１のシフトレジスタと、前記第１のシフ
トレジスタの出力データを少なくとも１水平期間保持す
る第１のラッチ回路と、前記第１のラッチ回路に保持さ
れた一行画素分の表示データをＤ／Ａ変換するＤＡ変換
回路と、前記二値データを一行画素分順次に入力し、一
行画素分同時に出力する第２のシフトレジスタと、前記
第２のシフトレジスタの出力データを少なくとも１水平
期間保持する第２のラッチ回路と、前記第２のラッチ回
路に保持された一行画素分の表示データを二値の電圧に
変換する電圧選択回路と、前記ＤＡ変換回路の出力又は
前記電圧選択回路の出力を、前記信号処理回路の切替信
号により切り替えて出力する出力切替回路と、を有し、
前記二値データを電圧変換して前記液晶パネルの列方向
信号線に出力するとき、前記ＤＡ変換回路の動作を休止
させることを特徴とするものである。
【００１７】本願の請求項６の発明は、請求項１又は２
の液晶表示装置において、前記列方向駆動回路は、前記
表示データとして多階調データがｎ−１ビット幅（ｎは
２以上の整数）で与えられ、二値データが１ビット幅で
与えられるとき、前記表示データを一行画素分順次に入
力し、一行画素分同時に出力するシフトレジスタと、前
記シフトレジスタの出力データを少なくとも１水平期間
保持するラッチ回路と、前記ラッチ回路に保持されたｎ
ビット幅の表示データの内、ｎ−１ビット幅の多階調デ
ータをＤ／Ａ変換するＤＡ変換回路と、前記ラッチ回路
に保持されたｎビット幅の表示データの内、１ビット幅
の二値データを電圧変換する電圧選択回路と、前記ＡＤ
変換回路の出力又は前記電圧選択回路の出力を、前記信
号処理回路の切替信号により切り替えて出力する出力切
替回路と、を有し、前記二値データを電圧変換して前記
液晶パネルの列方向信号線に出力するとき、前記ＤＡ変
換回路の動作を休止させることを特徴とするものであ
る。
の液晶表示装置において、前記列方向駆動回路は、前記
表示データとして多階調データがｎ−１ビット幅（ｎは
２以上の整数）で与えられ、二値データが１ビット幅で
与えられるとき、前記表示データを一行画素分順次に入
力し、一行画素分同時に出力するシフトレジスタと、前
記シフトレジスタの出力データを少なくとも１水平期間
保持するラッチ回路と、前記ラッチ回路に保持されたｎ
ビット幅の表示データの内、ｎ−１ビット幅の多階調デ
ータをＤ／Ａ変換するＤＡ変換回路と、前記ラッチ回路
に保持されたｎビット幅の表示データの内、１ビット幅
の二値データを電圧変換する電圧選択回路と、前記ＡＤ
変換回路の出力又は前記電圧選択回路の出力を、前記信
号処理回路の切替信号により切り替えて出力する出力切
替回路と、を有し、前記二値データを電圧変換して前記
液晶パネルの列方向信号線に出力するとき、前記ＤＡ変
換回路の動作を休止させることを特徴とするものであ
る。
【００１８】
【発明の実施の形態】本発明の実施の形態における液晶
表示装置について、図面を参照しつつ説明する。図１は
本発明の液晶表示装置の構成図である。液晶パネル１０
１はアクティブマトリックス型の液晶パネルであり、ｐ
×ｑ個の画素電極１１０、ｐ本の走査信号線１１１（行
方向信号線）、ｑ本のデータ信号線１１２（列方向信号
線）、ｐ×ｑ個のスイッチング素子１１３、共通の対向
電極１１４を有し、液晶セルの電荷蓄積効果を用いて、
マトリクス位置に配置されたｐ×ｑの液晶セルの光学特
性を独立に制御する。
表示装置について、図面を参照しつつ説明する。図１は
本発明の液晶表示装置の構成図である。液晶パネル１０
１はアクティブマトリックス型の液晶パネルであり、ｐ
×ｑ個の画素電極１１０、ｐ本の走査信号線１１１（行
方向信号線）、ｑ本のデータ信号線１１２（列方向信号
線）、ｐ×ｑ個のスイッチング素子１１３、共通の対向
電極１１４を有し、液晶セルの電荷蓄積効果を用いて、
マトリクス位置に配置されたｐ×ｑの液晶セルの光学特
性を独立に制御する。
【００１９】画素電極１１０は行方向と列方向のマトリ
ックス状に配置された電極であり、スイッチング素子１
１３がＴＦＴの場合はドレイン電極（制御出力端）に接
続されている。走査信号線１１１は同一行方向の画素を
選択する走査信号線であり、ＴＦＴのゲート電極（第１
の制御入力端）に接続され、液晶パネルの列方向に沿っ
てｐ本設けられている。データ信号線１１２は同一列方
向の画素（液晶セル）に表示データに応じた印加電圧を
伝達するデータ信号線であり、ＴＦＴのソース電極（第
２の制御入力端）に接続され、液晶パネルの行方向に沿
ってｑ本設けられている。スイッチング素子１１３は走
査信号によりデータ信号線のデータを画素に伝えるアク
ティブ素子で、ここではＴＦＴで構成される。対向電極
１１４は画素電極１１０を介して液晶セルを挟持し、電
圧を供給するための電極である。対向電極１１４は液晶
セルを挿んで画素電極１１０と対向する位置の基板面に
共通に形成されている。
ックス状に配置された電極であり、スイッチング素子１
１３がＴＦＴの場合はドレイン電極（制御出力端）に接
続されている。走査信号線１１１は同一行方向の画素を
選択する走査信号線であり、ＴＦＴのゲート電極（第１
の制御入力端）に接続され、液晶パネルの列方向に沿っ
てｐ本設けられている。データ信号線１１２は同一列方
向の画素（液晶セル）に表示データに応じた印加電圧を
伝達するデータ信号線であり、ＴＦＴのソース電極（第
２の制御入力端）に接続され、液晶パネルの行方向に沿
ってｑ本設けられている。スイッチング素子１１３は走
査信号によりデータ信号線のデータを画素に伝えるアク
ティブ素子で、ここではＴＦＴで構成される。対向電極
１１４は画素電極１１０を介して液晶セルを挟持し、電
圧を供給するための電極である。対向電極１１４は液晶
セルを挿んで画素電極１１０と対向する位置の基板面に
共通に形成されている。
【００２０】また、ゲートドライバ１０２は液晶パネル
１０１内のｐ本の走査信号線１１１に走査信号を順次に
印加する行方向駆動回路である。ソースドライバ１０３
は液晶パネル１０１内のデータ信号線１１２に表示デー
タに応じた印加電圧を画素信号として供給する列方向駆
動回路であり、この構成は後述するように従来例と異な
る。信号処理回路１０４は外部から映像信号を入力し、
ソースドライバ１０３に対して階調データ１２２又は二
値データ１２３を含む表示データを出力すると共に、切
替信号１２４及び制御信号１２１を出力する回路であ
る。また信号処理回路１０４はゲートドライバ１０２に
対し動作クロック及びスタート信号を含む制御信号１２
０も出力する。
１０１内のｐ本の走査信号線１１１に走査信号を順次に
印加する行方向駆動回路である。ソースドライバ１０３
は液晶パネル１０１内のデータ信号線１１２に表示デー
タに応じた印加電圧を画素信号として供給する列方向駆
動回路であり、この構成は後述するように従来例と異な
る。信号処理回路１０４は外部から映像信号を入力し、
ソースドライバ１０３に対して階調データ１２２又は二
値データ１２３を含む表示データを出力すると共に、切
替信号１２４及び制御信号１２１を出力する回路であ
る。また信号処理回路１０４はゲートドライバ１０２に
対し動作クロック及びスタート信号を含む制御信号１２
０も出力する。
【００２１】制御信号１２０はゲートドライバ１０２の
動作を制御する。制御信号１２１はソースドライバ１０
３の動作を制御する。切替信号１２４はソースドライバ
１０３の内部で階調データ１２２又は二値データ１２３
のいずれか一方で動作するよう切り替える。
動作を制御する。制御信号１２１はソースドライバ１０
３の動作を制御する。切替信号１２４はソースドライバ
１０３の内部で階調データ１２２又は二値データ１２３
のいずれか一方で動作するよう切り替える。
【００２２】ソースドライバ１０３の１つの回路構成例
を図２に示す。本図に示すようにこのソースドライバ１
０３Ａは、階調データ用のシフトレジスタ回路２０１、
二値データ用のシフトレジスタ回路２０２、階調データ
用のラッチ回路２０３、二調データ用のラッチ回路２０
４、階調データ用のＤＡ変換回路２０５、二調データ用
の電圧選択回路２０６、及び出力切替回路２０７を含ん
で構成される。
を図２に示す。本図に示すようにこのソースドライバ１
０３Ａは、階調データ用のシフトレジスタ回路２０１、
二値データ用のシフトレジスタ回路２０２、階調データ
用のラッチ回路２０３、二調データ用のラッチ回路２０
４、階調データ用のＤＡ変換回路２０５、二調データ用
の電圧選択回路２０６、及び出力切替回路２０７を含ん
で構成される。
【００２３】シフトレジスタ回路２０１は、１画素ｎビ
ットの階調データをｑ個の画素数だけシリアル形式で入
力し、順次シフトして記憶し、パラレル形式で出力する
第１のシフトレジスタ回路である。ラッチ回路２０３
は、ロード信号によってシフトレジスタ回路２０１から
ｎビットデータをｑ画素分同時に取り込み、液晶パネル
１０１全体又は特定部分の走査信号線１１１に走査信号
が印加されてスイッチング素子１１３がオン状態の間、
即ち１水平期間の間、各列の画素に対する表示データを
保持する第１のラッチ回路である。ＤＡ変換回路２０５
は階調データを表示するときにのみ動作し、ラッチ回路
２０３に保持されている各列の画素へのｎビットの表示
データをアナログ電圧に変換し、各列における画素信号
Ｘ１，Ｘ２，Ｘ３・・・としてスイッチング素子の第２
の制御入力端に出力する回路である。ＤＡ変換回路２０
５はリファレンス電圧よって電源が供給され、出力レベ
ルが設定される。
ットの階調データをｑ個の画素数だけシリアル形式で入
力し、順次シフトして記憶し、パラレル形式で出力する
第１のシフトレジスタ回路である。ラッチ回路２０３
は、ロード信号によってシフトレジスタ回路２０１から
ｎビットデータをｑ画素分同時に取り込み、液晶パネル
１０１全体又は特定部分の走査信号線１１１に走査信号
が印加されてスイッチング素子１１３がオン状態の間、
即ち１水平期間の間、各列の画素に対する表示データを
保持する第１のラッチ回路である。ＤＡ変換回路２０５
は階調データを表示するときにのみ動作し、ラッチ回路
２０３に保持されている各列の画素へのｎビットの表示
データをアナログ電圧に変換し、各列における画素信号
Ｘ１，Ｘ２，Ｘ３・・・としてスイッチング素子の第２
の制御入力端に出力する回路である。ＤＡ変換回路２０
５はリファレンス電圧よって電源が供給され、出力レベ
ルが設定される。
【００２４】シフトレジスタ回路２０２は、１画素１ビ
ットの二値データをｑ個の画素数だけシリアル形式で入
力し、順次シフトして記憶し、パラレル形式で出力する
第２のシフトレジスタ回路である。ラッチ回路２０４
は、ロード信号によってシフトレジスタ回路２０２から
データを取り込み、液晶パネル１０１全体又は特定部分
の走査信号線１１１に走査信号が印加されてスイッチン
グ素子１１３がオン状態の間、各列の画素への表示デー
タを保持しておく第２のラッチ回路である。電圧選択回
路２０６は二値データを表示するときにのみ動作し、ラ
ッチ回路２０４から出力された１ビットの信号をHigh電
圧又はLow 電圧に変換し、各列における画素信号Ｙ１，
Ｙ２，Ｙ３・・・として出力する回路である。
ットの二値データをｑ個の画素数だけシリアル形式で入
力し、順次シフトして記憶し、パラレル形式で出力する
第２のシフトレジスタ回路である。ラッチ回路２０４
は、ロード信号によってシフトレジスタ回路２０２から
データを取り込み、液晶パネル１０１全体又は特定部分
の走査信号線１１１に走査信号が印加されてスイッチン
グ素子１１３がオン状態の間、各列の画素への表示デー
タを保持しておく第２のラッチ回路である。電圧選択回
路２０６は二値データを表示するときにのみ動作し、ラ
ッチ回路２０４から出力された１ビットの信号をHigh電
圧又はLow 電圧に変換し、各列における画素信号Ｙ１，
Ｙ２，Ｙ３・・・として出力する回路である。
【００２５】出力切替回路２０７は、画素信号Ｘ１，Ｘ
２，Ｘ３・・・、画素信号Ｙ１，Ｙ２，Ｙ３・・・を入
力し、切替信号１２４に基づき、多階調の画素信号Ｘｊ
（ｊ＝１，２，３・・・ｑ）又は二階調の画素信号Ｙｊ
（ｊ＝１，２，３・・・ｑ）を選択し、夫々のデータ信
号線１１２に出力する回路である。
２，Ｘ３・・・、画素信号Ｙ１，Ｙ２，Ｙ３・・・を入
力し、切替信号１２４に基づき、多階調の画素信号Ｘｊ
（ｊ＝１，２，３・・・ｑ）又は二階調の画素信号Ｙｊ
（ｊ＝１，２，３・・・ｑ）を選択し、夫々のデータ信
号線１１２に出力する回路である。
【００２６】次に液晶表示パネル１０１への画像表示に
ついて、図１及び図２を用いて説明する。図１の信号処
理回路１０４はゲートドライバ１０２に対して制御信号
１２０を出力し、液晶パネル１０１の任意の行の走査信
号線１１１に走査信号を印加する。すると、その行のス
イッチング素子１１３はオン状態となり、各列のデータ
信号線１１２と画素電極１１０とが導通する。予め信号
処理回路１０４は、走査信号を供給している行の各列の
画素に表示する階調データ１２２又は二値データ１２３
をソースドライバ１０３に供給しておく。ソースドライ
バ１０３はスイッチング素子１１３がオン状態となって
いる間、表示データを画素信号に変換して出力する。そ
して、信号処理回路１０４は、例えば液晶パネル１０１
の最上行から最下行にかけて順次走査を行うことで、全
画面に情報を表示する。
ついて、図１及び図２を用いて説明する。図１の信号処
理回路１０４はゲートドライバ１０２に対して制御信号
１２０を出力し、液晶パネル１０１の任意の行の走査信
号線１１１に走査信号を印加する。すると、その行のス
イッチング素子１１３はオン状態となり、各列のデータ
信号線１１２と画素電極１１０とが導通する。予め信号
処理回路１０４は、走査信号を供給している行の各列の
画素に表示する階調データ１２２又は二値データ１２３
をソースドライバ１０３に供給しておく。ソースドライ
バ１０３はスイッチング素子１１３がオン状態となって
いる間、表示データを画素信号に変換して出力する。そ
して、信号処理回路１０４は、例えば液晶パネル１０１
の最上行から最下行にかけて順次走査を行うことで、全
画面に情報を表示する。
【００２７】このとき信号処理回路１０４は、走査する
行の各列の画素への表示データの種類に応じて、ｎビッ
トの階調データ１２２又は二値データ１２３を出力し、
これらを切り替えるための切替信号１２４をソースドラ
イバ１０３に出力する。尚、二値データ１２３は、信号
処理回路１０４が内部で生成される場合もあり、外部か
ら映像信号と別系統で入力される場合もある。
行の各列の画素への表示データの種類に応じて、ｎビッ
トの階調データ１２２又は二値データ１２３を出力し、
これらを切り替えるための切替信号１２４をソースドラ
イバ１０３に出力する。尚、二値データ１２３は、信号
処理回路１０４が内部で生成される場合もあり、外部か
ら映像信号と別系統で入力される場合もある。
【００２８】図２のソースドライバ１０３Ａに入力され
る表示データが階調データの場合、シフトレジスタ回路
２０１は制御信号１２１に含まれるスタート信号とクロ
ック信号を用いて各走査行の各列の画素への表示データ
を順次記憶する。次にラッチ回路２０３は制御信号１２
１に含まれるロード信号により、シフトレジスタ回路２
０１に記憶している表示データを一時保持し、ＤＡ変換
回路２０５に出力する。その間、シフトレジスタ回路２
０１は次の走査行の表示データを順次記憶する。ＤＡ変
換回路２０５は液晶セルの特性に応じたリファレンス電
圧を用いて、各画素へのｎビットの表示データをアナロ
グ電圧に変換し、画素信号Ｘ１，Ｘ２，Ｘ３・・・とし
て出力する。
る表示データが階調データの場合、シフトレジスタ回路
２０１は制御信号１２１に含まれるスタート信号とクロ
ック信号を用いて各走査行の各列の画素への表示データ
を順次記憶する。次にラッチ回路２０３は制御信号１２
１に含まれるロード信号により、シフトレジスタ回路２
０１に記憶している表示データを一時保持し、ＤＡ変換
回路２０５に出力する。その間、シフトレジスタ回路２
０１は次の走査行の表示データを順次記憶する。ＤＡ変
換回路２０５は液晶セルの特性に応じたリファレンス電
圧を用いて、各画素へのｎビットの表示データをアナロ
グ電圧に変換し、画素信号Ｘ１，Ｘ２，Ｘ３・・・とし
て出力する。
【００２９】一方、ソースドライバ１０３Ａに入力され
る表示データが二値データの場合、シフトレジスタ回路
２０２はスタート信号を受けて、クロック信号を用いて
走査行の各列の画素への表示データを順次記憶する。次
にラッチ回路２０４はロード信号によりシフトレジスタ
回路２０２に記憶している表示データを一時保持し、出
力電圧変換回路である電圧選択回路２０６に出力する。
その間、シフトレジスタ回路２０２は次の走査行の表示
データを順次記憶する。電圧選択回路２０６は、表示デ
ータに応じて液晶セルに印加する最高レベルの電圧（Hi
gh電圧）、又は最低レベルの電圧（Low 電圧）を選択
し、画素信号Ｙ１，Ｙ２，Ｙ３・・・として出力する。
る表示データが二値データの場合、シフトレジスタ回路
２０２はスタート信号を受けて、クロック信号を用いて
走査行の各列の画素への表示データを順次記憶する。次
にラッチ回路２０４はロード信号によりシフトレジスタ
回路２０２に記憶している表示データを一時保持し、出
力電圧変換回路である電圧選択回路２０６に出力する。
その間、シフトレジスタ回路２０２は次の走査行の表示
データを順次記憶する。電圧選択回路２０６は、表示デ
ータに応じて液晶セルに印加する最高レベルの電圧（Hi
gh電圧）、又は最低レベルの電圧（Low 電圧）を選択
し、画素信号Ｙ１，Ｙ２，Ｙ３・・・として出力する。
【００３０】出力切替回路２０７は信号処理回路１０４
の出力する切替信号１２４に従い、ＤＡ変換回路２０５
から出力される画素信号Ｘｉ、又は電圧選択回路２０６
から出力される画素信号Ｙｉを切り替えて出力する。ソ
ースドライバ１０３Ａに入力されるデータが階調データ
の場合、シフトレジスタ回路２０２、ラッチ回路２０
４、電圧選択回路２０６の動作は停止させる。また、ソ
ースドライバ１０３Ａに入力されるデータが二値データ
の場合は、シフトレジスタ回路２０１、ラッチ回路２０
３、ＤＡ変換回路２０５の動作は停止させる。尚、ソー
スドライバ１０３Ａの電力はその大半がＤＡ変換回路２
０５で消費されるので、ソースドライバ１０３Ａに入力
されるデータが二値データの場合は、ＤＡ変換回路２０
５の動作のみを停止させ、ソースドライバ１０３に入力
されるデータが階調データの場合、全ての回路を動作状
態にしておいても良い。
の出力する切替信号１２４に従い、ＤＡ変換回路２０５
から出力される画素信号Ｘｉ、又は電圧選択回路２０６
から出力される画素信号Ｙｉを切り替えて出力する。ソ
ースドライバ１０３Ａに入力されるデータが階調データ
の場合、シフトレジスタ回路２０２、ラッチ回路２０
４、電圧選択回路２０６の動作は停止させる。また、ソ
ースドライバ１０３Ａに入力されるデータが二値データ
の場合は、シフトレジスタ回路２０１、ラッチ回路２０
３、ＤＡ変換回路２０５の動作は停止させる。尚、ソー
スドライバ１０３Ａの電力はその大半がＤＡ変換回路２
０５で消費されるので、ソースドライバ１０３Ａに入力
されるデータが二値データの場合は、ＤＡ変換回路２０
５の動作のみを停止させ、ソースドライバ１０３に入力
されるデータが階調データの場合、全ての回路を動作状
態にしておいても良い。
【００３１】このような構成をとることにより、液晶パ
ネル１０１の任意の部分に階調データと二値データを混
在させることができる。二値データを表示するときは、
ＤＡ変換回路２０５の動作を止めることができるので、
液晶表示装置の消費電力を削減できる。
ネル１０１の任意の部分に階調データと二値データを混
在させることができる。二値データを表示するときは、
ＤＡ変換回路２０５の動作を止めることができるので、
液晶表示装置の消費電力を削減できる。
【００３２】また、図１のソースドライバ１０３は、図
３に示すソースドライバ１０３Ｂのように構成してもよ
い。即ち、このソースドライバ１０３Ｂは、階調データ
／二値データ用のシフトレジスタ回路３０１、階調デー
タ／二値データ用のラッチ回路３０２、階調データ用の
ＤＡ変換回路３０５、二値データ用の電圧選択回路３０
６、及び出力切替回路３０７を含んで構成される。そし
て信号処理回路１０４から出力されるｎビットの表示デ
ータの内、例えば上位１ビットは二値データ用とし、こ
れより下位ビット（ｎ−１ビット）は階調データ用とす
る。
３に示すソースドライバ１０３Ｂのように構成してもよ
い。即ち、このソースドライバ１０３Ｂは、階調データ
／二値データ用のシフトレジスタ回路３０１、階調デー
タ／二値データ用のラッチ回路３０２、階調データ用の
ＤＡ変換回路３０５、二値データ用の電圧選択回路３０
６、及び出力切替回路３０７を含んで構成される。そし
て信号処理回路１０４から出力されるｎビットの表示デ
ータの内、例えば上位１ビットは二値データ用とし、こ
れより下位ビット（ｎ−１ビット）は階調データ用とす
る。
【００３３】シフトレジスタ回路３０１は、１画素（ｎ
−１）ビットの階調データ、又は１ビットの二値データ
をｑ個の画素数だけシリアル形式で入力し、順次シフト
して記憶し、パラレル形式で出力する回路である。ラッ
チ回路３０２は、ロード信号によってシフトレジスタ回
路３０１からデータを取り込み、液晶パネル１０１全体
又は特定部分の走査信号線１１１に走査信号が印加され
てスイッチング素子１１３がオン状態の間、各列の画素
電極１１０への表示データを記憶しておく回路である。
ＤＡ変換回路３０５はラッチ回路３０２から（ｎ−１）
ビットの階調データが入力されると、リファレンス電圧
を用いてアナログ電圧に変換し、各列における画素信号
Ｘ１，Ｘ２，Ｘ３・・・として画素電極１１０に出力す
る回路である。
−１）ビットの階調データ、又は１ビットの二値データ
をｑ個の画素数だけシリアル形式で入力し、順次シフト
して記憶し、パラレル形式で出力する回路である。ラッ
チ回路３０２は、ロード信号によってシフトレジスタ回
路３０１からデータを取り込み、液晶パネル１０１全体
又は特定部分の走査信号線１１１に走査信号が印加され
てスイッチング素子１１３がオン状態の間、各列の画素
電極１１０への表示データを記憶しておく回路である。
ＤＡ変換回路３０５はラッチ回路３０２から（ｎ−１）
ビットの階調データが入力されると、リファレンス電圧
を用いてアナログ電圧に変換し、各列における画素信号
Ｘ１，Ｘ２，Ｘ３・・・として画素電極１１０に出力す
る回路である。
【００３４】電圧選択回路３０６はラッチ回路３０２か
ら上位１ビットの信号が入力されると、High電圧又はLo
w 電圧に変換し、各列における画素信号Ｙ１，Ｙ２，Ｙ
３・・・として出力する回路である。出力切替回路３０
７は、画素信号Ｘ１，Ｘ２，Ｘ３・・・、画素信号Ｙ
１，Ｙ２，Ｙ３・・・を入力し、切替信号１２４に基づ
き、多階調の画素信号Ｘｊ（ｊ＝１，２，３・・・ｑ）
又は二階調の画素信号Ｙｊ（ｊ＝１，２，３・・・ｑ）
を選択し、夫々のデータ信号線１１２に出力する回路で
ある。
ら上位１ビットの信号が入力されると、High電圧又はLo
w 電圧に変換し、各列における画素信号Ｙ１，Ｙ２，Ｙ
３・・・として出力する回路である。出力切替回路３０
７は、画素信号Ｘ１，Ｘ２，Ｘ３・・・、画素信号Ｙ
１，Ｙ２，Ｙ３・・・を入力し、切替信号１２４に基づ
き、多階調の画素信号Ｘｊ（ｊ＝１，２，３・・・ｑ）
又は二階調の画素信号Ｙｊ（ｊ＝１，２，３・・・ｑ）
を選択し、夫々のデータ信号線１１２に出力する回路で
ある。
【００３５】このような構成によれば、二値データ用の
シフトレジスタ回路とラッチ回路とを省略することがで
きる。二値データが入力される場合は、シフトレジスタ
回路３０１とラッチ回路３０２の１ビットのみを用い画
素信号を生成し、ＤＡ変換回路３０５は休止させる。そ
してラッチ回路３０３の出力するｎビットの内、上位１
ビットのみを電圧選択回路３０６に入力する。出力切替
回路３０７は切替信号１２４により、階調データ及び二
値データのいずれか一方を切り替えて出力する。
シフトレジスタ回路とラッチ回路とを省略することがで
きる。二値データが入力される場合は、シフトレジスタ
回路３０１とラッチ回路３０２の１ビットのみを用い画
素信号を生成し、ＤＡ変換回路３０５は休止させる。そ
してラッチ回路３０３の出力するｎビットの内、上位１
ビットのみを電圧選択回路３０６に入力する。出力切替
回路３０７は切替信号１２４により、階調データ及び二
値データのいずれか一方を切り替えて出力する。
【００３６】尚、液晶表示装置において、ソースドライ
バを複数用いることにより、二値データと階調データを
同じ行内の画素で混在させることも可能である。また本
実施の形態のソースドライバを単純マトリックス駆動方
式の液晶表示装置にも用いることができる。
バを複数用いることにより、二値データと階調データを
同じ行内の画素で混在させることも可能である。また本
実施の形態のソースドライバを単純マトリックス駆動方
式の液晶表示装置にも用いることができる。
【００３７】
【発明の効果】以上のように請求項１〜４記載の液晶表
示装置によれば、液晶パネルの任意の一部に階調データ
と二値データを混在させることができる。
示装置によれば、液晶パネルの任意の一部に階調データ
と二値データを混在させることができる。
【００３８】また請求項５，６記載の液晶表示装置によ
れば、二値データを表示するときはソースドライバの消
費電力を削減することができる。
れば、二値データを表示するときはソースドライバの消
費電力を削減することができる。
【図１】本発明の一実施の形態による液晶表示装置の全
体構成図である。
体構成図である。
【図２】本実施の形態の液晶表示装置に用いられる第１
のソースドライバの回路構成図である。
のソースドライバの回路構成図である。
【図３】本実施の形態の液晶表示装置に用いられる第２
のソースドライバの回路構成図である。
のソースドライバの回路構成図である。
【図４】従来例の液晶表示装置の全体構成図である。
【図５】従来例の液晶表示装置に用いられるソースドラ
イバの回路構成図である。
イバの回路構成図である。
１０１ 液晶パネル １０２ ゲートドライバ １０３，１０３Ａ，１０３Ｂ ソースドライバ １０４ 信号処理回路 １１０ 画素電極 １１１ 走査信号線 １１２ データ信号線 １１３ スイッチング素子 １１４ 対向電極 １２０，１２１ 制御信号 １２２ 階調データ １２３ 二値データ １２４ 切替信号 ２０１，２０２，３０１ シフトレジスタ回路 ２０３，２０４，３０２ ラッチ回路 ２０５，３０５ ＤＡ変換回路 ２０６，３０６ 電圧選択回路 ２０７，３０７ 出力切替回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ Ｆターム(参考） 2H093 NA16 NC13 NC14 NC22 NC23 NC24 NC26 NC34 NC59 NC90 ND02 ND39 5C006 AA01 AA16 AF83 BB12 BB16 BC12 BF03 BF04 BF24 FA47 5C058 AA09 BA01 BA07 BB05 5C080 AA10 BB05 DD26 EE29 FF11 FF12 JJ02
Claims (6)
- 【請求項１】 映像信号を液晶パネルに表示する液晶表
示装置であって、 画素単位で前記液晶パネルの行方向及び列方向に配置さ
れた複数の画素電極と、 液晶セルと、 前記画素電極に接続された制御出力端、選択走査信号が
入力される第１の制御入力端、行方向走査の画素信号が
与えられる第２の制御入力端を有し、前記液晶パネルの
マトリクス位置に配置された複数のスイッチング素子
と、 前記スイッチング素子において同一走査行の前記スイッ
チング素子の第１の制御入力端に夫々接続され、前記液
晶パネルに形成された複数の行方向信号線と、 前記スイッチング素子において同一列位置の第２の制御
入力端に夫々接続され、前記液晶パネルに形成された複
数の列方向信号線と、 前記複数の行方向信号線に選択走査信号を順次に出力す
る行方向駆動回路と、 前記複数の列方向信号線に表示データに対応した画素信
号を出力する列方向駆動回路と、 前記行方向駆動回路及び前記列方向駆動回路に対して動
作クロックを含む制御信号を出力すると共に、前記列方
向駆動回路に対して前記液晶パネルで表示する表示デー
タを出力する信号処理回路と、を具備し、 前記信号処理回路は、 前記列方向駆動回路に対する表示データとして多階調デ
ータ又は二値データを出力すると共に、前記多階調デー
タと二値データの切り替えタイミングを指示する切替信
号を出力するものであり、 前記列方向駆動回路は、 前記信号処理回路から出力される前記切替信号により、
多階調データ又は二値データを電圧変換した画素信号を
切り替えて前記スイッチング素子の第２の制御入力端に
出力することを特徴とする液晶表示装置。 - 【請求項２】 映像信号を液晶パネルに表示する液晶表
示装置であって、 画素単位で前記液晶パネルの行方向及び列方向に配置さ
れた複数の画素電極と、 液晶セルと、 前記液晶パネルに形成された複数の行方向信号線と、 前記液晶パネルに形成された複数の列方向信号線と、 前記複数の行方向信号線に選択走査信号を出力する行方
向駆動回路と、 前記複数の列方向信号線に表示データに対応した画素信
号を出力する列方向駆動回路と、 前記行方向駆動回路及び前記列方向駆動回路に対して動
作クロックを含む制御信号を出力すると共に、前記列方
向駆動回路に対して前記液晶パネルで表示する表示デー
タを出力する信号処理回路と、を具備し、 前記信号処理回路は、 前記列方向駆動回路に対する表示データとして多階調デ
ータ又は二値データを出力すると共に、前記多階調デー
タと二値データの切り替えタイミングを指示する切替信
号を出力するものであり、 前記列方向駆動回路は、 前記信号処理回路から出力される前記切替信号により、
多階調データ又は二値データを電圧変換した画素信号を
切り替えて前記列方向信号線に出力することを特徴とす
る液晶表示装置。 - 【請求項３】 前記信号処理回路は、 前記列方向駆動回路に対する表示データとして多階調デ
ータ又は二値データを出力するとき、多階調データをｎ
ビット幅（ｎは２以上の整数）で出力し、二値データを
１ビット幅で出力することを特徴とする請求項１又は２
記載の液晶表示装置。 - 【請求項４】 前記信号処理回路は、 前記列方向駆動回路に対する表示データとして多階調デ
ータ及び二値データをｎビット幅で出力するとき、多階
調データをｎ−１ビット幅（ｎは２以上の整数）で出力
し、二値データを１ビット幅で出力することを特徴とす
る請求項１又は２記載の液晶表示装置。 - 【請求項５】 前記列方向駆動回路は、 前記多階調データがｎビット幅（ｎは２以上の整数）で
与えられ、二値データが１ビット幅で与えられるとき、 前記多階調データを一行画素分順次に入力し、一行画素
分同時に出力する第１のシフトレジスタと、 前記第１のシフトレジスタの出力データを少なくとも１
水平期間保持する第１のラッチ回路と、 前記第１のラッチ回路に保持された一行画素分の表示デ
ータをＤ／Ａ変換するＤＡ変換回路と、 前記二値データを一行画素分順次に入力し、一行画素分
同時に出力する第２のシフトレジスタと、 前記第２のシフトレジスタの出力データを少なくとも１
水平期間保持する第２のラッチ回路と、 前記第２のラッチ回路に保持された一行画素分の表示デ
ータを二値の電圧に変換する電圧選択回路と、 前記ＤＡ変換回路の出力又は前記電圧選択回路の出力
を、前記信号処理回路の切替信号により切り替えて出力
する出力切替回路と、を有し、 前記二値データを電圧変換して前記液晶パネルの列方向
信号線に出力するとき、前記ＤＡ変換回路の動作を休止
させることを特徴とする請求項１又は２記載の液晶表示
装置。 - 【請求項６】 前記列方向駆動回路は、 前記表示データとして多階調データがｎ−１ビット幅
（ｎは２以上の整数）で与えられ、二値データが１ビッ
ト幅で与えられるとき、 前記表示データを一行画素分順次に入力し、一行画素分
同時に出力するシフトレジスタと、 前記シフトレジスタの出力データを少なくとも１水平期
間保持するラッチ回路と、 前記ラッチ回路に保持されたｎビット幅の表示データの
内、ｎ−１ビット幅の多階調データをＤ／Ａ変換するＤ
Ａ変換回路と、 前記ラッチ回路に保持されたｎビット幅の表示データの
内、１ビット幅の二値データを電圧変換する電圧選択回
路と、 前記ＡＤ変換回路の出力又は前記電圧選択回路の出力
を、前記信号処理回路の切替信号により切り替えて出力
する出力切替回路と、を有し、 前記二値データを電圧変換して前記液晶パネルの列方向
信号線に出力するとき、前記ＤＡ変換回路の動作を休止
させることを特徴とする請求項１又は２記載の液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151557A JP2001331153A (ja) | 2000-05-23 | 2000-05-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151557A JP2001331153A (ja) | 2000-05-23 | 2000-05-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001331153A true JP2001331153A (ja) | 2001-11-30 |
Family
ID=18657098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151557A Pending JP2001331153A (ja) | 2000-05-23 | 2000-05-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001331153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047060A1 (fr) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Dispositif d'affichage a matrice active et terminal mobile utilisant ce dispositif |
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| JP2006171034A (ja) * | 2004-12-10 | 2006-06-29 | Sony Corp | 表示装置および携帯端末 |
| JP2009186442A (ja) * | 2008-02-08 | 2009-08-20 | Olympus Corp | 画像処理装置、画像処理装置の信頼性評価方法および画像処理プログラム |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH01123293A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 表示装置 |
| JPH05165425A (ja) * | 1991-12-17 | 1993-07-02 | Rhythm Watch Co Ltd | 液晶表示板制御装置 |
| JPH10326084A (ja) * | 1997-05-23 | 1998-12-08 | Sony Corp | 表示装置 |
| JPH11133921A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 表示制御回路及び表示制御方法 |
| JP2001005421A (ja) * | 1999-06-23 | 2001-01-12 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置および電子機器 |
| JP2001188499A (ja) * | 1999-12-28 | 2001-07-10 | Koninkl Philips Electronics Nv | 表示装置 |
| JP2001264814A (ja) * | 2000-03-22 | 2001-09-26 | Toshiba Corp | 液晶表示装置及びその駆動方法 |
-
2000
- 2000-05-23 JP JP2000151557A patent/JP2001331153A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH01123293A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 表示装置 |
| JPH05165425A (ja) * | 1991-12-17 | 1993-07-02 | Rhythm Watch Co Ltd | 液晶表示板制御装置 |
| JPH10326084A (ja) * | 1997-05-23 | 1998-12-08 | Sony Corp | 表示装置 |
| JPH11133921A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 表示制御回路及び表示制御方法 |
| JP2001005421A (ja) * | 1999-06-23 | 2001-01-12 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置および電子機器 |
| JP2001188499A (ja) * | 1999-12-28 | 2001-07-10 | Koninkl Philips Electronics Nv | 表示装置 |
| JP2001264814A (ja) * | 2000-03-22 | 2001-09-26 | Toshiba Corp | 液晶表示装置及びその駆動方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047060A1 (fr) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Dispositif d'affichage a matrice active et terminal mobile utilisant ce dispositif |
| US6839043B2 (en) | 2000-12-06 | 2005-01-04 | Sony Corporation | Active matrix display device and mobile terminal using the device |
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| JP2006171034A (ja) * | 2004-12-10 | 2006-06-29 | Sony Corp | 表示装置および携帯端末 |
| JP4492334B2 (ja) * | 2004-12-10 | 2010-06-30 | ソニー株式会社 | 表示装置および携帯端末 |
| JP2009186442A (ja) * | 2008-02-08 | 2009-08-20 | Olympus Corp | 画像処理装置、画像処理装置の信頼性評価方法および画像処理プログラム |
| US8811728B2 (en) | 2008-02-08 | 2014-08-19 | Olympus Corporation | Image processing apparatus and computer program product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236388B1 (en) | Image display system for displaying images of different resolutions | |
| JP4471444B2 (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
| KR100921312B1 (ko) | 표시용 구동 회로 | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| JP2852042B2 (ja) | 表示装置 | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| JPH07281636A (ja) | 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路 | |
| JP2003528518A (ja) | 液晶マトリックス表示装置用制御回路 | |
| JP4734514B2 (ja) | 駆動電圧をディスプレイパネルに提供するシステム | |
| JP4492334B2 (ja) | 表示装置および携帯端末 | |
| JP2002215092A (ja) | 画像表示装置 | |
| US7538753B2 (en) | Display device and electronic apparatus | |
| EP0994458B1 (en) | Video signal driver for matrix display | |
| JPH05341734A (ja) | 液晶表示装置 | |
| JP2003167556A (ja) | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 | |
| JP2001331153A (ja) | 液晶表示装置 | |
| JP2001337657A (ja) | 液晶表示装置 | |
| JP3943605B2 (ja) | 多階調表示装置 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JP4085323B2 (ja) | フラットディスプレイ装置及び携帯端末装置 | |
| JP2000098334A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
| JP3526471B2 (ja) | 多階調表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100929 |