JP2001264814A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JP2001264814A JP2001264814A JP2000080442A JP2000080442A JP2001264814A JP 2001264814 A JP2001264814 A JP 2001264814A JP 2000080442 A JP2000080442 A JP 2000080442A JP 2000080442 A JP2000080442 A JP 2000080442A JP 2001264814 A JP2001264814 A JP 2001264814A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- pixel electrode
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 携帯電話等に用いられる液晶表示装置におい
て、待ち受け時には低消費電力でマルチカラー表示を行
い、また通話時にはフルカラーによる中間調表示や動画
表示を行うことができるようにする。 【解決手段】 画素電極１３と１１信号線とを第１のス
イッチ素子１４で接続するとともに、画素電極１３とデ
ィジタルメモリ１８との間を第２のスイッチ素子１７で
接続し、通話時には、第２のスイッチ素子１７をオフし
て、第１のスイッチ素子１４をオンすることにより、信
号線１１から供給される映像信号で画像表示を行い、ま
た待ち受け時には、第１のスイッチ素子１４をオフし
て、第２のスイッチ素子１７をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、ディジタルメ
モリ１８に保持された映像信号で画像表示するようにし
た。
て、待ち受け時には低消費電力でマルチカラー表示を行
い、また通話時にはフルカラーによる中間調表示や動画
表示を行うことができるようにする。 【解決手段】 画素電極１３と１１信号線とを第１のス
イッチ素子１４で接続するとともに、画素電極１３とデ
ィジタルメモリ１８との間を第２のスイッチ素子１７で
接続し、通話時には、第２のスイッチ素子１７をオフし
て、第１のスイッチ素子１４をオンすることにより、信
号線１１から供給される映像信号で画像表示を行い、ま
た待ち受け時には、第１のスイッチ素子１４をオフし
て、第２のスイッチ素子１７をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、ディジタルメ
モリ１８に保持された映像信号で画像表示するようにし
た。
Description
【０００１】
【発明の属する技術分野】この発明は、携帯電話や電子
ブック等に使用される高画質、低消費電力な液晶表示装
置及びその駆動方法に関する。
ブック等に使用される高画質、低消費電力な液晶表示装
置及びその駆動方法に関する。
【０００２】
【従来の技術】従来、液晶表示装置は軽量、薄型、低消
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使われている。この
ような小型情報端末は、一般にバッテリー駆動方式が採
用されていることから、低消費電力化が重要な課題とな
っている。
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使われている。この
ような小型情報端末は、一般にバッテリー駆動方式が採
用されていることから、低消費電力化が重要な課題とな
っている。
【０００３】とくに携帯電話においては、待ち受け時間
中に低消費電力で表示できることが求められており、こ
れを実現するための技術としては、例えば特開昭５８−
２３０９１号などが挙げられる。ここに開示された画像
表示装置は、画素内にディジタルメモリを備えており、
待ち受け時（静止画表示時）には、液晶を交流駆動する
ための交流駆動回路のみを動作させ、その他の周辺駆動
回路を止めることにより、大幅な消費電力の低減を図っ
ている。
中に低消費電力で表示できることが求められており、こ
れを実現するための技術としては、例えば特開昭５８−
２３０９１号などが挙げられる。ここに開示された画像
表示装置は、画素内にディジタルメモリを備えており、
待ち受け時（静止画表示時）には、液晶を交流駆動する
ための交流駆動回路のみを動作させ、その他の周辺駆動
回路を止めることにより、大幅な消費電力の低減を図っ
ている。
【０００４】
【発明が解決しようとする課題】しかし、上記特開昭５
８−２３０９１号の画像表示装置では、画素電圧が二値
に制限されるため、二値の画像しか表示することができ
なかった。
８−２３０９１号の画像表示装置では、画素電圧が二値
に制限されるため、二値の画像しか表示することができ
なかった。
【０００５】最近では、携帯電話においてもインターネ
ットやＴＶ電話等のカラー中間調表示や動画表示が始ま
っており、待ち受け時に低消費電力であるだけでなく、
通話時にはカラーの高画質表示を行うことが求められて
いるが、上記画像表示装置では、待ち受け時にマルチカ
ラー表示ができないだけでなく、通話時においてもフル
カラーによる中間調表示や動画表示ができないという問
題点があった。
ットやＴＶ電話等のカラー中間調表示や動画表示が始ま
っており、待ち受け時に低消費電力であるだけでなく、
通話時にはカラーの高画質表示を行うことが求められて
いるが、上記画像表示装置では、待ち受け時にマルチカ
ラー表示ができないだけでなく、通話時においてもフル
カラーによる中間調表示や動画表示ができないという問
題点があった。
【０００６】この発明は、待ち受け時には低消費電力で
マルチカラー表示を行い、また通話時にはフルカラーに
よる中間調表示や動画表示を行うことができる液晶表示
装置及びその駆動方法を提供することを目的とする。
マルチカラー表示を行い、また通話時にはフルカラーに
よる中間調表示や動画表示を行うことができる液晶表示
装置及びその駆動方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、互いに交差して配置された複数
の走査線及び複数の信号線、これら両線の各交差部に配
置された画素電極、前記走査線に供給される走査信号に
よりオン／オフ制御され、オン時に前記信号線と前記画
素電極間を導通させて前記信号線に供給された映像信号
を前記画素電極に書き込む第１のスイッチ素子を含む第
１の電極基板と、前記画素電極に対し所定間隔をもって
対向配置された対向電極を含む第２の電極基板と、前記
第１の電極基板と第２の電極基板との間に狭持された液
晶層と、一水平走査期間毎に前記複数の信号線に映像信
号を供給する信号線駆動回路と、前記一水平走査期間に
対応して前記走査線に走査信号を順次供給する走査線駆
動回路とを備えた液晶表示装置において、前記第１の電
極基板は、前記画素電極と電気的に接続され、前記信号
線に供給された映像信号を保持可能なディジタルメモリ
と、前記画素電極と前記ディジタルメモリとの間に挿入
され、前記画素電極と前記ディジタルメモリ間の導通を
制御する第２のスイッチ素子とを含むことを特徴とす
る。
め、請求項１の発明は、互いに交差して配置された複数
の走査線及び複数の信号線、これら両線の各交差部に配
置された画素電極、前記走査線に供給される走査信号に
よりオン／オフ制御され、オン時に前記信号線と前記画
素電極間を導通させて前記信号線に供給された映像信号
を前記画素電極に書き込む第１のスイッチ素子を含む第
１の電極基板と、前記画素電極に対し所定間隔をもって
対向配置された対向電極を含む第２の電極基板と、前記
第１の電極基板と第２の電極基板との間に狭持された液
晶層と、一水平走査期間毎に前記複数の信号線に映像信
号を供給する信号線駆動回路と、前記一水平走査期間に
対応して前記走査線に走査信号を順次供給する走査線駆
動回路とを備えた液晶表示装置において、前記第１の電
極基板は、前記画素電極と電気的に接続され、前記信号
線に供給された映像信号を保持可能なディジタルメモリ
と、前記画素電極と前記ディジタルメモリとの間に挿入
され、前記画素電極と前記ディジタルメモリ間の導通を
制御する第２のスイッチ素子とを含むことを特徴とす
る。
【０００８】請求項２の発明は、請求項１において、前
記画素電極が金属薄膜で構成された光反射型の画素電極
であることを特徴とする。
記画素電極が金属薄膜で構成された光反射型の画素電極
であることを特徴とする。
【０００９】請求項３の発明は、請求項１において、前
記第２のスイッチ素子が、前記ディジタルメモリの出力
端子及び反転出力端子と前記画素電極との間を接続する
２つのスイッチ素子で構成されることを特徴とする。
記第２のスイッチ素子が、前記ディジタルメモリの出力
端子及び反転出力端子と前記画素電極との間を接続する
２つのスイッチ素子で構成されることを特徴とする。
【００１０】好ましい態様として、前記第１のスイッチ
素子と前記第２のスイッチ素子を、ともにＭＯＳトラン
ジスタで構成する。
素子と前記第２のスイッチ素子を、ともにＭＯＳトラン
ジスタで構成する。
【００１１】請求項４の発明は、請求項１において、前
記ディジタルメモリが、２つのインバータ回路と第３の
スイッチ素子で構成されることを特徴とする。
記ディジタルメモリが、２つのインバータ回路と第３の
スイッチ素子で構成されることを特徴とする。
【００１２】請求項５の発明は、請求項４において、前
記第３のスイッチ素子が、前記第１のスイッチ素子とは
逆チャネルのスイッチ素子であり、前記第３のスイッチ
素子のゲートは前記第１のスイッチ素子のゲートと同じ
走査線に接続されることを特徴とする。
記第３のスイッチ素子が、前記第１のスイッチ素子とは
逆チャネルのスイッチ素子であり、前記第３のスイッチ
素子のゲートは前記第１のスイッチ素子のゲートと同じ
走査線に接続されることを特徴とする。
【００１３】好ましい態様として、前記第３のスイッチ
素子を前記第１のスイッチ素子と相補型のＭＯＳトラン
ジスタで構成する。
素子を前記第１のスイッチ素子と相補型のＭＯＳトラン
ジスタで構成する。
【００１４】請求項６の発明は、請求項１の液晶表示装
置の駆動方法であって、第１の表示期間では、前記第２
のスイッチ素子により前記画素電極と前記ディジタルメ
モリ間の導通をオフし、かつ前記第１のスイッチ素子を
所定周期でオンして、前記信号線に供給された映像信号
を前記画素電極に書き込むことで表示を行い、第２の表
示期間では、前記第２のスイッチ素子をオンし、前記信
号線に供給された映像信号を前記ディジタルメモリに保
持させた後、前記第１のスイッチ素子により前記信号線
と前記画素電極間の導通をオフして、前記ディジタルメ
モリに保持された映像信号を前記画素電極に書き込むこ
とで表示を行うことを特徴とする。
置の駆動方法であって、第１の表示期間では、前記第２
のスイッチ素子により前記画素電極と前記ディジタルメ
モリ間の導通をオフし、かつ前記第１のスイッチ素子を
所定周期でオンして、前記信号線に供給された映像信号
を前記画素電極に書き込むことで表示を行い、第２の表
示期間では、前記第２のスイッチ素子をオンし、前記信
号線に供給された映像信号を前記ディジタルメモリに保
持させた後、前記第１のスイッチ素子により前記信号線
と前記画素電極間の導通をオフして、前記ディジタルメ
モリに保持された映像信号を前記画素電極に書き込むこ
とで表示を行うことを特徴とする。
【００１５】請求項７の発明は、請求項６において、前
記第２の表示期間では、１フレーム毎に前記第２のスイ
ッチ素子を構成する２つのスイッチ素子を交互にオン
し、かつ前記対向電極の電位を反転させることを特徴と
する。
記第２の表示期間では、１フレーム毎に前記第２のスイ
ッチ素子を構成する２つのスイッチ素子を交互にオン
し、かつ前記対向電極の電位を反転させることを特徴と
する。
【００１６】上記請求項１乃至７の発明によれば、第１
の表示期間では、前記第２のスイッチ素子をオフして、
前記第１のスイッチ素子をオンすることにより、前記信
号線から供給される映像信号で画像表示を行い、また第
２の表示期間では、前記第１のスイッチ素子をオフし
て、前記第２のスイッチ素子をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、前記ディジタ
ルメモリに保持された映像信号で画像表示を行なうた
め、通話時（第１の表示期間）には、通常のフルカラー
による中間調／動画表示を行うことができ、また待ち受
け時（第２の表示期間）には、低消費電力でマルチカラ
ー表示を行うことができる。
の表示期間では、前記第２のスイッチ素子をオフして、
前記第１のスイッチ素子をオンすることにより、前記信
号線から供給される映像信号で画像表示を行い、また第
２の表示期間では、前記第１のスイッチ素子をオフし
て、前記第２のスイッチ素子をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、前記ディジタ
ルメモリに保持された映像信号で画像表示を行なうた
め、通話時（第１の表示期間）には、通常のフルカラー
による中間調／動画表示を行うことができ、また待ち受
け時（第２の表示期間）には、低消費電力でマルチカラ
ー表示を行うことができる。
【００１７】
【発明の実施の形態】以下、この発明に係わる液晶表示
装置及びその駆動方法を、アクティブマトリクス型液晶
表示装置に適用した場合の実施形態について説明する。
装置及びその駆動方法を、アクティブマトリクス型液晶
表示装置に適用した場合の実施形態について説明する。
【００１８】図３は、この実施形態に係わるアクティブ
マトリクス型液晶表示装置の回路構成図であり、図４は
図３の概略断面図である。
マトリクス型液晶表示装置の回路構成図であり、図４は
図３の概略断面図である。
【００１９】この液晶表示装置１００は、複数の表示画
素１０が形成された表示画素部１１０、走査線駆動回路
１２０及び信号線駆動回路１３０とから構成されてい
る。
素１０が形成された表示画素部１１０、走査線駆動回路
１２０及び信号線駆動回路１３０とから構成されてい
る。
【００２０】この実施形態において、走査線駆動回路１
２０及び信号線駆動回路１３０は、アレイ基板１０１上
において、後述する信号線１１、走査線１２及び画素電
極１３などと一体に形成されている。
２０及び信号線駆動回路１３０は、アレイ基板１０１上
において、後述する信号線１１、走査線１２及び画素電
極１３などと一体に形成されている。
【００２１】表示画素部１１０は、アレイ基板１０１上
に複数本の信号線１１及びこれと交差する複数本の走査
線１２が図示しない絶縁膜を介してマトリクス状に配置
されており、両線の各交差部には表示画素１０が配置さ
れている。
に複数本の信号線１１及びこれと交差する複数本の走査
線１２が図示しない絶縁膜を介してマトリクス状に配置
されており、両線の各交差部には表示画素１０が配置さ
れている。
【００２２】表示画素１０は、画素電極１３、第１のス
イッチ素子１４、対向電極１５、液晶層１６、第２のス
イッチ素子１７及びディジタルメモリ１８により構成さ
れている。
イッチ素子１４、対向電極１５、液晶層１６、第２のス
イッチ素子１７及びディジタルメモリ１８により構成さ
れている。
【００２３】第１のスイッチ素子１４のソースは信号線
１１に、ゲートは走査線１２に、ドレインは画素電極１
３にそれぞれ接続されている。また画素電極１３は第２
のスイッチ素子１７を介してディジタルメモリ１８に接
続されており、その第２のスイッチ素子１７のゲートは
制御信号線１９に、ソースは画素電極１３に、ドレイン
はディジタルメモリ１８にそれぞれ接続されている。第
２のスイッチ素子１７及びディジタルメモリ１８の構成
については後述する。
１１に、ゲートは走査線１２に、ドレインは画素電極１
３にそれぞれ接続されている。また画素電極１３は第２
のスイッチ素子１７を介してディジタルメモリ１８に接
続されており、その第２のスイッチ素子１７のゲートは
制御信号線１９に、ソースは画素電極１３に、ドレイン
はディジタルメモリ１８にそれぞれ接続されている。第
２のスイッチ素子１７及びディジタルメモリ１８の構成
については後述する。
【００２４】画素電極１３はアレイ基板１０１上に形成
され、この画素電極１３と相対する対向電極１５は対向
基板１０２上に形成されている。対向電極１５には、図
示しない外部駆動回路から所定の対向電位が与えられて
いる。さらに、画素電極１３と対向電極１５の間には液
晶層１６が狭持され、アレイ基板１０１及び対向基板１
０２の周囲はシール材１０３により封止されている。
され、この画素電極１３と相対する対向電極１５は対向
基板１０２上に形成されている。対向電極１５には、図
示しない外部駆動回路から所定の対向電位が与えられて
いる。さらに、画素電極１３と対向電極１５の間には液
晶層１６が狭持され、アレイ基板１０１及び対向基板１
０２の周囲はシール材１０３により封止されている。
【００２５】走査線駆動回路１２０は、シフトレジスタ
１２１及び図示しないバッファ回路などで構成されてお
り、図示しない外部駆動回路から供給されるコントロー
ル信号（垂直のクロック／スタート信号）に基づいて、
上から順に走査線１２に走査信号を出力する。
１２１及び図示しないバッファ回路などで構成されてお
り、図示しない外部駆動回路から供給されるコントロー
ル信号（垂直のクロック／スタート信号）に基づいて、
上から順に走査線１２に走査信号を出力する。
【００２６】走査線駆動回路１２０では、中間調表示や
動画表示時（以下、中間調／動画表示時）には、制御信
号線１９をオフレベルとし、通常のアクティブマトリク
ス型液晶表示装置と同様に上から順に走査線１２に走査
信号を出力する。また静止画表示時には、走査線１２を
オフレベルとし、制御信号線１９をオンレベルとする。
動画表示時（以下、中間調／動画表示時）には、制御信
号線１９をオフレベルとし、通常のアクティブマトリク
ス型液晶表示装置と同様に上から順に走査線１２に走査
信号を出力する。また静止画表示時には、走査線１２を
オフレベルとし、制御信号線１９をオンレベルとする。
【００２７】信号線駆動回路１３０は、シフトレジスタ
１３１、ＡＳＷ（アナログスイッチ）１３２などで構成
されており、図示しない外部駆動回路からコントロール
信号（水平のクロック／スタート信号）及びビデオバス
１３３を通じて映像信号が供給されている。信号線駆動
回路１３０では、水平のクロック／スタート信号に基づ
いて、シフトレジスタ１３１からＡＳＷ１３２の開閉信
号を供給することにより、ビデオバス１３３から供給さ
れる映像信号を所定のタイミングで信号線１１にサンプ
リングする。
１３１、ＡＳＷ（アナログスイッチ）１３２などで構成
されており、図示しない外部駆動回路からコントロール
信号（水平のクロック／スタート信号）及びビデオバス
１３３を通じて映像信号が供給されている。信号線駆動
回路１３０では、水平のクロック／スタート信号に基づ
いて、シフトレジスタ１３１からＡＳＷ１３２の開閉信
号を供給することにより、ビデオバス１３３から供給さ
れる映像信号を所定のタイミングで信号線１１にサンプ
リングする。
【００２８】ここで、通常のアクティブマトリクス型液
晶表示装置として駆動する場合について簡単に説明す
る。
晶表示装置として駆動する場合について簡単に説明す
る。
【００２９】走査線駆動回路１２０から走査信号を出力
して、各走査線１２を上から順にオンし、これと同期し
て信号線１１に映像信号をサンプリングすると、オンと
なった走査線１２に接続するすべての第１のスイッチ素
子１４は、一水平走査期間だけオンとなり、信号線１１
にサンプリングされていた映像信号は第１のスイッチ素
子１４を通じて画素電極１３に書き込まれる。この映像
信号は画素電極１３と対向電極１５との間に信号電圧と
して充電され、この信号電圧の大きさに応じて液晶層１
６が応答することで表示画素からの透過光量が制御され
る。このような動作を一フレーム期間内にすべての走査
線１２について実施することにより、一画面の映像が出
来上がる。
して、各走査線１２を上から順にオンし、これと同期し
て信号線１１に映像信号をサンプリングすると、オンと
なった走査線１２に接続するすべての第１のスイッチ素
子１４は、一水平走査期間だけオンとなり、信号線１１
にサンプリングされていた映像信号は第１のスイッチ素
子１４を通じて画素電極１３に書き込まれる。この映像
信号は画素電極１３と対向電極１５との間に信号電圧と
して充電され、この信号電圧の大きさに応じて液晶層１
６が応答することで表示画素からの透過光量が制御され
る。このような動作を一フレーム期間内にすべての走査
線１２について実施することにより、一画面の映像が出
来上がる。
【００３０】次に、表示画素１０の回路構成を、図１及
び図２を参照しながら、さらに詳細に説明する。
び図２を参照しながら、さらに詳細に説明する。
【００３１】図１は、表示画素１０の回路構成図、図２
はその概略平面図である。
はその概略平面図である。
【００３２】第２のスイッチ素子１７は、ディジタルメ
モリ１８の出力端子及び反転出力端子と、画素電極１３
との間に挿入された２つのスイッチ素子２１、２２で構
成されている。このうち、スイッチ素子２１のゲートは
制御信号線１９ａに接続され、スイッチ素子２２のゲー
トは制御信号線１９ｂにそれぞれ接続されており、それ
ぞれの制御信号線にオン又はオフレベルの制御信号が供
給されることで、２つのスイッチ素子２１、２２は独立
して制御される。この第２のスイッチ素子１７と第１の
スイッチ素子１４は、ともにＭＯＳトランジスタで構成
されている。
モリ１８の出力端子及び反転出力端子と、画素電極１３
との間に挿入された２つのスイッチ素子２１、２２で構
成されている。このうち、スイッチ素子２１のゲートは
制御信号線１９ａに接続され、スイッチ素子２２のゲー
トは制御信号線１９ｂにそれぞれ接続されており、それ
ぞれの制御信号線にオン又はオフレベルの制御信号が供
給されることで、２つのスイッチ素子２１、２２は独立
して制御される。この第２のスイッチ素子１７と第１の
スイッチ素子１４は、ともにＭＯＳトランジスタで構成
されている。
【００３３】ディジタルメモリ１８は、２つのインバー
タ回路２３、２４と、第３のスイッチ素子２５で構成さ
れている。このうち、第３のスイッチ素子２５は、第１
のスイッチ素子１４とは逆チャネルのスイッチ素子であ
り、第１のスイッチ素子１４と相補型のＭＯＳトランジ
スタで構成されている。また、第３のスイッチ素子２５
のゲートは、第１のスイッチ素子１４のゲートと同じ走
査線１２に接続されている。
タ回路２３、２４と、第３のスイッチ素子２５で構成さ
れている。このうち、第３のスイッチ素子２５は、第１
のスイッチ素子１４とは逆チャネルのスイッチ素子であ
り、第１のスイッチ素子１４と相補型のＭＯＳトランジ
スタで構成されている。また、第３のスイッチ素子２５
のゲートは、第１のスイッチ素子１４のゲートと同じ走
査線１２に接続されている。
【００３４】次に、上記ように構成された液晶表示装置
１００の動作を図５に示す信号波形のタイミングチャー
トを参照しながら説明する。
１００の動作を図５に示す信号波形のタイミングチャー
トを参照しながら説明する。
【００３５】なお、図５において、ＸＣＫ及び／ＸＣＫ
（反転）は水平のクロック信号、ＸＳＴは水平のスター
ト信号、Ｖｉｄｅｏはビデオバス１３３から入力される
映像信号、ＹＣＫは垂直のクロック信号、ＹＳＴは垂直
のスタート信号、ＳＰＯＬＡは制御信号線１９ａに供給
される制御信号の電位レベル、ＳＰＯＬＢは制御信号線
１９ｂに供給される制御信号の電位レベル、ＣＯＭは対
向電極１５の対向電位をそれぞれ示している。
（反転）は水平のクロック信号、ＸＳＴは水平のスター
ト信号、Ｖｉｄｅｏはビデオバス１３３から入力される
映像信号、ＹＣＫは垂直のクロック信号、ＹＳＴは垂直
のスタート信号、ＳＰＯＬＡは制御信号線１９ａに供給
される制御信号の電位レベル、ＳＰＯＬＢは制御信号線
１９ｂに供給される制御信号の電位レベル、ＣＯＭは対
向電極１５の対向電位をそれぞれ示している。
【００３６】まず、中間調／動画表示時（通常表示）に
は、２本の制御信号線１９ａ、１９ｂをともにオフレベ
ルとし、第２のスイッチ素子１７の機能を停止する。こ
の間は、走査線駆動回路１２０及び信号線駆動回路１３
０に対し、それぞれクロック信号、スタート信号及び映
像信号を供給して、通常のアクティブマトリクス型液晶
表示装置と同様に駆動を行うことにより、フルカラーに
よる高画質な中間調／動画表示を行う。
は、２本の制御信号線１９ａ、１９ｂをともにオフレベ
ルとし、第２のスイッチ素子１７の機能を停止する。こ
の間は、走査線駆動回路１２０及び信号線駆動回路１３
０に対し、それぞれクロック信号、スタート信号及び映
像信号を供給して、通常のアクティブマトリクス型液晶
表示装置と同様に駆動を行うことにより、フルカラーに
よる高画質な中間調／動画表示を行う。
【００３７】一方、通常表示から静止画表示に切り替え
る際は、通常表示から静止画表示に移行する最後のフレ
ーム（静止画書き込みフレーム）において、制御信号線
１９ａをオンレベルとする。そして、第１のスイッチ素
子１４がオンしている間に、信号線１１に２値化された
映像信号をサンプリングし、これを第１のスイッチ素子
１４及び第２のスイッチ素子１７を通じてディジタルメ
モリ１８に書き込む。この２値化された映像信号は、静
止画表示時に表示するマルチカラー画像用の映像信号で
ある。
る際は、通常表示から静止画表示に移行する最後のフレ
ーム（静止画書き込みフレーム）において、制御信号線
１９ａをオンレベルとする。そして、第１のスイッチ素
子１４がオンしている間に、信号線１１に２値化された
映像信号をサンプリングし、これを第１のスイッチ素子
１４及び第２のスイッチ素子１７を通じてディジタルメ
モリ１８に書き込む。この２値化された映像信号は、静
止画表示時に表示するマルチカラー画像用の映像信号で
ある。
【００３８】静止画表示の期間において、ディジタルメ
モリ１８に書き込まれた映像信号は、短時間であればこ
の状態で保持することもできるが、長時間保持すると直
流成分により液晶層１６が劣化するため、交流駆動する
必要がある。この実施形態では、一定の周期で制御信号
線１９ａ、同１９ｂを交互にオンレベルとすることによ
って、スイッチ素子２１、２２を交互にオンし、同時に
対応電極１５の電位を反転させることで交流駆動を実現
している。
モリ１８に書き込まれた映像信号は、短時間であればこ
の状態で保持することもできるが、長時間保持すると直
流成分により液晶層１６が劣化するため、交流駆動する
必要がある。この実施形態では、一定の周期で制御信号
線１９ａ、同１９ｂを交互にオンレベルとすることによ
って、スイッチ素子２１、２２を交互にオンし、同時に
対応電極１５の電位を反転させることで交流駆動を実現
している。
【００３９】このように、２つのスイッチ素子２１、２
２を交互にオンすることで、画素電極１３の電位は電源
／接地電位が交互に出力され、これと同期させて対向電
極１５の電位を電源／接地電位間でシフトすることによ
り、対向電極１５と極性が同じ表示画素１０では液晶層
１６に電圧がかからず、逆極性の表示画素１０では液晶
層１６に電圧がかかるため、２値表示（マルチカラー表
示）を行うことができる。このとき、表示画素部１１０
で動作しているのは、低周波数の制御信号線１９と対向
電極１５だけであるため、待ち受け時（静止画表示時）
には、低消費電力でマルチカラー表示を行うことができ
る。
２を交互にオンすることで、画素電極１３の電位は電源
／接地電位が交互に出力され、これと同期させて対向電
極１５の電位を電源／接地電位間でシフトすることによ
り、対向電極１５と極性が同じ表示画素１０では液晶層
１６に電圧がかからず、逆極性の表示画素１０では液晶
層１６に電圧がかかるため、２値表示（マルチカラー表
示）を行うことができる。このとき、表示画素部１１０
で動作しているのは、低周波数の制御信号線１９と対向
電極１５だけであるため、待ち受け時（静止画表示時）
には、低消費電力でマルチカラー表示を行うことができ
る。
【００４０】また、静止画表示から通常表示に切り替え
る際は、最後のフレーム（静止画最終フレーム）を経
て、再び２本の制御信号線１９ａ、１９ｂをともにオフ
レベルとし、走査線駆動回路１２０及び信号線駆動回路
１３０に対し、それぞれクロック信号、スタート信号及
び映像信号を供給する。
る際は、最後のフレーム（静止画最終フレーム）を経
て、再び２本の制御信号線１９ａ、１９ｂをともにオフ
レベルとし、走査線駆動回路１２０及び信号線駆動回路
１３０に対し、それぞれクロック信号、スタート信号及
び映像信号を供給する。
【００４１】次に、この実施形態による液晶表示装置１
００の製造方法を図６を用いて説明する。図６は液晶表
示装置の製造プロセスを示す概略断面図であり、破線の
右側の領域は画素部（表示画素部１１０）、左側の領域
が駆動回路部（走査線駆動回路１２０など）を示してい
る。以下、図６の（ａ）〜（ｆ）の順に説明する。
００の製造方法を図６を用いて説明する。図６は液晶表
示装置の製造プロセスを示す概略断面図であり、破線の
右側の領域は画素部（表示画素部１１０）、左側の領域
が駆動回路部（走査線駆動回路１２０など）を示してい
る。以下、図６の（ａ）〜（ｆ）の順に説明する。
【００４２】（ａ）ガラスなどの透明絶縁基板５０上
に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモル
ファスシリコン薄膜５１を図示しないＸｅＣｌエキシマ
レーザ装置でアニールすることで多結晶化する。ここ
で、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５
２は、図中Ａの方向に走査され、このレーザ光５２が照
射された領域は結晶化され多結晶シリコン膜５３とな
る。その際、レーザ照射エネルギーを段階的に上げて複
数回照射を行うことにより、アモルファスシリコン膜中
の水素を効果的に抜くことができ、結晶化時のアブレー
ションを防ぐことができる。なお、照射エネルギーは２
００〜５００ｍＪ／ｃｍ２ とする。
に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモル
ファスシリコン薄膜５１を図示しないＸｅＣｌエキシマ
レーザ装置でアニールすることで多結晶化する。ここ
で、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５
２は、図中Ａの方向に走査され、このレーザ光５２が照
射された領域は結晶化され多結晶シリコン膜５３とな
る。その際、レーザ照射エネルギーを段階的に上げて複
数回照射を行うことにより、アモルファスシリコン膜中
の水素を効果的に抜くことができ、結晶化時のアブレー
ションを防ぐことができる。なお、照射エネルギーは２
００〜５００ｍＪ／ｃｍ２ とする。
【００４３】（ｂ）多結晶シリコン膜５３をフォトリソ
グラフィ法を用いてパターニングし、薄膜トランジスタ
の活性層５４を形成する。
グラフィ法を用いてパターニングし、薄膜トランジスタ
の活性層５４を形成する。
【００４４】（ｃ）シリコン酸化膜によるゲート絶縁膜
５５をプラズマＣＶＤ法で形成した後、モリブデン−タ
ングステン合金膜をスパッタ法で成膜、パターニングす
ることでゲート電極５６を形成する。また、前記パター
ニング時に走査線も同時に形成する。ゲート絶縁膜５５
としては、このほかに窒化シリコン膜や常圧ＣＶＤ法に
よるシリコン酸化膜を使うことができる。
５５をプラズマＣＶＤ法で形成した後、モリブデン−タ
ングステン合金膜をスパッタ法で成膜、パターニングす
ることでゲート電極５６を形成する。また、前記パター
ニング時に走査線も同時に形成する。ゲート絶縁膜５５
としては、このほかに窒化シリコン膜や常圧ＣＶＤ法に
よるシリコン酸化膜を使うことができる。
【００４５】ゲート電極５６を形成後に、ゲート電極５
６をマスクとしてイオンドーピング法で不純物を打ち込
み、薄膜トランジスタのソース／ドレイン領域５４ａを
形成する。不純物としては、Ｎ−ｃｈトランジスタにつ
いてはリンを、Ｐ−ｃｈトランジスタについてはボロン
を用いることができる。画素部のトランジスタについて
はオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈ
ｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を用いるのが効果
的である。この場合、ソース／ドレイン電極５４ａへの
不純物注入後にゲート電極５６を再パターニングし、一
定量だけ細かくした後、再度低濃度の不純物打ち込みを
行う。
６をマスクとしてイオンドーピング法で不純物を打ち込
み、薄膜トランジスタのソース／ドレイン領域５４ａを
形成する。不純物としては、Ｎ−ｃｈトランジスタにつ
いてはリンを、Ｐ−ｃｈトランジスタについてはボロン
を用いることができる。画素部のトランジスタについて
はオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈ
ｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を用いるのが効果
的である。この場合、ソース／ドレイン電極５４ａへの
不純物注入後にゲート電極５６を再パターニングし、一
定量だけ細かくした後、再度低濃度の不純物打ち込みを
行う。
【００４６】（ｄ）ゲート電極５６上にプラズマＣＶＤ
法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間
絶縁膜５７を形成する。
法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間
絶縁膜５７を形成する。
【００４７】（ｅ）第１の層間絶縁膜５７及びゲート絶
縁膜５５にコンタクトホールを形成後、スパッタ法でＡ
ｌ膜を形成、パターニングすることでソース／ドレイン
電極５９、６０を形成する。このとき、信号線も同時に
形成する。
縁膜５５にコンタクトホールを形成後、スパッタ法でＡ
ｌ膜を形成、パターニングすることでソース／ドレイン
電極５９、６０を形成する。このとき、信号線も同時に
形成する。
【００４８】（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第
２の層間絶縁膜）６１を形成する。低誘電率絶縁膜６１
としては、プラズマＣＶＤ法で作成した窒化シリコン膜
や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を
用いることができる。そして、低誘電率絶縁膜６１にコ
ンタクトホールを形成し、Ａｌ薄膜６２を形成し、パタ
ーニングすることで画素電極を形成する。
２の層間絶縁膜）６１を形成する。低誘電率絶縁膜６１
としては、プラズマＣＶＤ法で作成した窒化シリコン膜
や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を
用いることができる。そして、低誘電率絶縁膜６１にコ
ンタクトホールを形成し、Ａｌ薄膜６２を形成し、パタ
ーニングすることで画素電極を形成する。
【００４９】以上のプロセスにより、透明絶縁基板５０
上に画素部と駆動回路部とを一体で形成することができ
る。この後、透明絶縁基板５０と、図示しない対向電極
が形成された対向基板とを対向し、周囲をエポキシ樹脂
からなるシール材で密閉し、内部に液晶組成物を注入、
封止することで液晶表示装置を完成することができる
（図４参照）。
上に画素部と駆動回路部とを一体で形成することができ
る。この後、透明絶縁基板５０と、図示しない対向電極
が形成された対向基板とを対向し、周囲をエポキシ樹脂
からなるシール材で密閉し、内部に液晶組成物を注入、
封止することで液晶表示装置を完成することができる
（図４参照）。
【００５０】なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴ
は、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高
いため、ＴＦＴサイズを小さくすることが可能であり、
周辺駆動回路をも同時に基板上に一体に形成することが
できる。この周辺回路としては、高速化、低消費電力化
を図るためにＣＭＯＳ構造とすることが望ましい。その
ため、前記不純物ドーピング工程は、レジストマスクを
用いてＰ型及びＮ型不純物ドーピング工程の２回に分け
て行っている。
は、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高
いため、ＴＦＴサイズを小さくすることが可能であり、
周辺駆動回路をも同時に基板上に一体に形成することが
できる。この周辺回路としては、高速化、低消費電力化
を図るためにＣＭＯＳ構造とすることが望ましい。その
ため、前記不純物ドーピング工程は、レジストマスクを
用いてＰ型及びＮ型不純物ドーピング工程の２回に分け
て行っている。
【００５１】また、この実施形態のように、画素電極１
３を金属薄膜で構成された光反射型の画素電極とした場
合は、バックライトが不要となるため、バックライトを
用いた透過型の構成に比べて、さらに低消費電力での駆
動が可能となる。ちなみに、対角５ｃｍ、２５万画素の
液晶パネルについてフレーム周波数６０Ｈｚで静止画表
示を行ったところ、消費電力を５ｍＷとすることができ
た。
３を金属薄膜で構成された光反射型の画素電極とした場
合は、バックライトが不要となるため、バックライトを
用いた透過型の構成に比べて、さらに低消費電力での駆
動が可能となる。ちなみに、対角５ｃｍ、２５万画素の
液晶パネルについてフレーム周波数６０Ｈｚで静止画表
示を行ったところ、消費電力を５ｍＷとすることができ
た。
【００５２】
【発明の効果】以上説明したように、請求項１乃至請求
項７の発明においては、画素電極と信号線とを第１のス
イッチ素子で接続するとともに、前記画素電極とディジ
タルメモリとの間を第２のスイッチ素子で接続し、第１
の表示期間では、前記第２のスイッチ素子をオフして、
前記第１のスイッチ素子をオンすることにより、前記信
号線から供給される映像信号で画像表示を行い、また第
２の表示期間では、前記第１のスイッチ素子をオフし
て、前記第２のスイッチ素子をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、前記ディジタ
ルメモリに保持された映像信号で画像表示するようにし
たので、本発明を携帯電話のディスプレイに適用した場
合、通話時（第１の表示期間）には、通常のフルカラー
による中間調／動画表示を行うことができ、また待ち受
け時（第２の表示期間）には、低消費電力でマルチカラ
ー表示を行うことができる。
項７の発明においては、画素電極と信号線とを第１のス
イッチ素子で接続するとともに、前記画素電極とディジ
タルメモリとの間を第２のスイッチ素子で接続し、第１
の表示期間では、前記第２のスイッチ素子をオフして、
前記第１のスイッチ素子をオンすることにより、前記信
号線から供給される映像信号で画像表示を行い、また第
２の表示期間では、前記第１のスイッチ素子をオフし
て、前記第２のスイッチ素子をオンすることにより、走
査線／信号線駆動回路の動作を止めつつ、前記ディジタ
ルメモリに保持された映像信号で画像表示するようにし
たので、本発明を携帯電話のディスプレイに適用した場
合、通話時（第１の表示期間）には、通常のフルカラー
による中間調／動画表示を行うことができ、また待ち受
け時（第２の表示期間）には、低消費電力でマルチカラ
ー表示を行うことができる。
【００５３】とくに、請求項２の発明においては、前記
画素電極を金属薄膜で構成された光反射型の画素電極と
したので、バックライトが不要となり、バックライトを
用いた透過型の構成に比べて、さらに低消費電力での駆
動を行うことができる。
画素電極を金属薄膜で構成された光反射型の画素電極と
したので、バックライトが不要となり、バックライトを
用いた透過型の構成に比べて、さらに低消費電力での駆
動を行うことができる。
【００５４】また、とくに請求項３及び請求項７の発明
においては、前記第２のスイッチ素子を、前記ディジタ
ルメモリの出力端子及び反転出力端子と前記画素電極と
の間を接続する２つのスイッチ素子で構成し、第２の表
示期間において前記２つのスイッチ素子を交互にオン
し、同時に前記対向電極の電位を反転するようにしたの
で、液晶を交流駆動することができ、液晶に直流成分が
長時間印加されることによる劣化を抑えることができ
る。
においては、前記第２のスイッチ素子を、前記ディジタ
ルメモリの出力端子及び反転出力端子と前記画素電極と
の間を接続する２つのスイッチ素子で構成し、第２の表
示期間において前記２つのスイッチ素子を交互にオン
し、同時に前記対向電極の電位を反転するようにしたの
で、液晶を交流駆動することができ、液晶に直流成分が
長時間印加されることによる劣化を抑えることができ
る。
【００５５】また、とくに請求項４の発明においては、
前記ディジタルメモリを、２つのインバータ回路と第３
のスイッチ素子で構成したので、素子数の削減と周辺回
路の簡素化を図ることができる。
前記ディジタルメモリを、２つのインバータ回路と第３
のスイッチ素子で構成したので、素子数の削減と周辺回
路の簡素化を図ることができる。
【００５６】また、とくに請求項５の発明においては、
第３のスイッチ素子を、前記第１のスイッチ素子とは逆
チャネルのスイッチ素子とし、前記第３のスイッチ素子
のゲートを前記第１のスイッチ素子のゲートと同じ走査
線に接続するようにしたので、前記走査線から供給され
る一つの走査信号によって、前記第１のスイッチ素子と
前記第３のスイッチ素子のオン／オフ制御を同時に行う
ことができる。
第３のスイッチ素子を、前記第１のスイッチ素子とは逆
チャネルのスイッチ素子とし、前記第３のスイッチ素子
のゲートを前記第１のスイッチ素子のゲートと同じ走査
線に接続するようにしたので、前記走査線から供給され
る一つの走査信号によって、前記第１のスイッチ素子と
前記第３のスイッチ素子のオン／オフ制御を同時に行う
ことができる。
【図１】図３に示す表示画素の回路構成図。
【図２】図１の概略平面図。
【図３】実施形態に係わるアクティブマトリクス型液晶
表示装置の回路構成図。
表示装置の回路構成図。
【図４】図３の概略断面図。
【図５】液晶表示装置の動作を示す信号波形のタイミン
グチャート。
グチャート。
【図６】液晶表示装置の製造プロセスを示す概略断面
図。
図。
１０…表示画素、１１…信号線、１２…信号線、１３…
画素電極 １４…第１のスイッチ素子、１５…対向電極、１７…第
２のスイッチ素子 １８…ディジタルメモリ、１９…制御信号線、２１，２
２…スイッチ素子 ２３，２４…インバータ回路、２５…第３のスイッチ素
子 １１０…表示画素部、１２０…走査線駆動回路、１３０
…信号線駆動回路
画素電極 １４…第１のスイッチ素子、１５…対向電極、１７…第
２のスイッチ素子 １８…ディジタルメモリ、１９…制御信号線、２１，２
２…スイッチ素子 ２３，２４…インバータ回路、２５…第３のスイッチ素
子 １１０…表示画素部、１２０…走査線駆動回路、１３０
…信号線駆動回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/36 3/36 Ｇ０２Ｆ 1/136 ５００ (72)発明者 前田 孝志 埼玉県深谷市幡羅町一丁目９番地２号 株 式会社東芝深谷工場内 Ｆターム(参考） 2H092 GA59 JB22 JB31 KA05 MA08 MA13 MA17 MA27 MA30 NA01 NA26 NA27 2H093 NA15 NA33 NA55 NA61 NC16 NC23 NC29 NC34 ND17 ND39 NE07 5C006 AA21 AA22 AC22 AC25 AC27 AF61 AF69 BB15 BB16 BB28 BC03 BC06 FA04 FA47 5C080 AA10 BB05 CC03 DD21 DD26 EE19 EE29 EE30 JJ02 JJ04 JJ06 KK07 KK47 5C094 AA22 AA44 AA45 BA02 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB04 ED11 HA10
Claims (7)
- 【請求項１】 互いに交差して配置された複数の走査線
及び複数の信号線、これら両線の各交差部に配置された
画素電極、前記走査線に供給される走査信号によりオン
／オフ制御され、オン時に前記信号線と前記画素電極間
を導通させて前記信号線に供給された映像信号を前記画
素電極に書き込む第１のスイッチ素子を含む第１の電極
基板と、 前記画素電極に対し所定間隔をもって対向配置された対
向電極を含む第２の電極基板と、 前記第１の電極基板と第２の電極基板との間に狭持され
た液晶層と、 一水平走査期間毎に前記複数の信号線に映像信号を供給
する信号線駆動回路と、 前記一水平走査期間に対応して前記走査線に走査信号を
順次供給する走査線駆動回路とを備えた液晶表示装置に
おいて、 前記第１の電極基板は、 前記画素電極と電気的に接続され、前記信号線に供給さ
れた映像信号を保持可能なディジタルメモリと、 前記画素電極と前記ディジタルメモリとの間に挿入さ
れ、前記画素電極と前記ディジタルメモリ間の導通を制
御する第２のスイッチ素子と、 を含むことを特徴とする液晶表示装置。 - 【請求項２】 前記画素電極は、金属薄膜で構成された
光反射型の画素電極であることを特徴とする請求項１に
記載の液晶表示装置。 - 【請求項３】 前記第２のスイッチ素子は、前記ディジ
タルメモリの出力端子及び反転出力端子と前記画素電極
との間を接続する２つのスイッチ素子で構成されること
を特徴とする請求項１に記載の液晶表示装置。 - 【請求項４】 前記ディジタルメモリは、２つのインバ
ータ回路と第３のスイッチ素子で構成されることを特徴
とする請求項１に記載の液晶表示装置。 - 【請求項５】 前記第３のスイッチ素子は、前記第１の
スイッチ素子とは逆チャネルのスイッチ素子であり、前
記第３のスイッチ素子のゲートは前記第１のスイッチ素
子のゲートと同じ走査線に接続されることを特徴とする
請求項４に記載の液晶表示装置。 - 【請求項６】 第１の表示期間では、前記第２のスイッ
チ素子により前記画素電極と前記ディジタルメモリ間の
導通をオフし、かつ前記第１のスイッチ素子を所定周期
でオンして、前記信号線に供給された映像信号を前記画
素電極に書き込むことで表示を行い、 第２の表示期間では、前記第２のスイッチ素子をオン
し、前記信号線に供給された映像信号を前記ディジタル
メモリに保持させた後、前記第１のスイッチ素子により
前記信号線と前記画素電極間の導通をオフして、前記デ
ィジタルメモリに保持された映像信号を前記画素電極に
書き込むことで表示を行うことを特徴とする請求項１に
記載の液晶表示装置の駆動方法。 - 【請求項７】 前記第２の表示期間では、１フレーム毎
に前記第２のスイッチ素子を構成する２つのスイッチ素
子を交互にオンし、かつ前記対向電極の電位を反転させ
ることを特徴とする請求項６に記載の液晶表示装置の駆
動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080442A JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
| TW090106142A TW494382B (en) | 2000-03-22 | 2001-03-16 | Display apparatus and driving method of display apparatus |
| US09/812,571 US6771247B2 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
| EP01106418A EP1136978A3 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
| KR10-2001-0014556A KR100418536B1 (ko) | 2000-03-22 | 2001-03-21 | 표시 장치 및 표시 장치의 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080442A JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264814A true JP2001264814A (ja) | 2001-09-26 |
| JP4537526B2 JP4537526B2 (ja) | 2010-09-01 |
Family
ID=18597547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080442A Expired - Lifetime JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4537526B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002132226A (ja) * | 2000-10-25 | 2002-05-09 | Toshiba Corp | 平面表示装置 |
| JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| WO2003036604A1 (fr) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Affichage a cristaux liquides et dispositif terminal portatif l'utilisant |
| US6876348B2 (en) | 2001-01-10 | 2005-04-05 | Kabushiki Kaisha Toshiba | Display device equipped with SRAM in pixel and driving method of the same |
| JP2005202181A (ja) * | 2004-01-16 | 2005-07-28 | Mitsubishi Electric Corp | 表示装置ドライバ |
| US6940483B2 (en) | 2001-12-26 | 2005-09-06 | Kabushiki Kaisha Toshiba | Method for driving display device having digital memory for each pixel |
| US7053876B2 (en) | 2002-07-09 | 2006-05-30 | Kabushiki Kaisha Toshiba | Flat panel display device having digital memory provided in each pixel |
| WO2007013646A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2008165169A (ja) * | 2006-12-29 | 2008-07-17 | Ind Technol Res Inst | 電圧駆動回路 |
| US8743093B2 (en) | 2006-10-11 | 2014-06-03 | Japan Display West Inc. | Display apparatus |
| US9257082B2 (en) | 2009-09-04 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2016206462A (ja) * | 2015-04-24 | 2016-12-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
| JP2020030420A (ja) * | 2010-01-24 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2022097563A (ja) * | 2009-10-16 | 2022-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
| JP2002162947A (ja) * | 1999-12-24 | 2002-06-07 | Sanyo Electric Co Ltd | 表示装置 |
-
2000
- 2000-03-22 JP JP2000080442A patent/JP4537526B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
| JP2002162947A (ja) * | 1999-12-24 | 2002-06-07 | Sanyo Electric Co Ltd | 表示装置 |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002132226A (ja) * | 2000-10-25 | 2002-05-09 | Toshiba Corp | 平面表示装置 |
| JP4726291B2 (ja) * | 2000-10-25 | 2011-07-20 | エーユー オプトロニクス コーポレイション | 平面表示装置 |
| JP4552069B2 (ja) * | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| US6876348B2 (en) | 2001-01-10 | 2005-04-05 | Kabushiki Kaisha Toshiba | Display device equipped with SRAM in pixel and driving method of the same |
| US7123229B2 (en) | 2001-10-19 | 2006-10-17 | Sony Corporation | Liquid crystal display device and portable terminal device comprising it |
| WO2003036604A1 (fr) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Affichage a cristaux liquides et dispositif terminal portatif l'utilisant |
| US6940483B2 (en) | 2001-12-26 | 2005-09-06 | Kabushiki Kaisha Toshiba | Method for driving display device having digital memory for each pixel |
| US7053876B2 (en) | 2002-07-09 | 2006-05-30 | Kabushiki Kaisha Toshiba | Flat panel display device having digital memory provided in each pixel |
| JP2005202181A (ja) * | 2004-01-16 | 2005-07-28 | Mitsubishi Electric Corp | 表示装置ドライバ |
| WO2007013646A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7999800B2 (en) | 2005-07-29 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device for partial display |
| US9047822B2 (en) | 2005-07-29 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device where supply of clock signal to driver circuit is controlled |
| US8743093B2 (en) | 2006-10-11 | 2014-06-03 | Japan Display West Inc. | Display apparatus |
| JP2008165169A (ja) * | 2006-12-29 | 2008-07-17 | Ind Technol Res Inst | 電圧駆動回路 |
| US9257082B2 (en) | 2009-09-04 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11069817B2 (en) | 2009-09-04 | 2021-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR20180062443A (ko) | 2009-09-04 | 2018-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| US10134912B2 (en) | 2009-09-04 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR20200008001A (ko) | 2009-09-04 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| KR20230144506A (ko) | 2009-09-04 | 2023-10-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| US10700215B2 (en) | 2009-09-04 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11652174B2 (en) | 2009-09-04 | 2023-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR20210124128A (ko) | 2009-09-04 | 2021-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| KR20220032542A (ko) | 2009-09-04 | 2022-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| KR20220135226A (ko) | 2009-09-04 | 2022-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| US11430899B2 (en) | 2009-09-04 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2022097563A (ja) * | 2009-10-16 | 2022-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7214026B2 (ja) | 2009-10-16 | 2023-01-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020030420A (ja) * | 2010-01-24 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016206462A (ja) * | 2015-04-24 | 2016-12-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4537526B2 (ja) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| US6771247B2 (en) | Display and method of driving display | |
| JP5292451B2 (ja) | 半導体表示装置 | |
| US7184014B2 (en) | Liquid crystal display device | |
| JP4027465B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JP4537526B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6246399B1 (en) | Active matrix liquid crystal display | |
| US7265744B2 (en) | Liquid crystal display device and driving method thereof | |
| JP5051942B2 (ja) | 半導体装置 | |
| KR100406454B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JPH1097224A (ja) | 液晶表示装置 | |
| US7492417B2 (en) | Method of manufacturing liquid crystal display device | |
| JP3845579B2 (ja) | 表示装置の駆動方法 | |
| JP4761681B2 (ja) | 液晶表示装置 | |
| JP4619522B2 (ja) | 液晶表示装置 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP4469469B2 (ja) | 平面表示装置 | |
| TWI282030B (en) | Liquid crystal display device and method of driving the same | |
| JPH10240164A (ja) | 駆動回路一体型表示装置 | |
| JP4726291B2 (ja) | 平面表示装置 | |
| JP4353664B2 (ja) | 表示装置の駆動回路、表示装置及び電子機器 | |
| JP3016007B2 (ja) | 液晶表示装置 | |
| JP2003058124A (ja) | 表示装置の駆動方法及び表示装置 | |
| JP2002202765A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4537526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |