JP2003058124A - 表示装置の駆動方法及び表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタルメモリ（以下、ＤＭ）を備えた液
晶表示装置では、高精細化に伴いＤＭを構成する素子の
駆動能力不足が生じ、点欠陥となって歩留まりの低下を
招いていた。 【解決手段】 ＤＭ１８を駆動させる静止画表示期間で
は、補助容量電極１９と補助容量電極線２１との間で補
助容量Ｃｓが形成されなくなるオフレベルの補助容量電
位を補助容量電極線２１に供給して、補助容量Ｃｓの影
響を受けにくくして、ＤＭ１８での２値化された映像信
号の書き込みや読み出しを正確に行うことができるよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は表示装置の駆動方
法及び表示装置に関し、詳しくは画素毎にディジタルメ
モリを備えた液晶表示装置とその駆動方法に関する。

【０００２】

【従来の技術】近年、液晶表示装置は軽量、薄型、低消
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使用されている。こ
れらの小型情報端末は一般にバッテリー駆動であるた
め、低消費電力化が重要な課題となっている。例えば携
帯電話では、待ち受け期間中に低消費電力で表示できる
ことが求められており、これを実現するための技術とし
ては、例えば特開昭５８−２３０９１号公報などが挙げ
られる。ここに開示された画像表示装置は、画素内にデ
ィジタルメモリを備えており、待ち受け時（以下、静止
画表示期間）には、液晶を交流駆動するための交流駆動
回路のみを動作させ、その他の周辺駆動回路を止めるこ
とにより、大幅な消費電力の低減を図っている。

【０００３】

【発明が解決しようとする課題】ところで、最近では携
帯電話においてもインターネットやＴＶ電話等のカラー
中間調表示や動画表示が始まっており、高精細化と更な
る低消費電力化が求められている。これに対応するた
め、各画素に内蔵されたスイッチ素子により、ディジタ
ルメモリによる駆動と通常のＴＦＴ方式の駆動を切り替
える構造を備えた液晶表示装置が提案されている。

【０００４】しかしながら、高精細な画面では１画素の
面積が小さくなるため、ディジタルメモリを構成する素
子サイズも小さくなり、映像信号の書き込みや読み出し
などの駆動能力にも制限が生じることになる。とくに、
製造バラツキにより素子特性が劣化した場合には駆動能
力不足となるため、補助容量の影響を受けやすくなり、
映像信号の書き込みや読み出しが正確にできなくなるお
それがある。こうした理由により、本来の映像信号とは
異なる情報が保持又は読み出された場合、その画素は点
欠陥として認識されるため、歩留まりの低下を招くとい
う問題点があった。

【０００５】この発明の目的は、高精細化による素子劣
化の影響を受けにくくすることで、高精細化と歩留まり
の向上とを両立させた表示装置の駆動方法及び表示装置
を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、マトリクス状に配置された複数
の走査線及び複数の信号線、これら両線の各交差部に配
置された画素電極、前記画素電極と電気的に接続された
補助容量電極、外部から供給される電位に応じて前記補
助容量電極との間でＭＯＳキャパシタにより補助容量を
形成する補助容量電極線、前記走査線から供給される走
査信号によりオン／オフ制御され、オン時に前記信号線
に供給された映像信号を前記画素電極に書き込む第１ス
イッチ素子、前記画素電極と電気的に接続され、前記信
号線に供給された映像信号を保持可能なディジタルメモ
リ、前記画素電極と前記ディジタルメモリとの間の導通
を制御する第２スイッチ素子を有する第１電極基板と、
前記画素電極と対向配置された対向電極を有する第２電
極基板と、前記第１電極基板と第２電極基板との間に狭
持された表示層とを備えた表示装置において、第１表示
期間では、前記第２スイッチ素子により前記画素電極と
前記ディジタルメモリ間の導通をオフする一方、前記第
１スイッチ素子を所定間隔でオンして、前記信号線に供
給された第１映像信号を前記画素電極に書き込むことで
表示を行い、且つ前記補助容量電極と前記補助容量電極
線との間に所定の補助容量が形成される電位を前記補助
容量電極線に供給し、第２表示期間では、前記第２スイ
ッチ素子の導通をオンして前記信号線に供給された映像
信号を前記ディジタルメモリに保持させた後、前記第１
スイッチ素子により前記信号線と前記画素電極間の導通
をオフして、前記ディジタルメモリに保持された第２映
像信号を前記画素電極に書き込むことで表示を行い、且
つ前記補助容量電極と前記補助容量電極線との間に前記
所定の補助容量が形成されなくなる電位を前記補助容量
電極線に供給することを特徴とする表示装置の駆動方法
である。

【０００７】また、上記目的を達成するため、請求項２
の発明は、マトリクス状に配置された複数の走査線及び
複数の信号線、これら両線の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量電
極、外部から供給される電位により前記補助容量電極と
の間で一定の補助容量を形成する補助容量電極線、前記
走査線から供給される走査信号によりオン／オフ制御さ
れ、オン時に前記信号線に供給された映像信号を前記画
素電極に書き込む第１スイッチ素子、前記画素電極と電
気的に接続され、前記信号線に供給された映像信号を保
持可能なディジタルメモリ、前記画素電極と前記ディジ
タルメモリとの間の導通を制御する第２スイッチ素子を
有する第１電極基板と、前記画素電極と対向配置された
対向電極を有する第２電極基板と、前記第１電極基板と
第２電極基板との間に狭持された表示層とを備えた表示
装置において、前記画素電極と前記補助容量電極との間
の導通を制御する第３スイッチ素子を設けたことを特徴
とする。

【０００８】請求項３の発明は、請求項２において、前
記補助容量はＭＯＳキャパシタ又はＭＩＭキャパシタを
用いて形成されることを特徴とする。

【０００９】請求項４の発明は、請求項２において、第
１表示期間では、前記第２スイッチ素子により前記画素
電極と前記ディジタルメモリ間の導通をオフする一方、
前記第１スイッチ素子の導通を所定間隔でオンして、前
記信号線に供給された第１映像信号を前記画素電極に書
き込むことで表示を行い、且つ前記第３スイッチ素子の
導通をオンして、前記画素電極と前記補助容量への前記
第１映像信号の書き込みを可能とし、第２表示期間で
は、前記第３スイッチ素子の導通をオフして、前記補助
容量と前記画素電極との間の電気的な接続を切り離し、
前記第２スイッチ素子の導通をオンして前記信号線に供
給された映像信号を前記ディジタルメモリに保持させた
後、前記第１スイッチ素子により前記信号線と前記画素
電極間の導通をオフして、前記ディジタルメモリに保持
された第２映像信号を前記画素電極に書き込むことで表
示を行うことを特徴とする表示装置の駆動方法である。

【００１０】好ましい形態として、前記画素電極は金属
薄膜で構成された光反射型の画素電極であることを特徴
とする。

【００１１】好ましい形態として、前記補助容量電極線
は、前記走査線と略並行に配置され、一水平ライン上に
配置された複数の前記補助容量電極との間で補助容量を
形成する。

【００１２】好ましい形態として、前記ディジタルメモ
リスイッチ回路は、少なくとも、前記ディジタルメモリ
の非反転出力端子に接続する第１ＤＭスイッチ素子と、
同ディジタルメモリの反転出力端子に接続する第２ＤＭ
スイッチ素子とで構成されることを特徴とする。

【００１３】好ましい形態として、前記第１ＤＭスイッ
チ素子と前記第２ＤＭスイッチ素子は、それぞれ独立し
た制御信号線に接続されることを特徴とする。

【００１４】好ましい形態として、前記ディジタルメモ
リは、少なくとも、２つのインバータ回路とＤＭ内部ス
イッチ素子で構成されることを特徴とする。

【００１５】好ましい形態として、前記ＤＭ内部スイッ
チ素子は、前記走査線に接続されることを特徴とする。

【００１６】好ましい形態として、前記第１スイッチ素
子と前記ＤＭ内部スイッチ素子は、相補型のＭＯＳトラ
ンジスタで構成されることを特徴とする。

【００１７】好ましい形態として、前記ＭＯＳキャパシ
タはｎ−ｃｈ又はｐ−ｃｈＭＯＳキャパシタであること
を特徴とする。

【００１８】

【発明の実施の形態】以下、この発明に係わる表示装置
の駆動方法及び表示装置をディジタルメモリを備えたア
クティブマトリクス型の液晶表示装置に適用した場合の
実施形態について説明する。

【００１９】［実施形態１］図４は、実施形態１に係わ
る液晶表示装置の回路構成図であり、図５は図４の概略
断面図である。

【００２０】この液晶表示装置は、複数の表示画素１０
が形成された表示画素部１１０、走査線駆動回路１２０
及び信号線駆動回路１３０から構成されている。

【００２１】ここでは、アレイ基板１０１（図５）上に
おいて、走査線駆動回路１２０及び信号線駆動回路１３
０が後述する信号線１１、走査線１２及び画素電極１３
などと一体に形成されている例について示すが、走査線
駆動回路１２０及び信号線駆動回路１３０は、図示しな
い外部駆動基板上に配置されていてもよい。

【００２２】表示画素部１１０は、アレイ基板１０１上
に複数本の信号線１１及び、これと交差する複数本の走
査線１２が図示しない絶縁膜を介してマトリクス状に配
置されており、両線の各交差部には表示画素１０が配置
されている。

【００２３】表示画素１０は、画素電極１３、画素スイ
ッチ素子１４、対向電極１５、液晶層１６、ディジタル
メモリスイッチ回路１７（以下、ＤＭスイッチ回路）及
びディジタルメモリ（以下、ＤＭ）１８により構成され
ている。

【００２４】表示画素１０において、画素スイッチ素子
１４のソースは信号線１１に、ゲートは走査線１２に、
ドレインは画素電極１３にそれぞれ接続されている。ま
た、画素電極１３はＤＭスイッチ回路１７を介してＤＭ
１８に接続されている。このＤＭスイッチ回路１７のゲ
ートは制御信号線２０に、ソースは画素電極１３に、ド
レインはＤＭ１８にそれぞれ接続されている。ＤＭスイ
ッチ回路１７及びＤＭ１８の構成については後に説明す
る。なお制御信号線２０は、後述するように２０ａ，２
０ｂとして２本配置されているが、図４では説明を容易
にするために１本の制御信号線２０として表している。

【００２５】なお、画素スイッチ素子１４、ＤＭスイッ
チ回路１７は、それぞれ本実施形態における第１スイッ
チ素子、第２スイッチ素子を構成している。また、アレ
イ基板１０１、対向基板１０２は、それぞれ本実施形態
における第１電極基板、第２電極基板を構成している。

【００２６】画素電極１３はアレイ基板１０１上に形成
され、この画素電極１３と相対する対向電極１５は対向
基板１０２（図５）上に形成されている。対向電極１５
には図示しない外部駆動基板上に配置されたコントロー
ルＩＣから所定の対向電位が供給されている。

【００２７】また画素電極１３には電気的に並列に補助
容量電極１９が接続されており、補助容量電極線２１と
の間で補助容量Ｃｓを形成している。この補助容量Ｃｓ
は、画素電極１３と対向電極１５との電位関係を保持す
るために形成されている。すなわち、信号線１１を通じ
て表示画素１０に書き込まれた映像信号は、画素電極１
３と対向電極１５との間に形成される液晶容量Ｃｌｃ
と、補助容量電極１９と補助容量電極線２１との間に形
成される補助容量Ｃｓにそれぞれ保持される。この補助
容量Ｃｓを形成するために、補助容量電極１９と対向配
置された補助容量電極線２１には、図示しないコントロ
ールＩＣから後述する補助容量電位が与えられている。

【００２８】本実施形態における補助容量Ｃｓは、半導
体電極と金属電極とを備えたｎ−ｃｈＭＯＳキャパシタ
を用いて形成されている。図４において、半導体電極は
補助容量電極１９として機能し、金属電極は補助容量電
極線２１として機能している。ただし、補助容量Ｃｓは
半導体電極と金属電極とを備えたｐ−ｃｈＭＯＳキャパ
シタを用いて形成されたものであってもよい。以後の説
明では、ｎ−ｃｈ又はｐ−ｃｈＭＯＳキャパシタを、単
にＭＯＳキャパシタと総称する。

【００２９】前記ＭＯＳキャパシタは、図示しないコン
トロールＩＣから供給される補助容量電位により内部容
量が変位する。すなわち、補助容量電極線２１にオンレ
ベルの補助容量電位が供給されている間は補助容量電極
１９と補助容量電極線２１との間に補助容量Ｃｓが形成
されるが、オフレベルの補助容量電位では補助容量Ｃｓ
は形成されなくなる。

【００３０】走査線駆動回路１２０は、シフトレジスタ
１２１及び図示しないバッファ回路などで構成されてお
り、図示しないコントロールＩＣからコントロール信号
（水平クロック／スタート信号）、電源電圧が供給され
ている。

【００３１】走査線駆動回路１２０では、中間調表示や
動画表示（以下、通常表示）期間には、通常のアクティ
ブマトリクス型の液晶表示装置と同様に所定周期で走査
信号を出力して走査線１２をオンレベルとし、静止画表
示期間では走査線１２をオフレベルとする。また、走査
線駆動回路１２０は、後述するように通常表示期間に、
それぞれ制御信号線２０に所定レベルの制御信号を供給
している。

【００３２】なお、通常表示期間、静止画表示期間は、
それぞれ本実施形態における第１表示期間、第２表示期
間に相当する。

【００３３】信号線駆動回路１３０は、シフトレジスタ
１３１、ＡＳＷ（アナログスイッチ）１３２などで構成
されており、図示しないコントロールＩＣからコントロ
ール信号（水平クロック／スタート信号）、電源電圧及
びビデオバス１３３を通じて映像信号が供給されてい
る。信号線駆動回路１３０では、前記水平クロック／ス
タート信号に基づいて、シフトレジスタ１３１からＡＳ
Ｗ１３２の開閉信号を出力することにより、ビデオバス
１３３に供給された映像信号を所定のタイミングで信号
線１１にサンプリングする。

【００３４】上記アレイ基板１０１と対向基板１０２と
の間には、表示層としての液晶層１６が保持され、その
周囲はシール材１０３（図５）により封止されている。

【００３５】ここで、上記のように構成された液晶表示
装置の基本的な動作について簡単に説明する。

【００３６】走査線駆動回路１２０から走査信号を出力
して、各走査線１２を上から順にオンレベルとし、これ
と同期して信号線１１に映像信号をサンプリングする
と、オンレベルの走査線１２に接続するすべての画素ス
イッチ素子１４は一水平走査期間だけオン状態となり、
信号線１１にサンプリングされていた映像信号は画素ス
イッチ素子１４を通じて画素電極１３に書き込まれる。
この映像信号は、画素電極１３と対向電極１５（及び補
助容量電極１９と補助容量電極線２１）との間に信号電
圧として充電され、この信号電圧の大きさに応じて液晶
層１６が応答することで各表示画素１０からの透過光量
が制御される。このような動作を１フレーム期間内にす
べての走査線１２に対して実施することにより、一画面
の映像が出来上がることになる。

【００３７】次に、実施形態１における表示画素１０の
回路構成を図２及び図３を参照しながら、さらに詳細に
説明する。

【００３８】図２は、表示画素１０の回路構成図であ
り、図４と同等部分は同一符号で示している。また、図
３は図２の概略平面図である。

【００３９】ＤＭスイッチ回路１７は、２つのＤＭスイ
ッチ素子２２，２３で構成され、ＤＭ１８の非反転出力
端子２７及び反転出力端子２８と画素電極１３との間に
挿入されている。ＤＭスイッチ回路１７において、ＤＭ
スイッチ素子２２のゲートは制御信号線２０ａに接続さ
れ、ＤＭスイッチ素子２３のゲートは制御信号線２０ｂ
に接続されている。制御信号線２０ａ，２０ｂは走査線
駆動回路１２０に接続されており、表示形態に応じてオ
ン又はオフレベルの電位が制御信号として供給されるこ
とで、２つのＤＭスイッチ素子は独立して制御される。
このＤＭスイッチ回路１７と画素スイッチ素子１４は、
ともにＭＯＳトランジスタで構成されている。

【００４０】ＤＭ１８は、２つのインバータ回路２４，
２５と、ＤＭ内部スイッチ素子２６とで構成されてい
る。このうちＤＭ内部スイッチ素子２６は、画素スイッ
チ素子１４とは逆チャネルのスイッチ素子であり、画素
スイッチ素子１４と相補型のＭＯＳトランジスタで構成
されている。

【００４１】ＤＭ内部スイッチ素子２６のゲートは、画
素スイッチ素子１４のゲートと同じ走査線１２に接続さ
れている。このため、走査線１２がオンレベルになる
と、画素スイッチ素子１４がオン、ＤＭ内部スイッチ素
子２６がオフして、ＤＭ１８の非反転出力端子２７とイ
ンバータ回路２５の出力との電気的な接続が切り離され
る。このとき、制御信号線２０ａ，２０ｂがともにオフ
レベルであれば、信号線１１にサンプリングされた映像
信号は画素電極１３に書き込まれる。また、制御信号線
２０ａがオンレベル、制御信号線２０ｂがオフレベルで
あれば、信号線１１にサンプリングされた映像信号は画
素電極１３と非反転出力端子２７に書き込まれる。さら
に、走査線１２がオフレベルになると、画素スイッチ素
子１４がオフ、ＤＭ内部スイッチ素子２６がオンして、
ＤＭ１８の非反転出力端子２７とインバータ回路２５の
出力とが電気的に接続するため、非反転出力端子２７に
書き込まれた映像信号はＤＭ１８内に保持される。

【００４２】補助容量電極線２１は、図３に示すように
走査線１２と略並行に配置され、一水平ライン上に配置
された複数の補助容量電極１９との間でそれぞれ補助容
量Ｃｓが形成されるように構成されている。

【００４３】次に、上記のように構成された実施形態１
の液晶表示装置において、通常表示及び静止画表示を行
う場合の動作を、図１に示す信号波形のタイミングチャ
ートを参照しながら説明する。

【００４４】なお、図１において、Ｘクロック，Ｘスタ
ートは水平クロック信号，水平スタート信号を表し、Ｙ
クロック，Ｙスタートは垂直クロック信号，垂直スター
ト信号を表している。また、データは通常表示用のフル
カラー又は静止画表示用のマルチカラーの映像信号を表
している。ここで、通常表示用のフルカラーの映像信
号、静止画表示用のマルチカラーの映像信号は、それぞ
れ本実施形態における第１映像信号、第２映像信号に相
当する。

【００４５】通常表示期間では、制御信号線２０ａ，２
０ｂをともにオフレベルとし、ＤＭスイッチ回路１７を
オフ状態とする。この間は、走査線駆動回路１２０及び
信号線駆動回路１３０に対し、それぞれコントロール信
号や映像信号を供給して通常駆動することにより、フル
カラーによる高画質な中間調／動画表示を行う。この場
合は、ＤＭ１８を持たない一般的なアクティブマトリク
ス型の液晶表示装置と同様に、信号線１１にサンプリン
グされた映像信号を画素電極１３及び補助容量電極１９
に書き込むことでフルカラー表示が行われる。なお、図
１に示す１Ｈ期間とは一水平走査期間であり、この１Ｈ
期間毎に出力されるＸスタート信号に同期して、走査線
駆動回路１２０から走査信号が出力される。

【００４６】また、通常表示期間では、補助容量電極１
９と補助容量電極線２１との間で補助容量Ｃｓが形成さ
れるオンレベルの補助容量電位が図示しないコントロー
ルＩＣから補助容量電極線２１に供給される。補助容量
Ｃｓの容量値としては、画素電極１３に書き込まれた映
像信号の電位変動を防ぐのに必要な容量値が設定され、
この補助容量Ｃｓにより、信号線１１を通じて画素電極
１３に書き込まれた映像信号は、次の映像信号の書き込
みがなされるまでの間、電位変動することなしに安定し
て保持される。

【００４７】次に、通常表示から静止画表示に切り替え
る際は、通常表示期間から静止画表示期間に移行する最
後の１フレーム（静止画書き込みフレーム）において、
制御信号線２０ａをオンレベル、制御信号線２０ｂをオ
フレベルとする。そして、画素スイッチ素子１４が走査
信号によりオンしている間に、信号線１１に２値化され
た映像信号をサンプリングし、これを画素スイッチ素子
１４及びＤＭスイッチ回路１７のＤＭスイッチ素子２２
を通じてＤＭ１８の非反転出力端子２７に書き込む。こ
こで、２値化された映像信号とは、静止画表示期間で表
示するマルチカラー画像用の映像信号である。

【００４８】ＤＭ１８に２値化された映像信号を書き込
んだ後に、走査線１２がオフレベルとなり、画素スイッ
チ素子１４がオフすると、ＤＭ内部スイッチ素子２６が
オンして、ＤＭ１８の非反転出力端子２７に書き込まれ
た映像信号は２つのインバータ回路２４，２５を回るル
ープに保持される。さらに、この状態で制御信号線２０
ａをオフレベル、制御信号線２０ｂをオンレベルとする
と、ＤＭ１８に保持されている２値化された映像信号は
ＤＭスイッチ回路１７のＤＭスイッチ素子２３を通じて
出力され、画素電極１３に書き込まれ、これにより２値
のマルチカラー表示が行われる。また、この間、図示し
ないコントロールＩＣから走査線駆動回路１２０及び信
号線駆動回路１３０へのコントロール信号や映像信号の
供給は停止している。

【００４９】この静止画表示期間において、ＤＭ１８に
書き込まれた映像信号は短時間であればこの状態で保持
することもできるが、長時間保持すると直流成分により
液晶層１６が劣化するため、交流駆動する必要がある。
そのため、一定の周期で制御信号線２０ａ，同２０ｂを
交互にオンレベルとし、ＤＭスイッチ回路１７の２つの
ＤＭスイッチ素子２２，２３を交互にオンするととも
に、これに合わせて対向電極１５の電位を反転させるこ
とで交流駆動を行う。

【００５０】このように、２つのＤＭスイッチ素子２
２，２３を交互にオンすることで、画素電極１３の電位
は電源／接地電位が交互に出力され、これと同期させて
対向電極１５の電位を電源／接地電位間でシフトするこ
とにより、対向電極１５と極性が同じ表示画素１０では
液晶層１６に電圧がかからず、逆極性の表示画素１０で
は液晶層１６に電圧がかかるため、２値表示（白黒表
示）を行うことができる。このとき、信号線１１に映像
信号をサンプリングする信号線駆動回路１３０の動作は
停止しており、液晶表示装置及びコントロールＩＣは液
晶層１６を交流駆動するための低周波数動作をするだけ
でよいため、低消費電力で白黒表示を行うことができ
る。

【００５１】また、静止画表示期間では、補助容量電極
１９と補助容量電極線２１との間で補助容量Ｃｓが形成
されなくなるオフレベルの補助容量電位が図示しないコ
ントロールＩＣから補助容量電極線２１に供給される。
この時の補助容量Ｃｓはゼロである必要はなく、ＤＭ１
８への２値化された映像信号の書き込みや、ＤＭ１８の
駆動時に影響を及ぼさない容量値であればよい。

【００５２】先に説明したように、高精細化に伴いＤＭ
１８を構成する素子サイズが小さくなり、加えて製造バ
ラツキによる素子特性が劣化した場合は駆動能力不足と
なるため、補助容量Ｃｓの影響を受けやすくなる。しか
しながら、マルチカラー画像用の映像信号をＤＭ１８に
書き込む際に、補助容量電極線２１にオフレベルの補助
容量電位を供給して補助容量Ｃｓの容量値を小さくする
ことにより、映像信号の書き込みを正確に行うことがで
きる。またＤＭ１８により２値化された映像信号が保持
されている状態では、交流駆動のためにＤＭスイッチ回
路１７のＤＭスイッチ素子２２又は２３のうち、いずれ
か一方がオンしているので、画素電極１３にはＤＭ１８
からの信号電圧が供給され続ける状態となる。そのた
め、画素電位の変動を防ぐための補助容量Ｃｓは必要な
く、逆に補助容量Ｃｓが大きいとＤＭ１８の駆動負荷が
増えるために動作が不安定となり、映像信号の正確な読
み出しができなくなるなどの誤動作の原因となる。した
がって、静止画表示期間は、補助容量電極１９と補助容
量電極線２１との間で補助容量Ｃｓが形成されなくなる
オフレベルの補助容量電位を補助容量電極線２１に供給
することにより、上記のような補助容量Ｃｓの影響を受
けにくくして、ＤＭ１８での２値化された映像信号の書
き込みや読み出しを正確に行うことができるようにな
る。

【００５３】さらに、静止画表示から通常表示に切り替
える際は、静止画最終フレームを経て再び２本の制御信
号線２０ａ，２０ｂをともにオフレベルとし、また図示
しないコントロールＩＣから走査線駆動回路１２０及び
信号線駆動回路１３０へのコントロール信号や映像信号
を供給する。なお、静止画最終フレームとは、静止画表
示から通常表示に移行する際に設定される準備期間であ
り、この間、走査線駆動回路１２０及び信号線駆動回路
１３０の駆動は再開されるが、映像信号の書き込みは行
われない。

【００５４】上記実施形態１によれば、静止画表示期間
では、補助容量電極１９と補助容量電極線２１との間で
補助容量Ｃｓが形成されなくなるオフレベルの補助容量
電位を補助容量電極線２１に供給するようにしたので、
この期間での補助容量Ｃｓの影響を受けにくくすること
ができる。これによると、ＤＭ１８への２値化された映
像信号の正確な書き込みができるようになり、またＤＭ
１８の駆動負担を減らして動作を安定化させることがで
きるため、誤動作の発生を防止することができる。した
がって、高精細化に伴いＤＭ１８を構成する素子サイズ
が小さくなり、また製造バラツキにより素子特性が劣化
して駆動能力不足となった場合でも、その画素が点欠陥
となることを防いで歩留まりを向上させることができ
る。

【００５５】［実施形態２］次に、実施形態２として、
画素電極と補助容量電極との間にスイッチ素子を接続し
た列について説明する。ここでは、実施形態１の図４及
び図５に相当する説明を省略する。

【００５６】図６は、実施形態２における表示画素１０
の回路構成図であり、図２と同等部分は同一符号で示し
ている。また、図７は図６の概略平面図である。以下、
表示画素の構成と動作について、実施形態１との相違点
についてのみ説明する。

【００５７】図６に示すように、画素電極１３と補助容
量電極１９との間には補助容量スイッチ素子４１が接続
され、この補助容量スイッチ素子４１により画素電極１
３と補助容量電極１９との間の導通が制御される構成と
なっている。補助容量スイッチ素子４１のゲートは補助
容量制御信号線４２に接続されている。補助容量制御信
号線４２は図示しない走査線駆動回路（１２０）に接続
されており、後述するように表示形態に応じてオン又は
オフレベルの制御信号が供給されることで、画素電極１
３と補助容量電極１９との間の導通が制御される。な
お、補助容量スイッチ素子４１は本実施形態における第
３スイッチ素子を構成している。

【００５８】また、本実施形態における補助容量Ｃｓ
は、半導体電極と金属電極とを備えたＭＩＭキャパシタ
を用いて形成されている。図６において、半導体電極は
補助容量電極１９として機能し、金属電極は補助容量電
極線２１として機能している。また、補助容量電極線２
１には図示しないコントロールＩＣから、画素電極１９
と補助容量電極線２１との間で補助容量Ｃｓが形成され
る一定レベルの補助容量電位が供給されている。本実施
形態では、表示形態に係わらず一定の補助容量電位が供
給されている。なお、補助容量Ｃｓは実施形態１と同じ
ＭＯＳキャパシタを用いて形成されたものであってもよ
い。

【００５９】次に、上記のように構成された実施形態２
の液晶表示装置において、通常表示及び静止画表示を行
う場合の動作を、図８に示す信号波形のタイミングチャ
ートを参照しながら説明する。図８に示す各表記の意味
は図１と同じである。また、実施形態１と重複する部分
については適宜に説明を省略する。

【００６０】通常表示期間では、制御信号線２０ａ，２
０ｂをともにオフレベルとし、ＤＭスイッチ回路１７を
オフ状態とする。この間は、走査線駆動回路１２０及び
信号線駆動回路１３０に対し、それぞれコントロール信
号や映像信号を供給して通常駆動を行うことにより、フ
ルカラーによる高画質な中間調／動画表示を行う。この
場合は、ＤＭ１８を持たない一般的なアクティブマトリ
クス型の液晶表示装置と同様に、信号線１１にサンプリ
ングされた映像信号を画素電極１３及び補助容量電極１
９に書き込むことでフルカラー表示が行われる。

【００６１】この通常表示期間では、補助容量制御信号
線４２にオンレベルの制御信号が供給されおり、画素電
極１３と補助容量電極１９との間は導通しているので、
映像信号は補助容量電極１９へ書き込まれる。そして、
前述したように補助容量電極線２１には図示しないコン
トロールＩＣから一定の補助容量電位が供給されている
ため、信号線１１を通じて画素電極１３に書き込まれた
映像信号は、補助容量電極１９と補助容量電極線２１と
の間に形成される補助容量Ｃｓにより、次の映像信号の
書き込みがなされるまでの間、電位変動することなしに
安定して保持される。

【００６２】次に、通常表示から静止画表示に切り替え
る際は、通常表示期間から静止画表示期間に移行する静
止画書き込みフレームにおいて、制御信号線２０ａをオ
ンレベル、制御信号線２０ｂをオフレベルとする。そし
て、画素スイッチ素子１４が走査信号によりオンしてい
る間に、信号線１１に２値化された映像信号をサンプリ
ングし、これを画素スイッチ素子１４及びＤＭスイッチ
回路１７のＤＭスイッチ素子２２を通じてＤＭ１８の非
反転出力端子２７に書き込む。

【００６３】ＤＭ１８に２値化された映像信号を書き込
んだ後に、走査線１２がオフレベルとなり、画素スイッ
チ素子１４がオフすると、ＤＭ内部スイッチ素子２６が
オンして、ＤＭ１８の非反転出力端子２７に書き込まれ
た映像信号は２つのインバータ回路２４，２５を回るル
ープに保持される。さらに、この状態で制御信号線２０
ａをオフレベル、制御信号線２０ｂをオンレベルとする
と、ＤＭ１８に保持されている２値化された映像信号は
ＤＭスイッチ回路１７のＤＭスイッチ素子２３を通じて
出力され、画素電極１３に書き込まれ、これにより２値
のマルチカラー表示が行われる。また、この間、図示し
ないコントロールＩＣから走査線駆動回路１２０及び信
号線駆動回路１３０へのコントロール信号や映像信号の
供給は停止している。

【００６４】この実施形態２においても、静止画表示期
間では液晶層１６の劣化を防ぐために、一定の周期で制
御信号線２０ａ，同２０ｂを交互にオンレベルとし、Ｄ
Ｍスイッチ回路１７の２つのＤＭスイッチ素子２２，２
３を交互にオンするとともに、これに合わせて対向電極
１５の電位を反転させることで交流駆動を行っている。

【００６５】また、静止画表示期間では、補助容量制御
信号線４２にオフレベルの制御信号が供給されており、
画素電極１３と補助容量電極１９との間は非導通となっ
ている。このように、マルチカラー画像用の映像信号を
ＤＭ１８に書き込む際に、補助容量制御信号線４２にオ
フレベルの制御信号を供給して画素電極１３と補助容量
電極１９との間の電気的な接続を切り離すようにした場
合、ＤＭ１８を構成する素子が駆動能力不足となって
も、補助容量Ｃｓの影響を受けることがなくなるため、
映像信号の書き込みを正確に行うことができる。同様
に、ＤＭ１８により２値化された映像信号が保持されて
いる状態においても、補助容量Ｃｓの影響を受けること
がないため、ＤＭ１８での２値化された映像信号の書き
込みや読み出しを正確に行うことができるようになる。

【００６６】上記実施形態２によれば、画素電極１３と
補助容量電極１９との間に補助容量スイッチ素子４１を
設け、静止画表示期間では、画素電極１３と補助容量電
極１９との間の電気的な接続を切り離すようにしたた
め、この期間では補助容量Ｃｓの影響を受けることがな
い。これにより、ＤＭ１８への２値化された映像信号の
正確な書き込みができるようになり、またＤＭ１８の駆
動負担を減らして動作を安定化させることができるた
め、誤動作の発生を防止することができる。したがっ
て、高精細化に伴いＤＭ１８を構成する素子サイズが小
さくなり、また製造バラツキにより素子特性が劣化して
駆動能力不足となった場合でも、その画素が点欠陥とな
ることを防いで歩留まりを向上させることができる。

【００６７】とくに実施形態２では、表示形態に係わら
ず補助容量電極線２１には一定の補助容量電位を供給す
ればよいため、図示しないコントロールＩＣの駆動負担
を軽減することができる。また、図示しない走査線駆動
回路（１２０）では、表示形態に応じて補助容量制御信
号線４２にオン又はオフレベルの制御信号を供給するこ
とになるが、補助容量スイッチ素子４１のオン／オフは
補助容量電位の制御に比べてはるかに少ない電力で制御
することができるため、走査線駆動回路の負担を必要最
小限に抑えることができる。

【００６８】次に、上記実施形態１及び２の液晶表示装
置について、その製造方法を図９を用いて説明する。

【００６９】図９は、液晶表示装置の製造プロセスを示
す概略断面図であり、点線の右側の領域は画素部（表示
画素部１１０）、左側の領域が駆動回路部（走査線駆動
回路１２０など）を示している。以下、図９の（ａ）〜
（ｆ）の順に説明する。

【００７０】（ａ）ガラスなどの透明絶縁基板５０上
に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファ
スシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモル
ファスシリコン薄膜５１を図示しないＸｅＣｌエキシマ
レーザ装置でアニールすることで多結晶化する。ここ
で、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５
２は、図中Ａの方向に走査され、このレーザ光５２が照
射された領域は結晶化され多結晶シリコン膜５３とな
る。その際、レーザ照射エネルギーを段階的に上げて複
数回照射を行うことにより、アモルファスシリコン膜中
の水素を効果的に抜くことができ、結晶化時のアブレー
ションを防ぐことができる。なお、照射エネルギーは２
００〜５００ｍＪ／ｃｍ２ とする。

【００７１】（ｂ）多結晶シリコン膜５３をフォトリソ
グラフィ法を用いてパターニングし、薄膜トランジスタ
の活性層５４を形成する。

【００７２】（ｃ）シリコン酸化膜によるゲート絶縁膜
５５をプラズマＣＶＤ法で形成した後、モリブデン−タ
ングステン合金膜をスパッタ法で成膜、パターニングす
ることでゲート電極５６を形成する。また、前記パター
ニング時に走査線も同時に形成する。ゲート絶縁膜５５
としては、このほかに窒化シリコン膜や常圧ＣＶＤ法に
よるシリコン酸化膜を使うことができる。

【００７３】ゲート電極５６を形成後に、ゲート電極５
６をマスクとしてイオンドーピング法で不純物を打ち込
み、薄膜トランジスタのソース／ドレイン領域５４ａを
形成する。不純物としては、Ｎ−ｃｈトランジスタにつ
いてはリンを、Ｐ−ｃｈトランジスタについてはボロン
を用いることができる。画素部のトランジスタについて
はオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈ
ｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を用いるのが効果
的である。この場合、ソース／ドレイン電極５４ａへの
不純物注入後にゲート電極５６を再パターニングし、一
定量だけ細かくした後、再度低濃度の不純物打ち込みを
行う。

【００７４】（ｄ）ゲート電極５６上にプラズマＣＶＤ
法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間
絶縁膜５７を形成する。

【００７５】（ｅ）第１の層間絶縁膜５７及びゲート絶
縁膜５５にコンタクトホールを形成後、スパッタ法でＡ
ｌ膜を形成、パターニングすることでソース／ドレイン
電極５８、５９を形成する。このとき、信号線も同時に
形成する。

【００７６】（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第
２の層間絶縁膜）６０を形成する。低誘電率絶縁膜６０
としては、プラズマＣＶＤ法で作成した窒化シリコン膜
や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を
用いることができる。そして、低誘電率絶縁膜６０にコ
ンタクトホールを形成し、Ａｌ薄膜６１を形成し、パタ
ーニングすることで画素電極を形成する。

【００７７】以上のプロセスにより、透明絶縁基板５０
上に画素部と駆動回路部とを一体で形成することができ
る。この後、透明絶縁基板５０と、図示しない対向電極
が形成された対向基板とを対向し、周囲をエポキシ樹脂
からなるシール材で密閉し、内部に液晶組成物を注入、
封止することで液晶表示装置を完成することができる
（図５参照）。

【００７８】なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴ
は、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高
いため、ＴＦＴサイズを小さくすることが可能であり、
周辺駆動回路をも同時に基板上に一体に形成することが
できる。この周辺回路としては、高速化、低消費電力化
を図るためにＣＭＯＳ構造とすることが望ましい。その
ため、前記不純物ドーピング工程は、レジストマスクを
用いてＰ型及びＮ型不純物ドーピング工程の２回に分け
て行っている。

【００７９】

【発明の効果】以上説明したように、本発明に係わる表
示装置の駆動方法及び表示装置によれば、ディジタルメ
モリを構成する素子の特性が劣化して駆動能力不足とな
った場合でも、その画素が点欠陥となることを防止する
ことができるため、高精細化と歩留まりの向上とを両立
させることができる。

【図面の簡単な説明】

【図１】実施形態１に係わる液晶表示装置の動作を示す
信号波形のタイミングチャート。

【図２】実施形態１における表示画素の回路構成図。

【図３】図２の概略平面図。

【図４】実施形態１に係わる液晶表示装置の回路構成
図。

【図５】図４の概略断面図。

【図６】実施形態２における表示画素の回路構成図。

【図７】図６の概略平面図。

【図８】実施形態２に係わる液晶表示装置の動作を示す
信号波形のタイミングチャート。

【図９】液晶表示装置の製造プロセスを示す概略断面
図。

【符号の説明】

１０…表示画素、１１…信号線、１２…走査線、１３…
画素電極、１４…画素スイッチ素子、１５…対向電極、
１６…液晶層、１７…ＤＭスイッチ回路、１８…ＤＭ
（ディジタルメモリ）、１９…補助容量電極、２０（２
０ａ，２０ｂ）…制御信号線、２１…補助容量電極線、
２２，２３…ＤＭスイッチ素子、２４，２５…インバー
タ回路、２６…ＤＭ内部スイッチ素子、４１…補助容量
スイッチ素子、４２…補助容量制御信号線、１０１…ア
レイ基板、１０２…対向基板、１１０…表示画素部、１
２０…走査線駆動回路、１３０…信号線駆動回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１１Ｈ ６２１ ６２１Ｍ ６２４ ６２４Ｂ ６３１ ６３１Ｈ ６６０ ６６０Ｕ ６８０ ６８０Ｇ (72)発明者 前田 孝志 埼玉県深谷市幡羅町一丁目９番地２ 株式 会社東芝深谷工場内 (72)発明者 綱島 貴徳 埼玉県深谷市幡羅町一丁目９番地２ 株式 会社東芝深谷工場内 Ｆターム(参考） 2H092 JA24 JB68 NA13 PA01 PA06 2H093 NA16 NC15 NC16 NC29 NC34 ND53 5C006 AA01 AA02 AF45 AF46 AF51 AF53 AF61 BB16 BC03 BC06 BC12 BC20 BF09 EB04 EB05 FA22 5C080 AA10 BB05 DD05 DD09 DD26 DD28 EE17 FF11 JJ03 JJ04 JJ06

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された複数の走査線
   及び複数の信号線、これら両線の各交差部に配置された
   画素電極、前記画素電極と電気的に接続された補助容量
   電極、外部から供給される電位に応じて前記補助容量電
   極との間でＭＯＳキャパシタにより補助容量を形成する
   補助容量電極線、前記走査線から供給される走査信号に
   よりオン／オフ制御され、オン時に前記信号線に供給さ
   れた映像信号を前記画素電極に書き込む第１スイッチ素
   子、前記画素電極と電気的に接続され、前記信号線に供
   給された映像信号を保持可能なディジタルメモリ、前記
   画素電極と前記ディジタルメモリとの間の導通を制御す
   る第２スイッチ素子を有する第１電極基板と、前記画素
   電極と対向配置された対向電極を有する第２電極基板
   と、前記第１電極基板と第２電極基板との間に狭持され
   た表示層とを備えた表示装置において、 第１表示期間では、前記第２スイッチ素子により前記画
   素電極と前記ディジタルメモリ間の導通をオフする一
   方、前記第１スイッチ素子を所定間隔でオンして、前記
   信号線に供給された第１映像信号を前記画素電極に書き
   込むことで表示を行い、且つ前記補助容量電極と前記補
   助容量電極線との間に所定の補助容量が形成される電位
   を前記補助容量電極線に供給し、 第２表示期間では、前記第２スイッチ素子の導通をオン
   して前記信号線に供給された映像信号を前記ディジタル
   メモリに保持させた後、前記第１スイッチ素子により前
   記信号線と前記画素電極間の導通をオフして、前記ディ
   ジタルメモリに保持された第２映像信号を前記画素電極
   に書き込むことで表示を行い、且つ前記補助容量電極と
   前記補助容量電極線との間に前記所定の補助容量が形成
   されなくなる電位を前記補助容量電極線に供給すること
   を特徴とする表示装置の駆動方法。
2. 【請求項２】 マトリクス状に配置された複数の走査線
   及び複数の信号線、これら両線の各交差部に配置された
   画素電極、前記画素電極と電気的に接続された補助容量
   電極、外部から供給される電位により前記補助容量電極
   との間で一定の補助容量を形成する補助容量電極線、前
   記走査線から供給される走査信号によりオン／オフ制御
   され、オン時に前記信号線に供給された映像信号を前記
   画素電極に書き込む第１スイッチ素子、前記画素電極と
   電気的に接続され、前記信号線に供給された映像信号を
   保持可能なディジタルメモリ、前記画素電極と前記ディ
   ジタルメモリとの間の導通を制御する第２スイッチ素子
   を有する第１電極基板と、前記画素電極と対向配置され
   た対向電極を有する第２電極基板と、前記第１電極基板
   と第２電極基板との間に狭持された表示層とを備えた表
   示装置において、前記画素電極と前記補助容量電極との
   間の導通を制御する第３スイッチ素子を設けたことを特
   徴とする表示装置。
3. 【請求項３】 前記補助容量は、ＭＯＳキャパシタ又は
   ＭＩＭキャパシタを用いて形成されることを特徴とする
   請求項２に記載の表示装置。
4. 【請求項４】 第１表示期間では、前記第２スイッチ素
   子により前記画素電極と前記ディジタルメモリ間の導通
   をオフする一方、前記第１スイッチ素子の導通を所定間
   隔でオンして、前記信号線に供給された第１映像信号を
   前記画素電極に書き込むことで表示を行い、且つ前記第
   ３スイッチ素子の導通をオンして、前記画素電極と前記
   補助容量への前記第１映像信号の書き込みを可能とし、 第２表示期間では、前記第３スイッチ素子の導通をオフ
   して、前記補助容量と前記画素容量との間の電気的な接
   続を切り離し、前記第２スイッチ素子の導通をオンして
   前記信号線に供給された映像信号を前記ディジタルメモ
   リに保持させた後、前記第１スイッチ素子により前記信
   号線と前記画素電極間の導通をオフして、前記ディジタ
   ルメモリに保持された第２映像信号を前記画素電極に書
   き込むことで表示を行うことを特徴とする請求項２に記
   載の表示装置の駆動方法。