JP2003058124A - 表示装置の駆動方法及び表示装置 - Google Patents

表示装置の駆動方法及び表示装置

Info

Publication number
JP2003058124A
JP2003058124A JP2001246137A JP2001246137A JP2003058124A JP 2003058124 A JP2003058124 A JP 2003058124A JP 2001246137 A JP2001246137 A JP 2001246137A JP 2001246137 A JP2001246137 A JP 2001246137A JP 2003058124 A JP2003058124 A JP 2003058124A
Authority
JP
Japan
Prior art keywords
electrode
auxiliary capacitance
switch element
pixel electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246137A
Other languages
English (en)
Inventor
Naoki Moriyama
直己 森山
Hiroyuki Kimura
裕之 木村
Takashi Maeda
孝志 前田
Takanori Tsunashima
貴徳 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001246137A priority Critical patent/JP2003058124A/ja
Publication of JP2003058124A publication Critical patent/JP2003058124A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 ディジタルメモリ(以下、DM)を備えた液
晶表示装置では、高精細化に伴いDMを構成する素子の
駆動能力不足が生じ、点欠陥となって歩留まりの低下を
招いていた。 【解決手段】 DM18を駆動させる静止画表示期間で
は、補助容量電極19と補助容量電極線21との間で補
助容量Csが形成されなくなるオフレベルの補助容量電
位を補助容量電極線21に供給して、補助容量Csの影
響を受けにくくして、DM18での2値化された映像信
号の書き込みや読み出しを正確に行うことができるよう
にした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は表示装置の駆動方
法及び表示装置に関し、詳しくは画素毎にディジタルメ
モリを備えた液晶表示装置とその駆動方法に関する。
【0002】
【従来の技術】近年、液晶表示装置は軽量、薄型、低消
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使用されている。こ
れらの小型情報端末は一般にバッテリー駆動であるた
め、低消費電力化が重要な課題となっている。例えば携
帯電話では、待ち受け期間中に低消費電力で表示できる
ことが求められており、これを実現するための技術とし
ては、例えば特開昭58−23091号公報などが挙げ
られる。ここに開示された画像表示装置は、画素内にデ
ィジタルメモリを備えており、待ち受け時(以下、静止
画表示期間)には、液晶を交流駆動するための交流駆動
回路のみを動作させ、その他の周辺駆動回路を止めるこ
とにより、大幅な消費電力の低減を図っている。
【0003】
【発明が解決しようとする課題】ところで、最近では携
帯電話においてもインターネットやTV電話等のカラー
中間調表示や動画表示が始まっており、高精細化と更な
る低消費電力化が求められている。これに対応するた
め、各画素に内蔵されたスイッチ素子により、ディジタ
ルメモリによる駆動と通常のTFT方式の駆動を切り替
える構造を備えた液晶表示装置が提案されている。
【0004】しかしながら、高精細な画面では1画素の
面積が小さくなるため、ディジタルメモリを構成する素
子サイズも小さくなり、映像信号の書き込みや読み出し
などの駆動能力にも制限が生じることになる。とくに、
製造バラツキにより素子特性が劣化した場合には駆動能
力不足となるため、補助容量の影響を受けやすくなり、
映像信号の書き込みや読み出しが正確にできなくなるお
それがある。こうした理由により、本来の映像信号とは
異なる情報が保持又は読み出された場合、その画素は点
欠陥として認識されるため、歩留まりの低下を招くとい
う問題点があった。
【0005】この発明の目的は、高精細化による素子劣
化の影響を受けにくくすることで、高精細化と歩留まり
の向上とを両立させた表示装置の駆動方法及び表示装置
を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、マトリクス状に配置された複数
の走査線及び複数の信号線、これら両線の各交差部に配
置された画素電極、前記画素電極と電気的に接続された
補助容量電極、外部から供給される電位に応じて前記補
助容量電極との間でMOSキャパシタにより補助容量を
形成する補助容量電極線、前記走査線から供給される走
査信号によりオン/オフ制御され、オン時に前記信号線
に供給された映像信号を前記画素電極に書き込む第1ス
イッチ素子、前記画素電極と電気的に接続され、前記信
号線に供給された映像信号を保持可能なディジタルメモ
リ、前記画素電極と前記ディジタルメモリとの間の導通
を制御する第2スイッチ素子を有する第1電極基板と、
前記画素電極と対向配置された対向電極を有する第2電
極基板と、前記第1電極基板と第2電極基板との間に狭
持された表示層とを備えた表示装置において、第1表示
期間では、前記第2スイッチ素子により前記画素電極と
前記ディジタルメモリ間の導通をオフする一方、前記第
1スイッチ素子を所定間隔でオンして、前記信号線に供
給された第1映像信号を前記画素電極に書き込むことで
表示を行い、且つ前記補助容量電極と前記補助容量電極
線との間に所定の補助容量が形成される電位を前記補助
容量電極線に供給し、第2表示期間では、前記第2スイ
ッチ素子の導通をオンして前記信号線に供給された映像
信号を前記ディジタルメモリに保持させた後、前記第1
スイッチ素子により前記信号線と前記画素電極間の導通
をオフして、前記ディジタルメモリに保持された第2映
像信号を前記画素電極に書き込むことで表示を行い、且
つ前記補助容量電極と前記補助容量電極線との間に前記
所定の補助容量が形成されなくなる電位を前記補助容量
電極線に供給することを特徴とする表示装置の駆動方法
である。
【0007】また、上記目的を達成するため、請求項2
の発明は、マトリクス状に配置された複数の走査線及び
複数の信号線、これら両線の各交差部に配置された画素
電極、前記画素電極と電気的に接続された補助容量電
極、外部から供給される電位により前記補助容量電極と
の間で一定の補助容量を形成する補助容量電極線、前記
走査線から供給される走査信号によりオン/オフ制御さ
れ、オン時に前記信号線に供給された映像信号を前記画
素電極に書き込む第1スイッチ素子、前記画素電極と電
気的に接続され、前記信号線に供給された映像信号を保
持可能なディジタルメモリ、前記画素電極と前記ディジ
タルメモリとの間の導通を制御する第2スイッチ素子を
有する第1電極基板と、前記画素電極と対向配置された
対向電極を有する第2電極基板と、前記第1電極基板と
第2電極基板との間に狭持された表示層とを備えた表示
装置において、前記画素電極と前記補助容量電極との間
の導通を制御する第3スイッチ素子を設けたことを特徴
とする。
【0008】請求項3の発明は、請求項2において、前
記補助容量はMOSキャパシタ又はMIMキャパシタを
用いて形成されることを特徴とする。
【0009】請求項4の発明は、請求項2において、第
1表示期間では、前記第2スイッチ素子により前記画素
電極と前記ディジタルメモリ間の導通をオフする一方、
前記第1スイッチ素子の導通を所定間隔でオンして、前
記信号線に供給された第1映像信号を前記画素電極に書
き込むことで表示を行い、且つ前記第3スイッチ素子の
導通をオンして、前記画素電極と前記補助容量への前記
第1映像信号の書き込みを可能とし、第2表示期間で
は、前記第3スイッチ素子の導通をオフして、前記補助
容量と前記画素電極との間の電気的な接続を切り離し、
前記第2スイッチ素子の導通をオンして前記信号線に供
給された映像信号を前記ディジタルメモリに保持させた
後、前記第1スイッチ素子により前記信号線と前記画素
電極間の導通をオフして、前記ディジタルメモリに保持
された第2映像信号を前記画素電極に書き込むことで表
示を行うことを特徴とする表示装置の駆動方法である。
【0010】好ましい形態として、前記画素電極は金属
薄膜で構成された光反射型の画素電極であることを特徴
とする。
【0011】好ましい形態として、前記補助容量電極線
は、前記走査線と略並行に配置され、一水平ライン上に
配置された複数の前記補助容量電極との間で補助容量を
形成する。
【0012】好ましい形態として、前記ディジタルメモ
リスイッチ回路は、少なくとも、前記ディジタルメモリ
の非反転出力端子に接続する第1DMスイッチ素子と、
同ディジタルメモリの反転出力端子に接続する第2DM
スイッチ素子とで構成されることを特徴とする。
【0013】好ましい形態として、前記第1DMスイッ
チ素子と前記第2DMスイッチ素子は、それぞれ独立し
た制御信号線に接続されることを特徴とする。
【0014】好ましい形態として、前記ディジタルメモ
リは、少なくとも、2つのインバータ回路とDM内部ス
イッチ素子で構成されることを特徴とする。
【0015】好ましい形態として、前記DM内部スイッ
チ素子は、前記走査線に接続されることを特徴とする。
【0016】好ましい形態として、前記第1スイッチ素
子と前記DM内部スイッチ素子は、相補型のMOSトラ
ンジスタで構成されることを特徴とする。
【0017】好ましい形態として、前記MOSキャパシ
タはn−ch又はp−chMOSキャパシタであること
を特徴とする。
【0018】
【発明の実施の形態】以下、この発明に係わる表示装置
の駆動方法及び表示装置をディジタルメモリを備えたア
クティブマトリクス型の液晶表示装置に適用した場合の
実施形態について説明する。
【0019】[実施形態1]図4は、実施形態1に係わ
る液晶表示装置の回路構成図であり、図5は図4の概略
断面図である。
【0020】この液晶表示装置は、複数の表示画素10
が形成された表示画素部110、走査線駆動回路120
及び信号線駆動回路130から構成されている。
【0021】ここでは、アレイ基板101(図5)上に
おいて、走査線駆動回路120及び信号線駆動回路13
0が後述する信号線11、走査線12及び画素電極13
などと一体に形成されている例について示すが、走査線
駆動回路120及び信号線駆動回路130は、図示しな
い外部駆動基板上に配置されていてもよい。
【0022】表示画素部110は、アレイ基板101上
に複数本の信号線11及び、これと交差する複数本の走
査線12が図示しない絶縁膜を介してマトリクス状に配
置されており、両線の各交差部には表示画素10が配置
されている。
【0023】表示画素10は、画素電極13、画素スイ
ッチ素子14、対向電極15、液晶層16、ディジタル
メモリスイッチ回路17(以下、DMスイッチ回路)及
びディジタルメモリ(以下、DM)18により構成され
ている。
【0024】表示画素10において、画素スイッチ素子
14のソースは信号線11に、ゲートは走査線12に、
ドレインは画素電極13にそれぞれ接続されている。ま
た、画素電極13はDMスイッチ回路17を介してDM
18に接続されている。このDMスイッチ回路17のゲ
ートは制御信号線20に、ソースは画素電極13に、ド
レインはDM18にそれぞれ接続されている。DMスイ
ッチ回路17及びDM18の構成については後に説明す
る。なお制御信号線20は、後述するように20a,2
0bとして2本配置されているが、図4では説明を容易
にするために1本の制御信号線20として表している。
【0025】なお、画素スイッチ素子14、DMスイッ
チ回路17は、それぞれ本実施形態における第1スイッ
チ素子、第2スイッチ素子を構成している。また、アレ
イ基板101、対向基板102は、それぞれ本実施形態
における第1電極基板、第2電極基板を構成している。
【0026】画素電極13はアレイ基板101上に形成
され、この画素電極13と相対する対向電極15は対向
基板102(図5)上に形成されている。対向電極15
には図示しない外部駆動基板上に配置されたコントロー
ルICから所定の対向電位が供給されている。
【0027】また画素電極13には電気的に並列に補助
容量電極19が接続されており、補助容量電極線21と
の間で補助容量Csを形成している。この補助容量Cs
は、画素電極13と対向電極15との電位関係を保持す
るために形成されている。すなわち、信号線11を通じ
て表示画素10に書き込まれた映像信号は、画素電極1
3と対向電極15との間に形成される液晶容量Clc
と、補助容量電極19と補助容量電極線21との間に形
成される補助容量Csにそれぞれ保持される。この補助
容量Csを形成するために、補助容量電極19と対向配
置された補助容量電極線21には、図示しないコントロ
ールICから後述する補助容量電位が与えられている。
【0028】本実施形態における補助容量Csは、半導
体電極と金属電極とを備えたn−chMOSキャパシタ
を用いて形成されている。図4において、半導体電極は
補助容量電極19として機能し、金属電極は補助容量電
極線21として機能している。ただし、補助容量Csは
半導体電極と金属電極とを備えたp−chMOSキャパ
シタを用いて形成されたものであってもよい。以後の説
明では、n−ch又はp−chMOSキャパシタを、単
にMOSキャパシタと総称する。
【0029】前記MOSキャパシタは、図示しないコン
トロールICから供給される補助容量電位により内部容
量が変位する。すなわち、補助容量電極線21にオンレ
ベルの補助容量電位が供給されている間は補助容量電極
19と補助容量電極線21との間に補助容量Csが形成
されるが、オフレベルの補助容量電位では補助容量Cs
は形成されなくなる。
【0030】走査線駆動回路120は、シフトレジスタ
121及び図示しないバッファ回路などで構成されてお
り、図示しないコントロールICからコントロール信号
(水平クロック/スタート信号)、電源電圧が供給され
ている。
【0031】走査線駆動回路120では、中間調表示や
動画表示(以下、通常表示)期間には、通常のアクティ
ブマトリクス型の液晶表示装置と同様に所定周期で走査
信号を出力して走査線12をオンレベルとし、静止画表
示期間では走査線12をオフレベルとする。また、走査
線駆動回路120は、後述するように通常表示期間に、
それぞれ制御信号線20に所定レベルの制御信号を供給
している。
【0032】なお、通常表示期間、静止画表示期間は、
それぞれ本実施形態における第1表示期間、第2表示期
間に相当する。
【0033】信号線駆動回路130は、シフトレジスタ
131、ASW(アナログスイッチ)132などで構成
されており、図示しないコントロールICからコントロ
ール信号(水平クロック/スタート信号)、電源電圧及
びビデオバス133を通じて映像信号が供給されてい
る。信号線駆動回路130では、前記水平クロック/ス
タート信号に基づいて、シフトレジスタ131からAS
W132の開閉信号を出力することにより、ビデオバス
133に供給された映像信号を所定のタイミングで信号
線11にサンプリングする。
【0034】上記アレイ基板101と対向基板102と
の間には、表示層としての液晶層16が保持され、その
周囲はシール材103(図5)により封止されている。
【0035】ここで、上記のように構成された液晶表示
装置の基本的な動作について簡単に説明する。
【0036】走査線駆動回路120から走査信号を出力
して、各走査線12を上から順にオンレベルとし、これ
と同期して信号線11に映像信号をサンプリングする
と、オンレベルの走査線12に接続するすべての画素ス
イッチ素子14は一水平走査期間だけオン状態となり、
信号線11にサンプリングされていた映像信号は画素ス
イッチ素子14を通じて画素電極13に書き込まれる。
この映像信号は、画素電極13と対向電極15(及び補
助容量電極19と補助容量電極線21)との間に信号電
圧として充電され、この信号電圧の大きさに応じて液晶
層16が応答することで各表示画素10からの透過光量
が制御される。このような動作を1フレーム期間内にす
べての走査線12に対して実施することにより、一画面
の映像が出来上がることになる。
【0037】次に、実施形態1における表示画素10の
回路構成を図2及び図3を参照しながら、さらに詳細に
説明する。
【0038】図2は、表示画素10の回路構成図であ
り、図4と同等部分は同一符号で示している。また、図
3は図2の概略平面図である。
【0039】DMスイッチ回路17は、2つのDMスイ
ッチ素子22,23で構成され、DM18の非反転出力
端子27及び反転出力端子28と画素電極13との間に
挿入されている。DMスイッチ回路17において、DM
スイッチ素子22のゲートは制御信号線20aに接続さ
れ、DMスイッチ素子23のゲートは制御信号線20b
に接続されている。制御信号線20a,20bは走査線
駆動回路120に接続されており、表示形態に応じてオ
ン又はオフレベルの電位が制御信号として供給されるこ
とで、2つのDMスイッチ素子は独立して制御される。
このDMスイッチ回路17と画素スイッチ素子14は、
ともにMOSトランジスタで構成されている。
【0040】DM18は、2つのインバータ回路24,
25と、DM内部スイッチ素子26とで構成されてい
る。このうちDM内部スイッチ素子26は、画素スイッ
チ素子14とは逆チャネルのスイッチ素子であり、画素
スイッチ素子14と相補型のMOSトランジスタで構成
されている。
【0041】DM内部スイッチ素子26のゲートは、画
素スイッチ素子14のゲートと同じ走査線12に接続さ
れている。このため、走査線12がオンレベルになる
と、画素スイッチ素子14がオン、DM内部スイッチ素
子26がオフして、DM18の非反転出力端子27とイ
ンバータ回路25の出力との電気的な接続が切り離され
る。このとき、制御信号線20a,20bがともにオフ
レベルであれば、信号線11にサンプリングされた映像
信号は画素電極13に書き込まれる。また、制御信号線
20aがオンレベル、制御信号線20bがオフレベルで
あれば、信号線11にサンプリングされた映像信号は画
素電極13と非反転出力端子27に書き込まれる。さら
に、走査線12がオフレベルになると、画素スイッチ素
子14がオフ、DM内部スイッチ素子26がオンして、
DM18の非反転出力端子27とインバータ回路25の
出力とが電気的に接続するため、非反転出力端子27に
書き込まれた映像信号はDM18内に保持される。
【0042】補助容量電極線21は、図3に示すように
走査線12と略並行に配置され、一水平ライン上に配置
された複数の補助容量電極19との間でそれぞれ補助容
量Csが形成されるように構成されている。
【0043】次に、上記のように構成された実施形態1
の液晶表示装置において、通常表示及び静止画表示を行
う場合の動作を、図1に示す信号波形のタイミングチャ
ートを参照しながら説明する。
【0044】なお、図1において、Xクロック,Xスタ
ートは水平クロック信号,水平スタート信号を表し、Y
クロック,Yスタートは垂直クロック信号,垂直スター
ト信号を表している。また、データは通常表示用のフル
カラー又は静止画表示用のマルチカラーの映像信号を表
している。ここで、通常表示用のフルカラーの映像信
号、静止画表示用のマルチカラーの映像信号は、それぞ
れ本実施形態における第1映像信号、第2映像信号に相
当する。
【0045】通常表示期間では、制御信号線20a,2
0bをともにオフレベルとし、DMスイッチ回路17を
オフ状態とする。この間は、走査線駆動回路120及び
信号線駆動回路130に対し、それぞれコントロール信
号や映像信号を供給して通常駆動することにより、フル
カラーによる高画質な中間調/動画表示を行う。この場
合は、DM18を持たない一般的なアクティブマトリク
ス型の液晶表示装置と同様に、信号線11にサンプリン
グされた映像信号を画素電極13及び補助容量電極19
に書き込むことでフルカラー表示が行われる。なお、図
1に示す1H期間とは一水平走査期間であり、この1H
期間毎に出力されるXスタート信号に同期して、走査線
駆動回路120から走査信号が出力される。
【0046】また、通常表示期間では、補助容量電極1
9と補助容量電極線21との間で補助容量Csが形成さ
れるオンレベルの補助容量電位が図示しないコントロー
ルICから補助容量電極線21に供給される。補助容量
Csの容量値としては、画素電極13に書き込まれた映
像信号の電位変動を防ぐのに必要な容量値が設定され、
この補助容量Csにより、信号線11を通じて画素電極
13に書き込まれた映像信号は、次の映像信号の書き込
みがなされるまでの間、電位変動することなしに安定し
て保持される。
【0047】次に、通常表示から静止画表示に切り替え
る際は、通常表示期間から静止画表示期間に移行する最
後の1フレーム(静止画書き込みフレーム)において、
制御信号線20aをオンレベル、制御信号線20bをオ
フレベルとする。そして、画素スイッチ素子14が走査
信号によりオンしている間に、信号線11に2値化され
た映像信号をサンプリングし、これを画素スイッチ素子
14及びDMスイッチ回路17のDMスイッチ素子22
を通じてDM18の非反転出力端子27に書き込む。こ
こで、2値化された映像信号とは、静止画表示期間で表
示するマルチカラー画像用の映像信号である。
【0048】DM18に2値化された映像信号を書き込
んだ後に、走査線12がオフレベルとなり、画素スイッ
チ素子14がオフすると、DM内部スイッチ素子26が
オンして、DM18の非反転出力端子27に書き込まれ
た映像信号は2つのインバータ回路24,25を回るル
ープに保持される。さらに、この状態で制御信号線20
aをオフレベル、制御信号線20bをオンレベルとする
と、DM18に保持されている2値化された映像信号は
DMスイッチ回路17のDMスイッチ素子23を通じて
出力され、画素電極13に書き込まれ、これにより2値
のマルチカラー表示が行われる。また、この間、図示し
ないコントロールICから走査線駆動回路120及び信
号線駆動回路130へのコントロール信号や映像信号の
供給は停止している。
【0049】この静止画表示期間において、DM18に
書き込まれた映像信号は短時間であればこの状態で保持
することもできるが、長時間保持すると直流成分により
液晶層16が劣化するため、交流駆動する必要がある。
そのため、一定の周期で制御信号線20a,同20bを
交互にオンレベルとし、DMスイッチ回路17の2つの
DMスイッチ素子22,23を交互にオンするととも
に、これに合わせて対向電極15の電位を反転させるこ
とで交流駆動を行う。
【0050】このように、2つのDMスイッチ素子2
2,23を交互にオンすることで、画素電極13の電位
は電源/接地電位が交互に出力され、これと同期させて
対向電極15の電位を電源/接地電位間でシフトするこ
とにより、対向電極15と極性が同じ表示画素10では
液晶層16に電圧がかからず、逆極性の表示画素10で
は液晶層16に電圧がかかるため、2値表示(白黒表
示)を行うことができる。このとき、信号線11に映像
信号をサンプリングする信号線駆動回路130の動作は
停止しており、液晶表示装置及びコントロールICは液
晶層16を交流駆動するための低周波数動作をするだけ
でよいため、低消費電力で白黒表示を行うことができ
る。
【0051】また、静止画表示期間では、補助容量電極
19と補助容量電極線21との間で補助容量Csが形成
されなくなるオフレベルの補助容量電位が図示しないコ
ントロールICから補助容量電極線21に供給される。
この時の補助容量Csはゼロである必要はなく、DM1
8への2値化された映像信号の書き込みや、DM18の
駆動時に影響を及ぼさない容量値であればよい。
【0052】先に説明したように、高精細化に伴いDM
18を構成する素子サイズが小さくなり、加えて製造バ
ラツキによる素子特性が劣化した場合は駆動能力不足と
なるため、補助容量Csの影響を受けやすくなる。しか
しながら、マルチカラー画像用の映像信号をDM18に
書き込む際に、補助容量電極線21にオフレベルの補助
容量電位を供給して補助容量Csの容量値を小さくする
ことにより、映像信号の書き込みを正確に行うことがで
きる。またDM18により2値化された映像信号が保持
されている状態では、交流駆動のためにDMスイッチ回
路17のDMスイッチ素子22又は23のうち、いずれ
か一方がオンしているので、画素電極13にはDM18
からの信号電圧が供給され続ける状態となる。そのた
め、画素電位の変動を防ぐための補助容量Csは必要な
く、逆に補助容量Csが大きいとDM18の駆動負荷が
増えるために動作が不安定となり、映像信号の正確な読
み出しができなくなるなどの誤動作の原因となる。した
がって、静止画表示期間は、補助容量電極19と補助容
量電極線21との間で補助容量Csが形成されなくなる
オフレベルの補助容量電位を補助容量電極線21に供給
することにより、上記のような補助容量Csの影響を受
けにくくして、DM18での2値化された映像信号の書
き込みや読み出しを正確に行うことができるようにな
る。
【0053】さらに、静止画表示から通常表示に切り替
える際は、静止画最終フレームを経て再び2本の制御信
号線20a,20bをともにオフレベルとし、また図示
しないコントロールICから走査線駆動回路120及び
信号線駆動回路130へのコントロール信号や映像信号
を供給する。なお、静止画最終フレームとは、静止画表
示から通常表示に移行する際に設定される準備期間であ
り、この間、走査線駆動回路120及び信号線駆動回路
130の駆動は再開されるが、映像信号の書き込みは行
われない。
【0054】上記実施形態1によれば、静止画表示期間
では、補助容量電極19と補助容量電極線21との間で
補助容量Csが形成されなくなるオフレベルの補助容量
電位を補助容量電極線21に供給するようにしたので、
この期間での補助容量Csの影響を受けにくくすること
ができる。これによると、DM18への2値化された映
像信号の正確な書き込みができるようになり、またDM
18の駆動負担を減らして動作を安定化させることがで
きるため、誤動作の発生を防止することができる。した
がって、高精細化に伴いDM18を構成する素子サイズ
が小さくなり、また製造バラツキにより素子特性が劣化
して駆動能力不足となった場合でも、その画素が点欠陥
となることを防いで歩留まりを向上させることができ
る。
【0055】[実施形態2]次に、実施形態2として、
画素電極と補助容量電極との間にスイッチ素子を接続し
た列について説明する。ここでは、実施形態1の図4及
び図5に相当する説明を省略する。
【0056】図6は、実施形態2における表示画素10
の回路構成図であり、図2と同等部分は同一符号で示し
ている。また、図7は図6の概略平面図である。以下、
表示画素の構成と動作について、実施形態1との相違点
についてのみ説明する。
【0057】図6に示すように、画素電極13と補助容
量電極19との間には補助容量スイッチ素子41が接続
され、この補助容量スイッチ素子41により画素電極1
3と補助容量電極19との間の導通が制御される構成と
なっている。補助容量スイッチ素子41のゲートは補助
容量制御信号線42に接続されている。補助容量制御信
号線42は図示しない走査線駆動回路(120)に接続
されており、後述するように表示形態に応じてオン又は
オフレベルの制御信号が供給されることで、画素電極1
3と補助容量電極19との間の導通が制御される。な
お、補助容量スイッチ素子41は本実施形態における第
3スイッチ素子を構成している。
【0058】また、本実施形態における補助容量Cs
は、半導体電極と金属電極とを備えたMIMキャパシタ
を用いて形成されている。図6において、半導体電極は
補助容量電極19として機能し、金属電極は補助容量電
極線21として機能している。また、補助容量電極線2
1には図示しないコントロールICから、画素電極19
と補助容量電極線21との間で補助容量Csが形成され
る一定レベルの補助容量電位が供給されている。本実施
形態では、表示形態に係わらず一定の補助容量電位が供
給されている。なお、補助容量Csは実施形態1と同じ
MOSキャパシタを用いて形成されたものであってもよ
い。
【0059】次に、上記のように構成された実施形態2
の液晶表示装置において、通常表示及び静止画表示を行
う場合の動作を、図8に示す信号波形のタイミングチャ
ートを参照しながら説明する。図8に示す各表記の意味
は図1と同じである。また、実施形態1と重複する部分
については適宜に説明を省略する。
【0060】通常表示期間では、制御信号線20a,2
0bをともにオフレベルとし、DMスイッチ回路17を
オフ状態とする。この間は、走査線駆動回路120及び
信号線駆動回路130に対し、それぞれコントロール信
号や映像信号を供給して通常駆動を行うことにより、フ
ルカラーによる高画質な中間調/動画表示を行う。この
場合は、DM18を持たない一般的なアクティブマトリ
クス型の液晶表示装置と同様に、信号線11にサンプリ
ングされた映像信号を画素電極13及び補助容量電極1
9に書き込むことでフルカラー表示が行われる。
【0061】この通常表示期間では、補助容量制御信号
線42にオンレベルの制御信号が供給されおり、画素電
極13と補助容量電極19との間は導通しているので、
映像信号は補助容量電極19へ書き込まれる。そして、
前述したように補助容量電極線21には図示しないコン
トロールICから一定の補助容量電位が供給されている
ため、信号線11を通じて画素電極13に書き込まれた
映像信号は、補助容量電極19と補助容量電極線21と
の間に形成される補助容量Csにより、次の映像信号の
書き込みがなされるまでの間、電位変動することなしに
安定して保持される。
【0062】次に、通常表示から静止画表示に切り替え
る際は、通常表示期間から静止画表示期間に移行する静
止画書き込みフレームにおいて、制御信号線20aをオ
ンレベル、制御信号線20bをオフレベルとする。そし
て、画素スイッチ素子14が走査信号によりオンしてい
る間に、信号線11に2値化された映像信号をサンプリ
ングし、これを画素スイッチ素子14及びDMスイッチ
回路17のDMスイッチ素子22を通じてDM18の非
反転出力端子27に書き込む。
【0063】DM18に2値化された映像信号を書き込
んだ後に、走査線12がオフレベルとなり、画素スイッ
チ素子14がオフすると、DM内部スイッチ素子26が
オンして、DM18の非反転出力端子27に書き込まれ
た映像信号は2つのインバータ回路24,25を回るル
ープに保持される。さらに、この状態で制御信号線20
aをオフレベル、制御信号線20bをオンレベルとする
と、DM18に保持されている2値化された映像信号は
DMスイッチ回路17のDMスイッチ素子23を通じて
出力され、画素電極13に書き込まれ、これにより2値
のマルチカラー表示が行われる。また、この間、図示し
ないコントロールICから走査線駆動回路120及び信
号線駆動回路130へのコントロール信号や映像信号の
供給は停止している。
【0064】この実施形態2においても、静止画表示期
間では液晶層16の劣化を防ぐために、一定の周期で制
御信号線20a,同20bを交互にオンレベルとし、D
Mスイッチ回路17の2つのDMスイッチ素子22,2
3を交互にオンするとともに、これに合わせて対向電極
15の電位を反転させることで交流駆動を行っている。
【0065】また、静止画表示期間では、補助容量制御
信号線42にオフレベルの制御信号が供給されており、
画素電極13と補助容量電極19との間は非導通となっ
ている。このように、マルチカラー画像用の映像信号を
DM18に書き込む際に、補助容量制御信号線42にオ
フレベルの制御信号を供給して画素電極13と補助容量
電極19との間の電気的な接続を切り離すようにした場
合、DM18を構成する素子が駆動能力不足となって
も、補助容量Csの影響を受けることがなくなるため、
映像信号の書き込みを正確に行うことができる。同様
に、DM18により2値化された映像信号が保持されて
いる状態においても、補助容量Csの影響を受けること
がないため、DM18での2値化された映像信号の書き
込みや読み出しを正確に行うことができるようになる。
【0066】上記実施形態2によれば、画素電極13と
補助容量電極19との間に補助容量スイッチ素子41を
設け、静止画表示期間では、画素電極13と補助容量電
極19との間の電気的な接続を切り離すようにしたた
め、この期間では補助容量Csの影響を受けることがな
い。これにより、DM18への2値化された映像信号の
正確な書き込みができるようになり、またDM18の駆
動負担を減らして動作を安定化させることができるた
め、誤動作の発生を防止することができる。したがっ
て、高精細化に伴いDM18を構成する素子サイズが小
さくなり、また製造バラツキにより素子特性が劣化して
駆動能力不足となった場合でも、その画素が点欠陥とな
ることを防いで歩留まりを向上させることができる。
【0067】とくに実施形態2では、表示形態に係わら
ず補助容量電極線21には一定の補助容量電位を供給す
ればよいため、図示しないコントロールICの駆動負担
を軽減することができる。また、図示しない走査線駆動
回路(120)では、表示形態に応じて補助容量制御信
号線42にオン又はオフレベルの制御信号を供給するこ
とになるが、補助容量スイッチ素子41のオン/オフは
補助容量電位の制御に比べてはるかに少ない電力で制御
することができるため、走査線駆動回路の負担を必要最
小限に抑えることができる。
【0068】次に、上記実施形態1及び2の液晶表示装
置について、その製造方法を図9を用いて説明する。
【0069】図9は、液晶表示装置の製造プロセスを示
す概略断面図であり、点線の右側の領域は画素部(表示
画素部110)、左側の領域が駆動回路部(走査線駆動
回路120など)を示している。以下、図9の(a)〜
(f)の順に説明する。
【0070】(a)ガラスなどの透明絶縁基板50上
に、プラズマCVD法により厚さ50nmのアモルファ
スシリコン(a−Si)薄膜51を堆積し、このアモル
ファスシリコン薄膜51を図示しないXeClエキシマ
レーザ装置でアニールすることで多結晶化する。ここ
で、前記XeClエキシマレーザ装置からのレーザ光5
2は、図中Aの方向に走査され、このレーザ光52が照
射された領域は結晶化され多結晶シリコン膜53とな
る。その際、レーザ照射エネルギーを段階的に上げて複
数回照射を行うことにより、アモルファスシリコン膜中
の水素を効果的に抜くことができ、結晶化時のアブレー
ションを防ぐことができる。なお、照射エネルギーは2
00〜500mJ/cm2 とする。
【0071】(b)多結晶シリコン膜53をフォトリソ
グラフィ法を用いてパターニングし、薄膜トランジスタ
の活性層54を形成する。
【0072】(c)シリコン酸化膜によるゲート絶縁膜
55をプラズマCVD法で形成した後、モリブデン−タ
ングステン合金膜をスパッタ法で成膜、パターニングす
ることでゲート電極56を形成する。また、前記パター
ニング時に走査線も同時に形成する。ゲート絶縁膜55
としては、このほかに窒化シリコン膜や常圧CVD法に
よるシリコン酸化膜を使うことができる。
【0073】ゲート電極56を形成後に、ゲート電極5
6をマスクとしてイオンドーピング法で不純物を打ち込
み、薄膜トランジスタのソース/ドレイン領域54aを
形成する。不純物としては、N−chトランジスタにつ
いてはリンを、P−chトランジスタについてはボロン
を用いることができる。画素部のトランジスタについて
はオフ時のリーク電流を抑えるためにLDD(Ligh
tly DopedDrain)構造を用いるのが効果
的である。この場合、ソース/ドレイン電極54aへの
不純物注入後にゲート電極56を再パターニングし、一
定量だけ細かくした後、再度低濃度の不純物打ち込みを
行う。
【0074】(d)ゲート電極56上にプラズマCVD
法又は常圧CVD法でシリコン酸化膜による第1の層間
絶縁膜57を形成する。
【0075】(e)第1の層間絶縁膜57及びゲート絶
縁膜55にコンタクトホールを形成後、スパッタ法でA
l膜を形成、パターニングすることでソース/ドレイン
電極58、59を形成する。このとき、信号線も同時に
形成する。
【0076】(f)前記Al膜上に低誘電率絶縁膜(第
2の層間絶縁膜)60を形成する。低誘電率絶縁膜60
としては、プラズマCVD法で作成した窒化シリコン膜
や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を
用いることができる。そして、低誘電率絶縁膜60にコ
ンタクトホールを形成し、Al薄膜61を形成し、パタ
ーニングすることで画素電極を形成する。
【0077】以上のプロセスにより、透明絶縁基板50
上に画素部と駆動回路部とを一体で形成することができ
る。この後、透明絶縁基板50と、図示しない対向電極
が形成された対向基板とを対向し、周囲をエポキシ樹脂
からなるシール材で密閉し、内部に液晶組成物を注入、
封止することで液晶表示装置を完成することができる
(図5参照)。
【0078】なお、p−Si(ポリシリコン)TFT
は、a−SiTFTに比べて電子の移動度が二桁程度高
いため、TFTサイズを小さくすることが可能であり、
周辺駆動回路をも同時に基板上に一体に形成することが
できる。この周辺回路としては、高速化、低消費電力化
を図るためにCMOS構造とすることが望ましい。その
ため、前記不純物ドーピング工程は、レジストマスクを
用いてP型及びN型不純物ドーピング工程の2回に分け
て行っている。
【0079】
【発明の効果】以上説明したように、本発明に係わる表
示装置の駆動方法及び表示装置によれば、ディジタルメ
モリを構成する素子の特性が劣化して駆動能力不足とな
った場合でも、その画素が点欠陥となることを防止する
ことができるため、高精細化と歩留まりの向上とを両立
させることができる。
【図面の簡単な説明】
【図1】実施形態1に係わる液晶表示装置の動作を示す
信号波形のタイミングチャート。
【図2】実施形態1における表示画素の回路構成図。
【図3】図2の概略平面図。
【図4】実施形態1に係わる液晶表示装置の回路構成
図。
【図5】図4の概略断面図。
【図6】実施形態2における表示画素の回路構成図。
【図7】図6の概略平面図。
【図8】実施形態2に係わる液晶表示装置の動作を示す
信号波形のタイミングチャート。
【図9】液晶表示装置の製造プロセスを示す概略断面
図。
【符号の説明】
10…表示画素、11…信号線、12…走査線、13…
画素電極、14…画素スイッチ素子、15…対向電極、
16…液晶層、17…DMスイッチ回路、18…DM
(ディジタルメモリ)、19…補助容量電極、20(2
0a,20b)…制御信号線、21…補助容量電極線、
22,23…DMスイッチ素子、24,25…インバー
タ回路、26…DM内部スイッチ素子、41…補助容量
スイッチ素子、42…補助容量制御信号線、101…ア
レイ基板、102…対向基板、110…表示画素部、1
20…走査線駆動回路、130…信号線駆動回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 G09G 3/20 611H 621 621M 624 624B 631 631H 660 660U 680 680G (72)発明者 前田 孝志 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 (72)発明者 綱島 貴徳 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 Fターム(参考) 2H092 JA24 JB68 NA13 PA01 PA06 2H093 NA16 NC15 NC16 NC29 NC34 ND53 5C006 AA01 AA02 AF45 AF46 AF51 AF53 AF61 BB16 BC03 BC06 BC12 BC20 BF09 EB04 EB05 FA22 5C080 AA10 BB05 DD05 DD09 DD26 DD28 EE17 FF11 JJ03 JJ04 JJ06

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 マトリクス状に配置された複数の走査線
    及び複数の信号線、これら両線の各交差部に配置された
    画素電極、前記画素電極と電気的に接続された補助容量
    電極、外部から供給される電位に応じて前記補助容量電
    極との間でMOSキャパシタにより補助容量を形成する
    補助容量電極線、前記走査線から供給される走査信号に
    よりオン/オフ制御され、オン時に前記信号線に供給さ
    れた映像信号を前記画素電極に書き込む第1スイッチ素
    子、前記画素電極と電気的に接続され、前記信号線に供
    給された映像信号を保持可能なディジタルメモリ、前記
    画素電極と前記ディジタルメモリとの間の導通を制御す
    る第2スイッチ素子を有する第1電極基板と、前記画素
    電極と対向配置された対向電極を有する第2電極基板
    と、前記第1電極基板と第2電極基板との間に狭持され
    た表示層とを備えた表示装置において、 第1表示期間では、前記第2スイッチ素子により前記画
    素電極と前記ディジタルメモリ間の導通をオフする一
    方、前記第1スイッチ素子を所定間隔でオンして、前記
    信号線に供給された第1映像信号を前記画素電極に書き
    込むことで表示を行い、且つ前記補助容量電極と前記補
    助容量電極線との間に所定の補助容量が形成される電位
    を前記補助容量電極線に供給し、 第2表示期間では、前記第2スイッチ素子の導通をオン
    して前記信号線に供給された映像信号を前記ディジタル
    メモリに保持させた後、前記第1スイッチ素子により前
    記信号線と前記画素電極間の導通をオフして、前記ディ
    ジタルメモリに保持された第2映像信号を前記画素電極
    に書き込むことで表示を行い、且つ前記補助容量電極と
    前記補助容量電極線との間に前記所定の補助容量が形成
    されなくなる電位を前記補助容量電極線に供給すること
    を特徴とする表示装置の駆動方法。
  2. 【請求項2】 マトリクス状に配置された複数の走査線
    及び複数の信号線、これら両線の各交差部に配置された
    画素電極、前記画素電極と電気的に接続された補助容量
    電極、外部から供給される電位により前記補助容量電極
    との間で一定の補助容量を形成する補助容量電極線、前
    記走査線から供給される走査信号によりオン/オフ制御
    され、オン時に前記信号線に供給された映像信号を前記
    画素電極に書き込む第1スイッチ素子、前記画素電極と
    電気的に接続され、前記信号線に供給された映像信号を
    保持可能なディジタルメモリ、前記画素電極と前記ディ
    ジタルメモリとの間の導通を制御する第2スイッチ素子
    を有する第1電極基板と、前記画素電極と対向配置され
    た対向電極を有する第2電極基板と、前記第1電極基板
    と第2電極基板との間に狭持された表示層とを備えた表
    示装置において、前記画素電極と前記補助容量電極との
    間の導通を制御する第3スイッチ素子を設けたことを特
    徴とする表示装置。
  3. 【請求項3】 前記補助容量は、MOSキャパシタ又は
    MIMキャパシタを用いて形成されることを特徴とする
    請求項2に記載の表示装置。
  4. 【請求項4】 第1表示期間では、前記第2スイッチ素
    子により前記画素電極と前記ディジタルメモリ間の導通
    をオフする一方、前記第1スイッチ素子の導通を所定間
    隔でオンして、前記信号線に供給された第1映像信号を
    前記画素電極に書き込むことで表示を行い、且つ前記第
    3スイッチ素子の導通をオンして、前記画素電極と前記
    補助容量への前記第1映像信号の書き込みを可能とし、 第2表示期間では、前記第3スイッチ素子の導通をオフ
    して、前記補助容量と前記画素容量との間の電気的な接
    続を切り離し、前記第2スイッチ素子の導通をオンして
    前記信号線に供給された映像信号を前記ディジタルメモ
    リに保持させた後、前記第1スイッチ素子により前記信
    号線と前記画素電極間の導通をオフして、前記ディジタ
    ルメモリに保持された第2映像信号を前記画素電極に書
    き込むことで表示を行うことを特徴とする請求項2に記
    載の表示装置の駆動方法。
JP2001246137A 2001-08-14 2001-08-14 表示装置の駆動方法及び表示装置 Pending JP2003058124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246137A JP2003058124A (ja) 2001-08-14 2001-08-14 表示装置の駆動方法及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246137A JP2003058124A (ja) 2001-08-14 2001-08-14 表示装置の駆動方法及び表示装置

Publications (1)

Publication Number Publication Date
JP2003058124A true JP2003058124A (ja) 2003-02-28

Family

ID=19075759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246137A Pending JP2003058124A (ja) 2001-08-14 2001-08-14 表示装置の駆動方法及び表示装置

Country Status (1)

Country Link
JP (1) JP2003058124A (ja)

Similar Documents

Publication Publication Date Title
US6771247B2 (en) Display and method of driving display
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US7542024B2 (en) Electrophoresis display device and electronic equipments using the same
JP5292451B2 (ja) 半導体表示装置
JP2775040B2 (ja) 電気光学表示装置およびその駆動方法
CN1979877B (zh) 半导体器件及其制造方法
KR100800980B1 (ko) 반도체 표시 장치 및 반도체 표시 장치의 구동 방법
US7142201B2 (en) Display device and method of manufacturing the same
US6246399B1 (en) Active matrix liquid crystal display
JP4537526B2 (ja) 液晶表示装置及びその駆動方法
KR100406454B1 (ko) 표시 장치 및 그 구동 방법
JP5051942B2 (ja) 半導体装置
US7002212B2 (en) Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same
US6940483B2 (en) Method for driving display device having digital memory for each pixel
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
JP4619522B2 (ja) 液晶表示装置
JP4469469B2 (ja) 平面表示装置
JP2003058124A (ja) 表示装置の駆動方法及び表示装置
JP4726291B2 (ja) 平面表示装置
JPH11237863A (ja) 画像表示装置
JP2002169136A (ja) 液晶表示装置