JP4840107B2 - 液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法 - Google Patents

Description

本発明は、液晶表示装置（ＬＣＤ）、ＬＣＤの駆動装置およびその駆動方法に関する。

液晶表示装置（ＬＣＤ）の制御においては、複数のセグメント、コモンと呼ばれる制御線からなるマトリクス中に電位差を発生させることで、点灯および消灯を実現している。電位差は表示の明度を決定する。表示装置により表示される画像や文字のコントラストを調整し、或いは、点灯と消灯との間の中間レベルの表示を実現するために、通常、複数の電位差が用意される。このため、ＬＣＤの駆動装置は複数電圧の発生に適したアナログ素子により構成される。

図１８は、一般的な駆動装置、液晶表示装置の液晶表示部、および、これらの間の接続の例を示す図である。たとえば、図１８に示す液晶表示部１００と駆動装置１１０とは、複数のコモン線（たとえば、Ｍ本のコモン線ＣＯＭ０〜ＣＯＭ（Ｍ−１））および複数のセグメント線（たとえば、Ｎ本のセグメント線ＳＥＧ０〜ＳＥＧ（Ｎ−１））で接続され、駆動装置１１０が、これら複数のコモン線および複数のセグメント線に、それぞれ信号を与える。液晶表示部１００は、コモン線、および、セグメント線と接続され、コモン線およびセグメント線の交差点にそれぞれ画素形成部を備えている。

図１９は、コモン線およびセグメント線の信号のタイミングチャートの一例である。ＬＣＤにおいては、液晶素子の劣化を防止するために、コモン線には直流ではなく交流の電圧を印加する。コモン線およびセグメント線において、双方の電位差が一定の値を超えた場合に、該当する液晶素子が点灯する。

図１９の例では、８本のコモン線ＣＯＭ０〜ＣＯＭ７が設けられており、１フレームは８分割される。１フレームを８分割した一つの単位をフェーズと称する。１フェーズでは何れか１つのコモン線のみが大きな電位差をもつようになっている。図１９においては、以下のようにフェーズごとに電位差が大きなコモン線が規定されている。

ＣＯＭ０：フェーズ０
ＣＯＭ１：フェーズ１
ＣＯＭ２：フェーズ２
ＣＯＭ３：フェーズ３
： ：
ＣＯＭ７：フェーズ７
セグメント線は、所望の複数のフェーズで選択的に電位差をもたせ、コモン線において生じた電位差と、セグメント線に選択的に持たせた電位差とが最大になったときに、コモン線とセグメント線とが交差する位置の液晶素子が点灯する。図１９の例では、複数（たとえばＮ本）のセグメント線のうち、第ｐ番のセグメント線ＳＥＧｐ（ｐ＝１、２、・・・、（Ｎ−１））において、フェーズ０（ＣＯＭ０）およびフェーズ２（ＣＯＭ２）のみで点灯し、それ以外では消灯となる。なお、上記例では、電位差が「電位Ｖ４−電位Ｖ０」であるときには点灯、電位差が「電位Ｖ３−電位Ｖ１」であるときには消灯となる。

なお、上記例では、点灯および消灯の電位差のみであったが、他の電位差（たとえば、「電位Ｖ２−電位Ｖ１」）によって中間レベルの表示が実現され得る。
特開２００６−１７１０４１号公報

従来のＬＣＤの駆動装置は、コモン線の各々、および、セグメント線の各々に対して、たとえば、Ｖ０〜Ｖ４など、３以上の複数電圧からなる制御信号を印加している。したがって、ディジタル回路のみで駆動装置を構成することができず、回路中にアナログ素子を使用する必要があった。

そこで、アナログ素子を使用せずに、ＰＷＭ（パルス幅変調）を用いて、パルス幅（デューティー比）で複数電圧を表すことで、ＬＣＤの駆動装置をディジタル回路にて実現することが考えられる。しかしながら、ＰＷＭ信号を用いてＬＣＤを駆動する場合には、高周波を発生するため電磁波が発生するという問題点がある。

本発明は、ディジタル回路のみにて実現でき、かつ、高周波の発生を抑制する液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法を提供することを目的とする。

本発明の目的は、Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみでアクティブ状態を示すようなコモン信号、および、
Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動装置であって、
ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換手段と、
前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換手段と、
前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換手段であって、
各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換手段と、を備え、
前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成されたことを特徴とする液晶表示装置の駆動装置により達成される。

好ましい実施態様においては、前記ＰＷＭ変換手段が、各電位について異なる複数のＰＷＭパターン信号を生成でき、１／２^ｎフェーズごとに、前記複数のＰＷＭパターン信号から何れか１つを選択する選択手段を有する。

より好ましい実施態様においては、前記ＰＷＭ変換手段に、ランダムな変調信号を与える変調信号生成手段を備え、
前記ＰＭＷ変換手段が、前記変調信号にしたがって、前記ＰＷＭパターン信号を選択するように構成されている。

別の好ましい実施態様においては、前記ＰＷＭ変換手段が、ロードされた初期値からカウントするカウンタを有し、当該カウント値にしたがって１／２^ｎフェーズ周期のＰＷＭパターン信号を生成し、
前記１／２^ｎフェーズごとに、カウント値の初期値をロードすることにより、前記１／２^ｎフェーズごとに、当該カウント値の初期値に基づくＰＷＭパターン信号を生成する。

より好ましい実施態様においては、前記ＰＷＭ変換手段に、ランダムな変調信号を与える変調信号生成手段を備え、
前記ＰＭＷ変換手段が、前記変調信号に示す値をカウンタの初期値として、ＰＷＭパターン信号を生成するように構成されている。

また、別の好ましい実施態様においては、前記ＰＷＭ変換手段が、ＰＷＭパターン信号を記憶するレジスタを有し、前記レジスタに、外部からＰＷＭパターンがロード可能に構成されている。

また、本発明の目的は、Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみアクティブ状態を示すようなコモン信号、および、
Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動装置であって、
ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換手段と、
前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換手段と、
前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換手段であって、
各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換手段と、を備え、
前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成された駆動装置、並びに、
前記コモン線、および、前記セグメント線を受け入れ、前記コモン線および前記セグメント線の交差点にそれぞれ画素形成部を備えた液晶表示部を備えたことを特徴とする液晶表示装置により達成される。

さらに、本発明の目的は、Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみでアクティブ状態を示すようなコモン信号、および、
Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動方法であって、
ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換ステップと、
前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換ステップと、
前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換ステップであって、
各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換ステップと、を備え、
前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成されたことを特徴とする液晶表示装置の駆動方法により達成される。

好ましい実施態様においては、前記ＰＷＭ変換ステップにおいて、各電位について異なる複数のＰＷＭパターン信号を生成するステップと、
１／２^ｎフェーズごとに、前記複数のＰＷＭパターン信号から何れか１つを選択する選択するステップと、を有する。

より好ましい実施態様においては、ランダムな変調信号を生成する変調信号生成ステップを備え、
前記ＰＭＷ変換ステップにおいて、前記変調信号にしたがって、前記ＰＷＭパターン信号を選択するように構成されている。

別の好ましい実施態様においては、前記ＰＷＭ変換ステップにおいて、
前記１／２^ｎフェーズごとに、カウンタのカウント値の初期値をロードすることにより、前記１／２^ｎフェーズごとに、当該カウント値の初期値に基づくＰＷＭパターン信号を生成するステップを有する。

より好ましい実施態様においては、ランダムな変調信号を生成する変調信号生成ステップを備え、
前記ＰＭＷ変換ステップにおいて、前記変調信号に示す値をカウンタの初期値として、ＰＷＭパターン信号を生成するように構成されている。

本発明によれば、ディジタル回路のみにて実現でき、かつ、高周波の発生を抑制する液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法を提供することが可能となる。

以下、添付図面を参照して、本発明の実施の形態について説明する。図１は、本発明の実施の形態にかかる液晶表示装置（ＬＣＤ）の駆動装置の構成を示すブロックダイヤグラムである。図１に示すように、駆動装置１０は、インタフェース（Ｉ／Ｆ）１２、タイミング発生器１４、ＲＡＭ１６、データ変換器１８、セグメント信号変換器２０、コモン信号変換器２２、および、ＰＷＭ（Pulse Width Modulation）変換器２４を備えている。なお、駆動装置１０と液晶表示部との間は、図１８に示したものと同様に、Ｎ本のセグメント線およびＭ本のコモン線により接続されている。また、液晶表示部においては、コモン線およびセグメント線の交差点にそれぞれ画素形成部を備えている。

Ｉ／Ｆ１２は、ホストコンピュータ（図示せず）との間のデータの授受を制御し、ホストコンピュータからＲＡＭ１６へのグラフィックデータの書き込みなどを制御する。ＲＡＭ１６は、液晶素子の点灯、消灯を示すグラフィックデータを格納する。

データ変換器１８は、ＲＡＭ１６から順次読み出されたグラフィックデータを、セグメントごとの点灯、消灯を示す信号（点灯／消灯指定信号）として送り出すためのデータ変換処理を実行する。

セグメント信号変換器２０は、データ変換器１８から受け入れた、各セグメント線の表示状態を示す点灯／消灯指定信号を、点灯パターンおよび消灯パターンを示すＰＷＭ指定信号に変換する。すなわち、セグメント信号変換器２０は、セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき電位の組を示す信号の系列である、ＰＷＭ指定信号を生成する。

コモン信号変換器２２は、１フェーズごとに所定のコモン線のみを電位差が大きな状態にする（つまりアクティブにする）ように、各コモン線のＰＷＭ指定信号を生成する。すなわち、コモン信号変換器２２は、コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるＰＷＭ指定信号を生成する。

ＰＷＭ変換器２４は、各セグメント線および各コモン線について、ＰＷＭ指定信号に基づいて指定されたＰＷＭ信号を生成する。より詳細には、ＰＷＭ変換器２４は、セグメントに関するＰＷＭ指定信号の各々を受け入れて、１フェーズにおける異なる電位の組に相当するセグメント用のＰＷＭ信号を出力するとともに、コモンに関するＰＷＭ指定信号の各々を受け入れ、１フェーズにおける異なる電位の組に相当するコモン用のＰＷＭ信号を出力する。後に詳述するが、ＰＭＭ信号は、各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより生成される。

本実施の形態にかかるＬＣＤ駆動装置の構成部分の説明に先立って、ＰＷＭを用いた複数電圧の表現について説明する。図２は、ＰＷＭを用いて複数電圧Ｖ０〜Ｖ４を表した例を示す図である。ＰＷＭにおいては、一定区間におけるローレベルおよびハイレベルのデューティ比を変化させることで、Ｖ０〜Ｖ４の電圧を表す。図２においては、電圧Ｖ０〜Ｖ４は、１／２^ｎフェーズの区間で、ローレベルおよびハイレベルのデューティ比を、それぞれ、１：７、２：６、４：４、６：２、７：１とすることにより表される。

仮に、一定区間を１／２フェーズと考えると、点灯パターンは、図３に示すようなものとなる。図３において、前半の１／２フェーズがＶ０を表すＰＷＭ信号に相当し、後半の１／２フェーズがＶ４を表すＰＷＭ信号に相当する。たとえば、ＰＷＭ信号をキャパシタに電荷を蓄積し、キャパシタから放電させることにより、実際に電圧Ｖ０〜Ｖ４を取り出すことができる。

なお、本実施の形態においては、上記一定区間を１／２^６フェーズ（１／６４フェーズ）として、３２回だけＶｋ（ｋ＝０〜４）を表すＰＷＭパターン信号を出力している。このように高速なＰＷＭパターン信号を駆動回路からＬＣＤに出力することにより、ＬＣＤの浮遊容量を利用して、ＰＷＭパターン信号を直接ＬＣＤに与えるだけで、ＬＣＤを駆動することができる。しかしながら、高速なＰＷＭパターン信号を繰り返し出力すると、ＰＷＭパターン信号の周波数の電磁波がＬＣＤおよび駆動装置から発生してしまう。そこで、本発明では、後述するような手法で、電磁波の発生、特に、電磁波のピークの発生を抑制する。

次に、本実施の形態にかかる駆動装置１０の各構成部分についてより詳細に説明する。なお、本実施の形態において、駆動装置１０とＬＣＤとの間には、Ｎ本のセグメント線（ＳＥＧ０〜ＳＥＧ（Ｎ−１））があり、また、８本のコモン線（ＣＯＭ０〜ＣＯＭ７）があると考える。また、コモン線およびセグメント線とも、Ｖ０およびＶ４の組により点灯が指示され、Ｖ１およびＶ３の組により消灯が指示される。したがって、駆動装置１０は、Ｎ本のセグメント線を駆動するための、Ｎ個のセグメント信号、および、８本のコモン線を駆動するための、８個のコモン信号を生成する。

図４は、本実施の形態にかかるセグメント信号変換器２０の構成を示すブロックダイヤグラムである。図４に示すように、本実施の形態にかかるセグメント信号変換器２０は、セグメント線ごとの点灯／消灯指定信号を、それぞれ受け入れて、当該セグメント線ごとのＰＷＭ指定信号を出力するセレクタ４０−０〜４０−（Ｎ−１）を有している。セレクタ４０−０〜セレクタ４０−（Ｎ−１）のそれぞれには、タイミング発生器１４から点灯パターンおよび消灯パターンが与えられる。図５は、点灯／消灯指定信号、点灯パターンおよび消灯パターン、並びに、セレクタ４０から出力されるＰＷＭ指定信号の例を示す図である。図５に示すように、点灯／消灯指定信号は、１フェーズにわたって点灯、消灯のいずれかを示す値（「０：ローレベル」または「１：ハイレベル」）となる。また、点灯パターンは、１フェーズのうちの前半の１／２フェーズ、後半の１／２フェーズで、それぞれ「Ｖ０」および「Ｖ４」を示す値となり、消灯パターンは、１フェーズのうちの前半の１／２フェーズ、後半の１／２フェーズで、それぞれ、「Ｖ１」、「Ｖ３」を示す値となる。セレクタ４０は、点灯／消灯指定信号にしたがって、１フェーズごとに点灯パターンおよび消灯パターンを選択して、ＰＷＭ指定信号（ＳＥＧ０＿ｓｅｌ〜ＳＥＧ（Ｎ−１）＿ｓｅｌ）として出力する。

図６は、本実施の形態にかかるコモン信号変換器２２の構成を示すブロックダイヤグラムである。図６に示すように、コモン信号変換器２２は、コモン線ごとのＰＷＭ指定信号を出力するセレクタ６０−０〜６０−７、および、カウントアップ信号に基づいて、何れかのセレクタのみが点灯パターンを選択するように、セレクタ６０を制御するデコーダ６１を有する。

デコーダ６１は、タイミング発生器１４から出力される、１フェーズごとに、「０」〜「７」の値でカウントアップするカウントアップ信号を受け入れ、１フェーズの間、当該カウントアップ信号の値にしたがって、何れかのセレクタに、点灯パターンを選択するような信号を与え、その一方、他のセレクタには、それぞれ、消灯パターンを選択するような信号を与える。これにより、セレクタからは、１フレーム（８フェーズ）のうち、周期的に何れかの１フェーズのみで点灯パターンとなるようなＰＷＭ指定信号（ＣＯＭ０＿ｓｅｌ〜ＣＯＭ７＿ｓｅｌ）が出力される。

図７は、本実施の形態にかかるＰＷＭ変換器２４の概略的な構成を示すブロックダイヤグラムである。図７に示すように、ＰＷＭ変換器２４は、コモン線、および、セグメント線のそれぞれについて、ＰＷＭ指定信号を受け入れ、ＰＷＭ信号を生成して出力するＰＷＭ変換器＿ＣＯＭ０（符号７０−００）、ＰＷＭ変換器＿ＣＯＭ１（符号７０−０１）、・・・、ＰＷＭ変換器＿ＣＯＭ７（符号７０−０７）、ＰＷＭ変換器＿ＳＥＧ０（符号７０−１０）、ＰＷＭ変換器＿ＳＥＧ１（符号７０−１１）、・・・、ＰＷＭ変換器＿ＳＥＧ（Ｎ−１）（符号７０−１（Ｎ−１））を有している。

ＰＷＭ変換器＿ＣＯＭｐ（ｐ＝０〜７）は、それぞれ、ＰＷＭ指定信号ＣＯＭｐ＿ｓｅｌを受け入れ、対応するコモン線ＣＯＭｐを駆動するためのＰＷＭ信号＿ＣＯＭｐを出力する。また、ＰＷＭ変換器＿ＳＥＧｑ（ｑ＝０〜（Ｎ−１））は、それぞれ、ＰＷＭ指定信号ＳＥＧｑ＿ｓｅｌを受け入れ、対応するセグメント線ＳＥＧｑを駆動するためのＰＷＭ信号＿ＳＥＧｑを出力する。このコモン線、セグメント線のそれぞれについてのＰＷＭ変換器＿ＣＯＭｐ、ＰＷＭ変換器＿ＳＥＧｑを、ＰＷＭ変換器２４と区別するために、個別ＰＷＭ変換器７０と称する。

図８は、本実施の形態にかかる個別ＰＷＭ変換器の構成を示すブロックダイヤグラムである。図８に示すように、本実施の形態にかかる個別ＰＷＭ変換器７０は、ＶＯ用ＰＷＭ信号生成部８０、Ｖ１用ＰＷＭ信号生成部８１、Ｖ２用ＰＷＭ信号生成部８２、Ｖ３用ＰＷＭ信号生成部８３、Ｖ４用ＰＷＭ信号生成部８４、および、ＰＷＭセレクタ８５を有する。Ｖ０用ＰＷＭ信号生成部８０〜Ｖ４用ＰＷＭ信号生成部８４のそれぞれには、変調信号が入力される。この変調信号は、後述するような変調信号生成部により生成される。変調信号生成部は、図８には示していないが、個別ＰＷＭ変換器７０の内部に設けられても良いし、個別ＰＷＭ変換器７０の外部に設けられ、変調信号を個別ＰＷＭ変換器７０に供給するように構成してもよい。

Ｖ０用ＰＷＭ信号生成部８０〜Ｖ４用ＰＷＭ信号生成部８４は、それぞれ、デコーダ９０とセレクタ９１とを有する。たとえば、図８に示すように、Ｖ０用ＰＷＭ信号生成部８０のデコーダ９０は、一定の幅（区間）の、異なる８種類の電圧Ｖ０を表すＰＷＭパターン信号Ｖ０ａ〜Ｖ０ｈを出力する。同様に、Ｖ１用ＰＷＭ信号生成部８１〜Ｖ４用ＰＷＭ信号生成部８４のデコーダも、それぞれ、異なる８種類の電圧Ｖ１〜Ｖ４を表すＰＷＭパターン信号を出力する。

個別ＰＷＭ変換器７０においては、Ｖ０〜Ｖ４の各電位について、異なる複数の、たとえば、８つのＰＷＭパターン信号を生成する。セレクタ（たとえば符号９１参照）により、何れか１つＰＷＭパターン信号が選択される。

図９は、Ｖ１用ＰＷＭ信号生成部８１のデコーダにて生成されるＰＷＭパターン信号であるＶ１ａ〜Ｖ１ｈの例を示す図である。図９に示すように、ＰＷＭパターン信号Ｖ１ａ〜Ｖ１ｈは、１／６４フェーズにおいて、ローレベルおよびハイレベルのデューティ比が、ともに「２：６」であり、その一方、ローレベルおよびハイレベルのパターンは相互に異なるような信号である。

セレクタは、変調信号にしたがって、１／６４フェーズごとに、上記ＰＷＭパターン信号Ｖ１ａ〜Ｖ１ｈの何れか１つを選択してＰＭＷセレクタ８５に出力する。Ｖ０用ＰＷＭ信号生成部８０、Ｖ２用ＰＷＭ信号生成部８２〜Ｖ４用ＰＷＭ信号生成部８４のそれぞれのセレクタも、変調信号にしたがって、１／６４フェーズごとに、Ｖ０ａ〜Ｖ０ｈ、Ｖ２ａ〜Ｖ２ｈ、Ｖ３ａ〜Ｖ３ｈ、Ｖ４ａ〜Ｖ４ｈの何れか１つのＰＷＭパターン信号をそれぞれ選択して、ＰＷＭセレクタ８５に出力する。なお、本明細書において、１／６４フェーズの区間（幅）のＰＷＭ信号を、ＰＷＭパターン信号と称する。

ＰＷＭセレクタ８５は、ＰＷＭ指定信号にしたがって、Ｖ０用ＰＷＭ信号生成部８０〜Ｖ４用ＰＷＭ信号生成部８４の何れかから出力されるＰＷＭパターン信号を選択して出力する。ＰＷＭ指定信号は、１／２フェーズごとに切り替えられる（たとえば、点灯パターンであれば、１フェーズのうちの前半の１／２フェーズでＶ０、後半の１／２フェーズでＶ４を示すものとなる）。したがって、１／２フェーズの区間は、ＰＷＭ信号生成部８０〜８４の何れか１つからのＰＷＭパターン信号が続けて出力される。

次に、本実施の形態にかかる変調信号生成部について、図１０を参照して説明する。図１０に示すように、変調信号生成部９４は、シフトレジスタ８６、加算器８７、８９およびシフトアップ回路８８を有する。この変調信号生成部９４においては、シフトレジスタ８６の異なる複数位置の値を加算器８７で加算し、さらに、シフトアップ回路８８にてシフトアップして上位ビットを切り捨てる。シフトアップ回路８８の出力は、加算器８９において、定数と加算され、これがシフトレジスタ８６に入力される。本実施の形態においては、シフトレジスタ８６の下位３ビットを変調信号として出力している。変調信号生成部９４において生成された変調信号を利用することで、ＰＷＭ信号生成における規則性をほぼ除去することができる。

図１１は、あるセグメント線或いはコモン線についてのＰＷＭ信号の例を示す図である。この例では、消灯パターンの前半１／２フェーズについてのＰＷＭ信号を示している。１／６４フェーズごとにＰＷＭセレクタ８５に与えられる変調信号にしたがって、Ｖ１ａ〜Ｖ１ｈの何れかのＰＷＭパターン信号が出力される。これが１／２フェーズだけ繰り返される。したがって、Ｖ１ａ〜Ｖ１ｈのＰＷＭパターン信号の何れかが、３２回出力される。このように複数のＰＷＭパターン信号が連なってＰＷＭ信号が形成される。

本実施の形態においては、１／６４フェーズが１単位となる高速なＰＷＭパターン信号が出力される。したがって、ＬＣＤの浮遊容量を利用して、ＬＣＤの内部でＰＷＭ信号が実際の電圧に変換され、当該電圧によりＬＣＤを駆動することができる。したがって、駆動装置がＣＲ回路などのアナログ素子を含めることなく構成することができ、ＰＷＭ信号を出力するコモン線およびセグメント線を直接ＬＣＤに接続することができる。

また、本実施の形態においては、変調信号にしたがってＰＷＭパターン信号が出力される。したがって、出力されるＰＷＭパターン信号の規則性をほぼ除去することができるため、規則性による著しくノイズレベルの高くなるようなピークを持つノイズの発生を抑制することができる。

図１２は、本実施の形態にかかるＰＷＭ信号によるノイズ、および、単一のＰＷＭパターン信号の繰り返しによるノイズをと比較したグラフである。グラフにおいて横軸は周波数、縦軸はノイズレベルを示す。なお、縦軸は３ｄＢ／ｄｉｖである。図１２に示すように、本実施の形態においては、本実施の形態にかかるＰＷＭ信号を用いると（符号１２０２参照）、単一ＰＷＭパターン信号の繰り返し（符号１２０１参照）と比較して、ピーク値が約９ｄＢ減少し、１／３程度になっていることが理解できる。

次に、本発明の第２の実施の形態について説明する。第１の実施の形態においては、ＰＷＭパターン信号の規則性を除去するために、ランダムな値を示す変調信号を用いて、複数のＰＷＭパターン信号のいずれかを選択していた。第２の実施の形態においては、カウンタを用いてＰＷＭパターン信号の開始位置を選択し、所定のタイミングでカウント値にランダムな値を挿入することで規則性を減じている。つまり、第２の実施の形態においては、所定のタイミングで、カウント値の初期値をロードすることにより、当該カウント値の初期値に基づくＰＷＭパターン信号を生成している。図１３は、第２の実施の形態にかかる個別ＰＷＭ変換器の構成を示すブロックダイヤグラムである。図１３に示すように、この個別ＰＳＭ変換器７０は、Ｖ０用ＰＷＭ信号生成部１８０〜Ｖ４用ＰＷＭ信号生成部１８４、ＰＭＷセレクタ８５、および、カウンタ９２を有している。

カウンタ９２は、クロックＣＬＫ、ロード信号、および、乱数入力を受け入れるようになっている。クロックＣＬＫおよびロード信号は、タイミング発生器１４が生成して、個別ＰＷＭ変換器７０に供給すればよい。また、乱数入力として、第１の実施の形態の変調信号生成部９４において生成される変調信号を利用することができる。また、クロックＣＬＫは、１／５１２フェーズの周期であり、８クロックで１／６４フェーズの幅（区間）となる。

第２の実施の形態において、ロード信号は８回クロックＣＬＫが出力されるごと（８クロックごと）に１回だけハイレベルとなる。ロード信号がハイレベル（たとえば、符号１４０１参照）となると、次のクロックＣＬＫのタイミングで、乱数入力がカウンタ９２にロードされ、カウンタ９２は、入力された乱数の値から再度カウントを開始する。

図１４は、第２の実施の形態にかかるカウンタの出力およびＰＷＭ信号生成部からのＰＷＭパターン信号の出力の例を示すタイミングチャートである。図１４に示すように、カウンタ９２は、クロックＣＬＫごとにカウントアップする。また、ロード信号がハイレベルになると、次のクロックＣＬＫのタイミング（図１４における矢印参照）で、乱数入力からの値がカウント値としてロードされ、カウンタ９２はクロックＣＬＫごとに、ロードされたカウント値を初期値としてカウントアップを続ける。デコーダ１９０は、電圧に応じたハイレベルおよびローレベルの組み合わせを有する一定のＰＷＭパターン信号を、カウント値「０」〜カウント値「７」のそれぞれに応じて、異なる開始位置から読み出すことで、８種類のＰＷＭパターン信号を出力することができる。

図１５は、第２の実施の形態にかかる８種類のＰＷＭパターン信号の例を示す図である。図１５に示すように、ＰＷＭパターン信号Ｖ１＿０〜Ｖ１＿７は、同じ形のＰＷＭパターン信号の読み出し開始位置を変更したものとなっている。

図１４においては、最初の１／６４フェーズは、カウント値が「０」〜「７」まで変化し、したがって、ＰＷＭパターン信号Ｖ１＿０が出力される。また、ロード信号がハイレベル（符合１４０１参照）となり、その次のクロックタイミングで、乱数「２」がカウント値としてロードされる。したがって、次の１／６４フェーズでは、カウント値は「２」〜「７」、「０」、「１」の順で変化するため、ＰＷＭパターン信号Ｖ１＿２が出力される。

このように、第２の実施の形態によれば、８クロック（１／６４フェーズ）ごとに乱数がカウンタ９２にロードされるため、８クロック（１／６４フェーズ）ごとにＰＷＭパターン信号を変化させることができる。

図１６は、第２の実施の形態にかかるＰＷＭ信号によるノイズ、および、単一のＰＷＭパターン信号の繰り返しによるノイズをと比較したグラフである。図１６においても、図１２と同様に、横軸は周波数、縦軸はノイズレベルを示す。なお、縦軸は３ｄＢ／ｄｉｖである。図１６に示すように、第２の実施の形態にかかるＰＷＭ信号を適用すると（符号１６０２参照）、単一ＰＷＭパターン信号の繰り返し（符号１６０１参照）と比較して、ピーク値が約３ｄＢ減少し、７０パーセント程度になっていることが理解できる。

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

たとえば、第１の実施の形態において、個別ＰＷＭ変換器７０のＶ０用ＰＷＭ信号生成部８０〜Ｖ４用ＰＷＭ信号生成部８４は、それぞれ、デコーダを有し、デコーダに、所定の電圧を表す、８種類のＰＷＭパターン信号を用意した。また、第２の実施の形態においても、個別ＰＷＭ変換器７０のＶ０用ＰＷＭ信号生成部１８０〜Ｖ４用ＰＷＭ信号生成部１８４には、それぞれＰＷＭ信号を用意した。しかしながら、これに限定されるものではない。

図１７は、第２の実施の形態にかかる個別ＰＷＭ変換器の変形例を示すブロックダイヤグラムである。図１６に示すように、この個別ＰＷＭ変換器７０では、Ｖ０用ＰＷＭ信号生成部２８０〜Ｖ４用ＰＷＭ信号生成部２８４のそれぞれは、レジスタ（符号２９０参照）およびセレクタ（符号２９１参照）を有している。

レジスタ２９０は、ホストコンピュータからＩ／Ｆ１２を経て送られたＰＷＭパターン信号のデータを受け入れ、これを記憶することができる。変形例の動作は第２の実施の形態と同様で、レジスタ２９０に記憶されたＰＭＭパターン信号をどこから読み出すかがセレクタ２９１により決定される。セレクタ２９１には、カウンタ９２から８クロックごとに乱数が与えられ、与えられた乱数により、ＰＷＭパターン信号の読み出し開始位置が示される。読み出し開始位置からＰＷＭパターン信号が読み出されることで、セレクタから８種類のＰＷＭパターン信号を出力することができるようになっている。

なお、図８に示す個別ＰＭＷ変換器７０においても、デコーダ９０の代わりにレジスタを設け、ホストコンピュータからＩ／Ｆ１２を経て送られたＰＷＭパターン信号のデータを受け入れ、これを記憶するように構成しても良い。

さらに、前記実施の形態においては、１／６４フェーズごとに、同一デューティ比であるが異なるＰＷＭパターン信号を３２回出力することで、１／２フェーズのＰＷＭ信号を形成している。このように高速なＰＷＭ信号をＬＣＤ回路に与えることで、ＬＣＤを駆動している。しかしながら、このような構成に限定されるものではなく、より低速なＰＷＭ信号を出力し、駆動装置とＬＣＤとの間に、ＣＲ回路（たとえば、１次のローパスフィルタ）を設けて、ＣＲ回路のキャパシタに蓄積した電荷を放電することで、所定の電圧を得るように構成しても良い。また、ＰＷＭパターン信号の幅も１／６４フェーズに限定されるものではなく、他の幅（たとえば、１／２^ｎフェーズ、ｎ＝１、２、３、・・・）とすることができる。

また、前記実施の形態において、変調信号を発生するために、シフトレジスタ、加算器およびシフトアップ回路を有する変調信号生成部を利用した。しかしながら、変調信号や乱数を発生させるために他の回路を利用しても良いことは言うまでも無い。

図１は、本発明の実施の形態にかかる液晶表示装置（ＬＣＤ）の駆動装置の構成を示すブロックダイヤグラムである。 図２は、ＰＷＭを用いて複数電圧Ｖ０〜Ｖ４を表した例を示す図である。 図３は、ＰＷＭ信号を用いた点灯パターンの例を示す図である。 図４は、本実施の形態にかかるセグメント信号変換器の構成を示すブロックダイヤグラムである。 図５は、点灯／消灯指定信号、点灯パターンおよび消灯パターン、並びに、セレクタから出力されるＰＷＭ指定信号の例を示す図である 図６は、本実施の形態にかかるコモン信号変換器の構成を示すブロックダイヤグラムである。 図７は、本実施の形態にかかるＰＷＭ変換器の概略的な構成を示すブロックダイヤグラムである。 図８は、本実施の形態にかかる個別ＰＷＭ変換器の構成を示すブロックダイヤグラムである。 図９は、Ｖ１用ＰＷＭ信号生成部のデコーダにて生成されるＰＷＭ信号であるＶ１ａ〜Ｖ１ｈの例を示す図である。 図１０は、本実施の形態にかかる変調信号生成部の構成を示すブロックダイヤグラムである。 図１１は、あるセグメント線或いはコモン線についてのＰＷＭ信号の例を示す図である。 図１２は、本実施の形態にかかるＰＷＭ信号によるノイズ、および、単一のＰＷＭパターン信号の繰り返しによるノイズをと比較したグラフである。 図１３は、第２の実施の形態にかかる個別ＰＷＭ変換器の構成を示すブロックダイヤグラムである。 図１４は、第２の実施の形態にかかるカウンタの出力およびＰＷＭ信号生成部からのＰＷＭパターン信号の出力の例を示すタイミングチャートである。 図１５は、第２の実施の形態にかかる８種類のＰＷＭパターン信号の例を示す図である。 図１６は、第２の実施の形態にかかるＰＷＭ信号によるノイズ、および、単一のＰＷＭパターン信号の繰り返しによるノイズをと比較したグラフである。 図１７は、第２の実施の形態にかかる個別ＰＷＭ変換器の変形例を示すブロックダイヤグラムである。 図１８は、一般的なＬＣＤ駆動装置と液晶表示部との接続の例を示す図である。 図１９は、コモン線およびセグメント線の信号のタイミングチャートの一例である。

符号の説明

１０ 駆動装置
１２ Ｉ／Ｆ
１４ タイミング発生器
１６ ＲＡＭ
１８ データ変換器
２０ セグメント信号変換器
２２ コモン信号変換器
２４ ＰＷＭ変換器

Claims (12)

1. Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみでアクティブ状態を示すようなコモン信号、および、
   Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動装置であって、
   ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換手段と、
   前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換手段と、
   前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換手段であって、
   各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換手段と、を備え、
   前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成されたことを特徴とする液晶表示装置の駆動装置。
2. 前記ＰＷＭ変換手段が、各電位について異なる複数のＰＷＭパターン信号を生成でき、１／２^ｎフェーズごとに、前記複数のＰＷＭパターン信号から何れか１つを選択する選択手段を有することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
3. 前記ＰＷＭ変換手段に、ランダムな変調信号を与える変調信号生成手段を備え、
   前記ＰＭＷ変換手段の選択手段が、前記変調信号にしたがって、前記ＰＷＭパターン信号を選択するように構成されたことを特徴とする請求項２に記載の液晶表示装置の駆動装置。
4. 前記ＰＷＭ変換手段が、ロードされた初期値からカウントするカウンタを有し、当該カウント値にしたがって１／２^ｎフェーズ周期のＰＷＭパターン信号を生成し、
   前記１／２^ｎフェーズごとに、カウント値の初期値をロードすることにより、前記１／２^ｎフェーズごとに、当該カウント値の初期値に基づくＰＷＭパターン信号を生成することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
5. 前記ＰＷＭ変換手段に、ランダムな変調信号を与える変調信号生成手段を備え、
   前記ＰＭＷ変換手段が、前記変調信号に示す値をカウンタの初期値として、ＰＷＭパターン信号を生成するように構成されたことを特徴とする請求項４に記載の液晶表示装置の駆動装置。
6. 前記ＰＷＭ変換手段が、ＰＷＭパターン信号を記憶するレジスタを有し、前記レジスタに、外部からＰＷＭパターンがロード可能に構成されたことを特徴とする請求項１ないし５の何れか１項に記載の液晶表示装置の駆動装置。
7. Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみアクティブ状態を示すようなコモン信号、および、
   Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動装置であって、
   ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換手段と、
   前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換手段と、
   前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換手段であって、
   各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換手段と、を備え、
   前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成された駆動装置、並びに、
   前記コモン線、および、前記セグメント線と接続され、前記コモン線および前記セグメント線の交差点にそれぞれ画素形成部を備えた液晶表示部を備えたことを特徴とする液晶表示装置。
8. Ｍ本のコモン線の各々に出力するコモン信号であって、各コモン線について、Ｍフェーズからなる１フレームにおいて、ある１フェーズのみでアクティブ状態を示すようなコモン信号、および、
   Ｎ本のセグメント線の各々に出力するセグメント信号であって、各セグメント線において、前記Ｍフェーズのそれぞれに、対応するコモン線の表示状態を示すようなセグメント信号を生成する液晶表示装置の駆動方法であって、
   ホストコンピュータから与えられ、メモリに一時的に記憶されたグラフィックデータから、前記セグメント線の各々に関して、１フェーズの表示状態を示すために、前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号の系列であるセグメント指定信号を生成するセグメント信号変換ステップと、
   前記コモン線の各々に関して、何れかの１フェーズにおいてアクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる電位の組を示す信号、並びに、他のフェーズにおいては、非アクティブを示す前半の１／２フェーズおよび後半の１／２フェーズに割り当てるべき異なる他の電位の組を示す信号の系列であるコモン指定信号を生成するコモン信号変換ステップと、
   前記セグメント指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第１のＰＷＭ信号を出力するとともに、前記コモン指定信号の各々を受け入れ、前記１フェーズにおける異なる電位の組に相当する第２のＰＷＭ信号を出力するＰＷＭ変換ステップであって、
   各電位について、当該電位を表す１／２^ｎフェーズの区間のＰＷＭパターン信号であって、少なくとも全てが同一とはならないＰＷＭパターン信号を２^{（ｎ−１）}回生成することにより、前記セグメント線および前記コモン線のそれぞれのＰＷＭ信号を生成するように構成されたＰＷＭ変換ステップと、を備え、
   前記ＰＷＭ変換手段から出力された前記第１のＰＭＷ信号を、前記セグメント線に、それぞれ出力するとともに、前記第２のＰＷＭ信号を、前記コモン線にそれぞれ出力するように構成されたことを特徴とする液晶表示装置の駆動方法。
9. 前記ＰＷＭ変換ステップにおいて、各電位について異なる複数のＰＷＭパターン信号を生成するステップと、
   １／２^ｎフェーズごとに、前記複数のＰＷＭパターン信号から何れか１つを選択する選択するステップと、を有することを特徴とする請求項８に記載の液晶表示装置の駆動方法。
10. ランダムな変調信号を生成する変調信号生成ステップを備え、
    前記ＰＭＷ変換ステップにおいて、前記変調信号にしたがって、前記ＰＷＭパターン信号を選択するように構成されたことを特徴とする請求項９に記載の液晶表示装置の駆動方法。
11. 前記ＰＷＭ変換ステップにおいて、
    前記１／２^ｎフェーズごとに、カウンタのカウント値の初期値をロードすることにより、前記１／２^ｎフェーズごとに、当該カウント値の初期値に基づくＰＷＭパターン信号を生成するステップを有することを特徴とする請求項８に記載の液晶表示装置の駆動方法。
12. ランダムな変調信号を生成する変調信号生成ステップを備え、
    前記ＰＭＷ変換ステップにおいて、前記変調信号に示す値をカウンタの初期値として、ＰＷＭパターン信号を生成するように構成されたことを特徴とする請求項１１に記載の液晶表示装置の駆動方法。