JP6428257B2 - 表示装置、表示方法及び表示プログラム - Google Patents
表示装置、表示方法及び表示プログラム Download PDFInfo
- Publication number
- JP6428257B2 JP6428257B2 JP2014263704A JP2014263704A JP6428257B2 JP 6428257 B2 JP6428257 B2 JP 6428257B2 JP 2014263704 A JP2014263704 A JP 2014263704A JP 2014263704 A JP2014263704 A JP 2014263704A JP 6428257 B2 JP6428257 B2 JP 6428257B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- signal
- value
- horizontal
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
また、上記の目的を達成するため、本発明の表示装置は、複数本の列データ線(D1〜Dx)と複数本の行走査線(G1〜Gx)とが交差する各交差部のそれぞれに配置された画素(PX11〜PXyx)により、nビット(nは2以上の自然数)の画素データの画像表示を行う表示部(11)と、画素データの水平同期信号に同期した行選択信号を生成して、1水平走査期間単位で複数本の行走査線に対し1本ずつ切り替えて供給し、行選択信号が供給された1本の行走査線に接続された1水平ラインの複数個の画素単位で駆動する垂直方向駆動手段(12)と、表示部の1水平ラインの複数個の画素の各画素データ単位で供給される画素データを、1水平走査期間内でnビットの画素データの最小階調値及び最大階調値の一方から他方に向かって漸次レベルが単調的に変化する傾斜を有する1水平走査期間周期の階調基準信号をサンプリングしたアナログ信号電圧を生成し、生成した1水平ラインの複数個の画素それぞれのアナログ信号電圧を、複数本の列データ線に並列に出力して1水平ラインの複数個の画素にそれぞれ供給する水平方向駆動手段(13)とを有する。
コンピュータに、
画素データの水平同期信号に同期した行選択信号を生成して、1水平走査期間単位で複数本の行走査線に対し1本ずつ切り替えて供給し、行選択信号が供給された1本の行走査線に接続された複数の画素単位で駆動する垂直方向駆動機能と、表示部の1水平ラインの複数個の画素の各画素データ単位で供給される画素データを、1水平走査期間内でnビットの画素データの最小階調値及び最大階調値の一方から他方に向かって漸次レベルが単調的に変化する傾斜を有する1水平走査期間周期の階調基準信号をサンプリングしたアナログ信号電圧を生成し、生成した1水平ラインの複数個の画素それぞれのアナログ信号電圧を、複数本の列データ線に並列に出力して1水平ラインの複数個の画素にそれぞれ供給する水平方向駆動機能とを実現させることを特徴とする。
図1は、本発明になる表示装置の一実施形態のブロック図を示す。本実施形態の表示装置は液晶表示装置10であって、表示部11、垂直走査回路12、及び水平走査回路13を備えている。表示部11は、x本(ただし、xは2以上の自然数)の列データ線D1〜Dxとy本(ただし、yは2以上の自然数)の行走査線G1〜Gyとが交差する各交差部にそれぞれ配置され、全体としてy行x列の二次元マトリクス状に配列された複数の画素PX11〜PXyxから構成される。これらの複数(すなわちx×y個)の画素PX11〜PXyxはすべて同一の構成であり、それぞれ一例として図2の回路図にPXで示す公知の構成とされている。
11 表示部
12 垂直走査回路
13 水平走査回路
14 基準信号発生部
21 D型フリップフロップ(DFF)
22 インバータ
23 スイッチ
24 デコーダ回路
25 アナログスイッチ
31 mビットカウンタ
32-1〜32-2k nビットDA変換器
111 画素選択トランジスタ
112 信号保持容量
113 液晶素子
131 シフトレジスタ回路
132 データラッチ回路
133 カウンタ
134-1〜134-x コンパレータ
135-1〜135-x ラッチ回路
136 レベルシフタ回路
137-1〜137-x 選択回路
141 タイミング発生回路
142 ランプ信号発生回路
PX11〜PXyx 画素
G1〜Gy 行走査線
D1〜Dx 列データ線
Claims (6)
- 複数本の列データ線と複数本の行走査線とが交差する各交差部のそれぞれに配置された画素により、複数の画素データによる画像表示を行う表示部と、
前記画素データの水平同期信号に同期したカウンタクロック信号をカウントするカウンタと、
前記水平同期信号の入力後に、前記画素データの上位ビットに基づく値と、前記カウンタから出力されたカウンタ値とを比較し、両者が一致した期間のみ一致パルスを出力するコンパレータと、
前記水平同期信号の入力直前から前記一致パルスのパルス幅内の期間まで第1の論理値とされ、その後に第2の論理値となるスイッチング信号を出力するラッチ回路と、
前記複数の画素データに応じた複数の階調基準信号の中から、前記画素の画素データの前記上位ビットを除く下位ビットの値のデコード結果に応じて1個を選択する選択回路と
を備え、
前記選択回路は、前記ラッチ回路から供給される前記スイッチング信号が前記第1の論理値のスイッチング信号のときは、前記階調基準信号を前記列データ線へ出力し、前記ラッチ回路から供給される前記スイッチング信号が前記第2の論理値のスイッチング信号のときは、前記一致パルスのパルス幅内の期間で選択した前記1個の階調基準信号のレベルのサンプリング値に基づく信号を前記列データ線へ出力し、
前記一致パルスのパルス幅内の期間で前記画素データの階調を確定することを特徴とする表示装置。 - 複数本の列データ線と複数本の行走査線とが交差する各交差部のそれぞれに配置された画素により、nビット(nは2以上の自然数)の画素データの画像表示を行う表示部と、 前記画素データの水平同期信号に同期した行選択信号を生成して、1水平走査期間単位で前記複数本の行走査線に対し1本ずつ切り替えて供給し、前記行選択信号が供給された1本の行走査線に接続された1水平ラインの複数個の前記画素単位で駆動する垂直方向駆動手段と、 前記表示部の1水平ラインの複数個の前記画素の各画素データ単位で供給される前記画素データを、1水平走査期間内で前記nビットの画素データの最小階調値及び最大階調値の一方から他方に向かって漸次レベルが単調的に変化する傾斜を有する1水平走査期間周期の階調基準信号をサンプリングしたアナログ信号電圧を生成し、生成した前記1水平ラインの複数個の画素それぞれの前記アナログ信号電圧を、前記複数本の列データ線に並列に出力して前記1水平ラインの複数個の前記画素にそれぞれ供給する水平方向駆動手段と を有し、 前記水平方向駆動手段は、 供給される前記画素データを前記表示部の1水平ラインの複数個の前記画素の画素データ単位で1水平走査期間保持して並列に出力する画素データ保持手段と、 前記水平同期信号に同期したカウンタクロック信号を1水平走査期間内で最小値から最大値までカウントするmビット(ただし、m<n)のカウンタと、 前記1水平ラインの複数個の前記画素に対応して複数設けられており、前記画素データ保持手段から並列に出力された前記1水平ラインの複数個の前記画素のうち対応する画素のnビットの画素データの上位mビットの値と、前記カウンタから出力されたカウント値とを比較し、両者が一致した期間一致パルスを出力する複数のコンパレータと、 前記水平同期信号入力直前の時点から第1の論理値とされ、複数の前記コンパレータのうち対応する前記コンパレータから供給される前記一致パルスをラッチした時点から第2の論理値とされるスイッチング信号を出力する複数のラッチ回路と、 前記階調基準信号として供給される、前記nビットの画素データの最小階調値及び最大階調値の階調値範囲内で漸次レベルが単調的に2k階調値ずつ変化し、かつ、互いに階調値が1ずつ異なるレベルを有する2k種類の階調基準信号の中から、前記画素データ保持手段から並列に出力された前記1水平ラインの複数個の前記画素の各画素データのうち対応する前記画素の画素データの下位kビット(ただし、k=n−m)のデコード結果に応じて1個を選択し、選択した1個の前記階調基準信号を対応する前記ラッチ回路から供給される前記スイッチング信号が前記第1の論理値のときはオンとされて対応して設けられた前記列データ線へ出力し、対応する前記ラッチ回路から供給される前記スイッチング信号が前記第2の論理値のときはオフとされて、そのオフ時点の直前の前記階調基準信号のレベルのサンプリング値を前記アナログ信号電圧として対応して設けられた前記列データ線へ出力する複数の選択回路と を備え、前記選択回路のオフ時点直前の前記階調基準信号に基づいて前記画素データの階調を確定することを特徴とする表示装置。
- 前記複数の選択回路のそれぞれは、
前記1水平ラインの複数個の前記画素の各画素データのうち対応する画素の画素データの下位kビット(ただし、k=n−m)の画素データの階調をデコードするデコーダ回路と、
供給される前記2k種類の階調基準信号の中から、前記デコーダ回路のデコード結果に応じて1個を選択する第1のスイッチと、
前記第1のスイッチで選択された1個の前記階調基準信号を、対応する前記ラッチ回路から供給される前記スイッチング信号が前記第1の論理値のときはオンとされて、対応して設けられた前記列データ線へ出力し、前記スイッチング信号が前記第2の論理値のときはオフとされて、オフ時点の直前の前記1個の階調基準信号のレベルのサンプリング値を前記アナログ信号電圧として前記列データ線へ出力する第2のスイッチと
を有することを特徴とする請求項2記載の表示装置。 - 少なくとも前記2k種類の階調基準信号を発生する基準信号発生部を更に有しており、
前記基準信号発生部は、
前記水平同期信号がリセット端子に供給され、前記カウンタクロック信号の2k倍の周波数のクロックがクロック端子に印加されてカウント動作するmビットのカウンタと、
前記mビットのカウンタから出力されるカウント値をそれぞれ互いに並行してデジタル-アナログ変換して、アナログ信号であるランプ波形の前記2k種類の階調基準信号をそれぞれ発生するnビット以上のDA変換手段と
を有することを特徴とする請求項2記載の表示装置。 - 複数本の列データ線と複数本の行走査線とが交差する各交差部のそれぞれに配置された全部で複数の画素からなる表示部により、nビット(nは2以上の自然数)の画素データの画像表示を行う表示方法であって、 前記画素データの水平同期信号に同期した行選択信号を生成して、1水平走査期間単位で前記複数本の行走査線に対し1本ずつ切り替えて供給し、前記行選択信号が供給された1本の行走査線に接続された1水平ラインの複数個の前記画素単位で駆動する垂直方向駆動ステップと、 前記表示部の1水平ラインの複数個の前記画素の各画素データ単位で供給される前記画素データを、1水平走査期間内で前記nビットの画素データの最小階調値及び最大階調値の一方から他方に向かって漸次レベルが単調的に変化する傾斜を有する1水平走査期間周期の階調基準信号をサンプリングしたアナログ信号電圧を生成し、生成した前記1水平ラインの複数個の画素それぞれの前記アナログ信号電圧を、前記複数本の列データ線に並列に出力して前記1水平ラインの複数個の前記画素にそれぞれ供給する水平方向駆動ステップと を有し、 前記水平方向駆動ステップは、 供給される前記画素データを前記表示部の1水平ラインの複数個の前記画素の画素データ単位で1水平走査期間保持して並列に出力する画素データ保持ステップと、 前記水平同期信号に同期したカウンタクロック信号をmビット(ただし、m<n)のカウンタにより1水平走査期間内で最小値から最大値までカウントする計数ステップと、 前記1水平ラインの複数個の前記画素に対応して複数設けられたコンパレータのそれぞれにおいて、前記画素データ保持ステップで並列に出力された前記1水平ラインの複数個の前記画素のうち対応する画素のnビットの画素データの上位mビットの値と、前記計数ステップで得られたカウント値とを比較し、両者が一致した期間一致パルスを出力する一致パルス出力ステップと、 前記水平同期信号入力直前の時点から第1の論理値とされ、複数の前記コンパレータのうち対応する前記コンパレータから供給される前記一致パルスをラッチした時点から第2の論理値とされるスイッチング信号を出力するラッチステップと、 前記階調基準信号として供給される、前記nビットの画素データの最小階調値及び最大階調値の階調値範囲内で漸次レベルが単調的に2k階調値ずつ変化し、かつ、互いに階調値が1ずつ異なるレベルを有する2k種類の階調基準信号の中から、前記画素データ保持ステップで並列に出力された前記1水平ラインの複数個の前記画素の各画素データのうち対応する前記画素の画素データの下位kビット(ただし、k=n−m)のデコード結果に応じて1個を選択し、選択した1個の前記階調基準信号を供給される前記スイッチング信号が前記第1の論理値のときはオンとされて対応して設けられた前記列データ線へ出力し、供給される前記スイッチング信号が前記第2の論理値のときはオフとされて、そのオフ時点の直前の前記階調基準信号のレベルのサンプリング値を前記アナログ信号電圧として対応して設けられた前記列データ線へ出力する選択ステップと を含み、前記選択ステップのオフ時点直前の前記階調基準信号に基づいて前記画素データの階調を確定することを特徴とする表示方法。
- 複数本の列データ線と複数本の行走査線とが交差する各交差部のそれぞれに配置された全部で複数の画素からなる表示部により、nビット(nは2以上の自然数)の画素データの画像表示をコンピュータに実行させる表示プログラムであって、 前記コンピュータに、 前記画素データの水平同期信号に同期した行選択信号を生成して、1水平走査期間単位で前記複数本の行走査線に対し1本ずつ切り替えて供給し、前記行選択信号が供給された1本の行走査線に接続された1水平ラインの複数個の前記画素単位で駆動する垂直方向駆動機能と、 前記表示部の1水平ラインの複数個の前記画素の各画素データ単位で供給される前記画素データを、1水平走査期間内で前記nビットの画素データの最小階調値及び最大階調値の一方から他方に向かって漸次レベルが単調的に変化する傾斜を有する1水平走査期間周期の階調基準信号をサンプリングしたアナログ信号電圧を生成し、生成した前記1水平ラインの複数個の画素それぞれの前記アナログ信号電圧を、前記複数本の列データ線に並列に出力して前記1水平ラインの複数個の前記画素にそれぞれ供給する水平方向駆動機能と を実現させ、 前記水平方向駆動機能は、 供給される前記画素データを前記表示部の1水平ラインの複数個の前記画素の画素データ単位で1水平走査期間保持して並列に出力する画素データ保持機能と、 前記水平同期信号に同期したカウンタクロック信号をmビット(ただし、m<n)のカウンタにより1水平走査期間内で最小値から最大値までカウントする計数機能と、 前記1水平ラインの複数個の前記画素に対応して複数設けられたコンパレータのそれぞれにおいて、前記画素データ保持機能で並列に出力された前記1水平ラインの複数個の前記画素のうち対応する画素のnビットの画素データの上位mビットの値と、前記計数機能で得られたカウント値とを比較し、両者が一致した期間一致パルスを出力する一致パルス出力機能と、 前記水平同期信号入力直前の時点から第1の論理値とされ、複数の前記コンパレータのうち対応する前記コンパレータから供給される前記一致パルスをラッチした時点から第2の論理値とされるスイッチング信号を出力するラッチ機能と、 前記階調基準信号として供給される、前記nビットの画素データの最小階調値及び最大階調値の階調値範囲内で漸次レベルが単調的に2k階調値ずつ変化し、かつ、互いに階調値が1ずつ異なるレベルを有する2k種類の階調基準信号の中から、前記画素データ保持機能で並列に出力された前記1水平ラインの複数個の前記画素の各画素データのうち対応する前記画素の画素データの下位kビット(ただし、k=n−m)のデコード結果に応じて1個を選択し、選択した1個の前記階調基準信号を供給される前記スイッチング信号が前記第1の論理値のときはオンとされて対応して設けられた前記列データ線へ出力し、供給される前記スイッチング信号が前記第2の論理値のときはオフとされて、そのオフ時点の直前の前記階調基準信号のレベルのサンプリング値を前記アナログ信号電圧として対応して設けられた前記列データ線へ出力する選択機能と をコンピュータに実行させ、前記選択機能のオフ時点直前の前記階調基準信号に基づいて前記画素データの階調を確定することを特徴とする表示プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014263704A JP6428257B2 (ja) | 2014-12-25 | 2014-12-25 | 表示装置、表示方法及び表示プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014263704A JP6428257B2 (ja) | 2014-12-25 | 2014-12-25 | 表示装置、表示方法及び表示プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122167A JP2016122167A (ja) | 2016-07-07 |
JP6428257B2 true JP6428257B2 (ja) | 2018-11-28 |
Family
ID=56329041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014263704A Active JP6428257B2 (ja) | 2014-12-25 | 2014-12-25 | 表示装置、表示方法及び表示プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6428257B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116486741B (zh) * | 2023-03-31 | 2023-11-10 | 北京伽略电子股份有限公司 | 一种oled屏幕显示驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05297828A (ja) * | 1992-04-17 | 1993-11-12 | Fujitsu Ltd | 多階調アクティブマトリックス液晶駆動回路 |
KR100563826B1 (ko) * | 1999-08-21 | 2006-04-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이타구동회로 |
JP2006085139A (ja) * | 2004-08-20 | 2006-03-30 | Ricoh Co Ltd | 画像表示装置及びその駆動回路、及び画像出力装置 |
JP6079162B2 (ja) * | 2012-11-19 | 2017-02-15 | 株式会社Jvcケンウッド | 液晶表示装置 |
-
2014
- 2014-12-25 JP JP2014263704A patent/JP6428257B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016122167A (ja) | 2016-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100859467B1 (ko) | 액정표시장치 및 그 구동방법 | |
CN111179798A (zh) | 显示装置及其驱动方法 | |
JP2018025829A (ja) | アクティブマトリックスディスプレイのデジタル駆動 | |
JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
JPH07281636A (ja) | 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路 | |
JPH0968692A (ja) | 表示パネルの駆動方法および装置 | |
CA2128357A1 (en) | Process and device for the control of a microtip fluorescent display | |
JP2006251764A (ja) | 液晶表示装置の駆動装置及び駆動方法 | |
JP2008512717A (ja) | マトリクス型lcdパネルを駆動するための装置及びそれに基づく液晶ディスプレイ | |
JP2007114514A (ja) | 表示装置 | |
JP5786669B2 (ja) | 液晶表示装置 | |
JP5085650B2 (ja) | 液晶パネル駆動装置、および液晶表示装置の駆動方法 | |
JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
JP2004085927A (ja) | 表示駆動回路及び表示装置 | |
JP2016070998A (ja) | 表示装置、表示方法及び表示プログラム | |
KR920010748B1 (ko) | 액정 매트릭스 패널의 중간조 표시구동 회로 및 중간조 표시방법 | |
JP6428257B2 (ja) | 表示装置、表示方法及び表示プログラム | |
JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
US10621937B2 (en) | Liquid crystal display device and method of driving the same | |
KR101264697B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
US20100194734A1 (en) | Integrated circuit device, electro optical device and electronic apparatus | |
JP2002328659A (ja) | 表示装置 | |
JP2001337657A (ja) | 液晶表示装置 | |
JP2007010871A (ja) | 表示信号処理装置および液晶表示装置 | |
JP3750722B2 (ja) | 液晶装置、その駆動装置及びその駆動方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6428257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |