JP2006251764A - 液晶表示装置の駆動装置及び駆動方法 - Google Patents

Abstract

【課題】別途のメモリを使用せずとも液晶の応答速度を高めて画質の低下を防止し、かつ、メモリの不使用によるコストの削減を実現する液晶表示装置の駆動装置及び駆動方法を提供すること。
【解決手段】本発明による液晶表示装置の駆動装置は、互いに交差するように配列された複数のゲートライン及び複数のデータラインを持つ液晶パネルと、これらゲートラインにゲートパルスを供給するゲートドライバと、入力されたＮビット(ただし、Ｎは、正の整数)デジタルデータ信号をサンプリングしてアナログデータ電圧を発生させ、これらサンプリングされたデータ信号のうちＭビット(ただし、Ｍは、Ｎより小さいか等しい正の整数)のデータ値に基づいて液晶の応答速度を速くするための変調データ電圧を発生させ、この変調データ電圧をアナログデータ電圧と混合してデータラインに供給するデータドライバとを備えることを特徴とする。
【選択図】図６

Description

本発明は、液晶表示装置に係り、特に、メモリを使用せずとも液晶の応答速度を高めて画質の低下を防止することができる液晶表示装置の駆動装置及び駆動方法に関する。

通常、液晶表示装置は、ビデオ信号に応じて液晶セルの光透過率を調節して画像を表示する。液晶セルごとにスイッチ素子が形成されたアクティブマトリクスタイプの液晶表示装置は、動画像を表示するのに適している。アクティブマトリクスタイプの液晶表示装置のスイッチ素子には、主として薄膜トランジスタ（以下、「ＴＦＴ」という。）が使用されている。

液晶表示装置は、次式の数１及び数２からわかるように、液晶固有の粘性と弾性などの特性により応答速度が遅いという短所がある。

式中但し、τ_ｒは液晶に電圧が印加された時の立ち上がり時間、Ｖ_ａは印加電圧、Ｖ_Ｆは液晶分子が傾斜運動を始めるフリデリック遷移電圧、ｄは液晶セルのセルギャップ、γは液晶分子の回転粘度である。

但し、τ_Fは液晶に印加された電圧がオフされた後に液晶が弾性復元力により元の位置に戻る立ち下り時間、Ｋは液晶固有の弾性係数である。

ＴＮ(Twisted Nematic)モードにおける液晶応答速度は、液晶材料の物性とセルギャップなどによって異なるが、通常、立ち上がり時間が２０〜８０ｍｓであり、立ち下り時間が２０〜３０ｍｓである。このような液晶の応答速度は、動画像の１フレーム期間(例えば、ＮＴＳＣ（National Television Standards Committee）では１６．６７ｍｓとされている。)よりも長いため、図１に示すように、液晶セルに充電される電圧が、所望の電圧に到達する前に次のフレームに進行してしまう。よって、動画像において画面がぼやけるモーションブラー（Motion Blur）現象が生じる。

図１を参照すると、従来技術による液晶表示装置は、動画像を表示するにあたり遅い応答速度のために、データ（ＶＤ）があるレベルから他のレベルに変わる際に表示輝度（ＢＬ）が所望の輝度に到達できず、所望の色及び輝度を表示できなくなる。その結果、液晶表示装置は、動画像においてモーションブラー現象が生じ、明暗比（コントラスト比）の低下による表示品質の劣化につながる。

このような液晶表示装置における遅い応答速度を解決するために、ルックアップテーブルを用いてデータの変化の有無に基づいてデータを変調する方式(以下、「高速駆動方式」という。)が提案されている（例えば、特許文献１、２参照）。この高速駆動方式は、次のような原理に基づいてデータを変調する。

すなわち、図２を参照すると、従来技術による高速駆動方式では、入力データ（ＶＤ）を変調し、その変調データ（ＭＶＤ）を液晶セルに印加することで所望の輝度（ＭＢＬ）を得ている。この高速駆動方式は、１フレーム期間内に入力データの輝度値に対応して所望の輝度が得られるよう、データの変化の有無に基づいて上式の数１において｜Ｖ_a ²−Ｖ_F ²｜を増加させることによって液晶の応答速度を加速させる。

したがって、従来技術による高速駆動方式が適用される液晶表示装置は、液晶の遅い応答速度をデータ値の変調で補償し、動画像におけるモーションブラー現像を和らげることによって、所望の色及び輝度で画像を表示できるようになる。

具体的に、従来技術による高速駆動方式は、ハードウェアの構成にあたりメモリの容量負担を軽減するために、図３に示すように、以前フレーム（Ｆ_ｎ-１）と現在フレーム（Ｆ_ｎ）のそれぞれの上位ビット（ＭＳＢ）だけを比較して変調する。すなわち、従来技術による高速駆動方式は、以前フレーム（Ｆ_ｎ−１）と現在フレーム（Ｆ_ｎ）のそれぞれの上位ビットデータ（ＭＳＢ）を比較し、これら上位ビットデータ（ＭＳＢ）間に変化があれば、ルックアップテーブルから、該当する変調データ（ＭＲＧＢ）を現在フレーム（Ｆ_ｎ）の上位ビットデータ（ＭＳＢ）として選択する。

このような高速駆動方式がなされる高速駆動装置を、図４に示す。

図４に示したように、従来技術による高速駆動装置は、上位ビットバスライン４２に接続されたフレームメモリ４３と、上位ビットバスライン４２とフレームメモリ４３の出力端子に共通に接続されたルックアップテーブル４４とを備えている。

フレームメモリ４３は、上位ビットデータ（ＭＳＢ）を１フレーム期間の間に格納し、この格納した上位ビットデータ（ＭＳＢ）をルックアップテーブル４４に供給する。ここで、上位ビットデータ（ＭＳＢ）は、８ビットのソースデータ（ＲＧＢ）のうち上位４ビットが設定される。

ルックアップテーブル４４は、上位ビットバスライン４２から入力された現在フレーム（Ｆ_ｎ）の上位ビットデータ（ＭＳＢ）と、フレームメモリ４３から入力された以前フレーム（Ｆ_ｎ−１）の上位ビットデータ（ＭＳＢ）との組み合わせに対応する変調データ（ＭＲＧＢ）を選択させるためのものである。変調データ（ＭＲＧＢ）は、下位ビットバスライン４１からの下位ビットデータ（ＬＳＢ）と加算されて液晶表示装置に供給される。

上位ビットデータ（ＭＳＢ）を４ビットに設定した場合、高速駆動装置のルックアップテーブル４４に登載される変調データ（ＭＲＧＢ）は、次の表１の通りである。

上記の表１において、最左列は、以前フレーム（Ｆ_ｎ−１）のデータ電圧（ＶＤ_ｎ−１）であり、最上行は、現在フレーム（Ｆ_ｎ）のデータ電圧（ＶＤ_ｎ）である。また、表１は、上位４ビットを１０進数で表したルックアップテーブル情報である。
米国特許第５，４９５，２６５号 ＰＣＴ国際公開番号ＷＯ ９９／０９９６７

しかしながら、従来技術による高速駆動装置及び駆動方法は、以前フレーム（Ｆ_ｎ−１）と現在フレーム（Ｆ_ｎ）のデータを比較し変調データ（ＭＲＧＢ）を生成するので、ルックアップテーブル４４のようなデータ用のメモリを備えていなければならない。これにより、製造コストが上昇するという問題点と、チップサイズが大きくなるという問題点とがあった。

本発明は上記問題点を解決するためのもので、その目的は、メモリを使用せずとも液晶の応答速度を高めて画質の低下を防止することができる液晶表示装置の駆動装置及び駆動方法を提供することにある。

上記目的を達成するために、本発明の実施形態に係る液晶表示装置の駆動装置は、互いに交差するように配列された複数のゲートライン及び複数のデータラインを持つ液晶パネルと、このゲートラインにゲートパルスを供給するゲートドライバと、入力されたＮビット（ただし、Ｎは正の整数）デジタルデータ信号をサンプリングしてアナログデータ電圧を発生させ、サンプリングされたＮビットデジタルデータ信号のうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）データ値に基づいて液晶の応答速度を速くするための変調データ電圧を発生させ、この変調データ電圧を上記のアナログデータ電圧と混合してデータラインに供給するデータドライバとを備えることを特徴とする。

本発明の実施形態に係る液晶表示装置の駆動方法は、互いに交差するように配列された複数のゲートラインと複数のデータラインとを持つ液晶パネルの駆動方法において、入力されたＮビット（ただし、Ｎは正の整数）デジタルデータ信号をサンプリングしてアナログデータ電圧を生成する段階と、サンプリングしたＮビットデジタルデータ信号のうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）のデータ値に基づいて液晶の応答速度を速くするための変調データ電圧を生成する段階と、ゲートラインにゲートパルスを生成する段階と、ゲートパルスに同期するように上記の変調データ電圧を上記のアナログデータ電圧と混合してデータラインに供給する段階とを含むことを特徴とする。

本発明に係る液晶表示装置の駆動装置及び駆動方法によれば、ゲートラインに供給されたゲートパルスの第１区間に、変調データ電圧を含むデータ電圧をデータラインに供給し、デジタルデータ信号に対応するアナログデータ電圧よりも高い変調データ電圧で液晶をあらかじめ駆動させた後、ゲートパルスの第２区間に、所望の階調アナログデータ電圧をデータラインに供給し、液晶を所望の状態に駆動させるため、別途のメモリを使用せずとも液晶の応答速度を高めて画質の低下が防止でき、かつ、メモリ不使用によりコストの削減が実現可能になる。

以下、本発明の好適な実施形態を係る液晶表示装置の駆動装置及び駆動方法について、添付の図面に基づいて詳細に説明する。

図５は、本発明の第１実施形態による液晶表示装置の駆動装置を概略的に示すブロック図である。

図５を参照すると、本実施形態による液晶表示装置の駆動装置は、セル領域を定義するために互いに直交するように配列された複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍとを備えた液晶パネル１０２と、液晶パネル１０２のゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバ１０６と、入力されたＮビット（ただし、Ｎは正の整数）デジタルデータ信号Ｄａｔａをサンプリングし、サンプリングされたＮビットデジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを発生させると同時に、サンプリングしたＮビットデジタルデータ信号Ｄａｔａのうち、Ｍビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）のデータ値に基づいて液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａをアナログデータ電圧Ｖｄａｔａと混合してデータラインＤＬ１〜ＤＬｍに供給するデータドライバ１０４と、データ及びゲートドライバ１０４，１０６の駆動タイミングを制御してデータドライバ１０４にデジタルデータ信号Ｄａｔａを供給するタイミングコントローラ１０８とを備えている。

液晶パネル１０２は、各ゲートラインＧＬ１〜ＧＬｎと各データラインＤＬ１〜ＤＬｍとが交差する部分に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された液晶セルとを備える。薄膜トランジスタＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのゲートパルスに応答してデータラインＤＬ１〜ＤＬｍからのアナログデータ電圧を液晶セルに供給する。液晶セルは、液晶を介在して対面する共通電極と、薄膜トランジスタＴＦＴに接続された画素電極とから構成されるので、等価的に液晶キャパシタＣｌｃで表わすことができる。このような液晶セルは、液晶キャパシタＣｌｃに充電されたアナログデータ電圧を、次のデータ信号が充電されるまで保持するためのストレージキャパシタＣｓｔを備える。

タイミングコントローラ１０８は、外部から供給されたソースデータＲＧＢを、液晶パネル１０２の駆動に見合うデジタルデータ信号Ｄａｔａに整列し、整列させたデジタルデータ信号Ｄａｔａを、データドライバ１０４に供給する。また、タイミングコントローラ１０８は、外部から入力されたメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳとゲート制御信号ＧＣＳを生成し、データドライバ１０４とゲートドライバ１０６のそれぞれの駆動タイミングを制御する。

ゲートドライバ１０６は、タイミングコントローラ１０８からのゲート制御信号ＧＣＳ、すなわちゲートスタートパルス（ＧＳＰ；Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ；Gate Shift Clock）及びゲート出力イネーブル（ＧＯＥ；Gate Output Enable）などの各信号を用いて薄膜トランジスタＴＦＴをオン／オフさせるために、順次ゲートパルスを生成してゲートラインＧＬ１〜ＧＬｎに供給する。このときに、ゲートパルスは、薄膜トランジスタＴＦＴをターンオンさせるためのゲートハイ電圧ＶＧＨと、薄膜トランジスタＴＦＴをターンオフさせるためのゲートロー電圧ＶＧＬとを有する。

データドライバ１０４は、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳに応じて、タイミングコントローラ１０８からのＮビットデジタルデータ信号Ｄａｔａをサンプリングし、サンプリングしたＮビットデジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを発生させると同時に、サンプリングしたＮビットデジタルデータ信号Ｄａｔａのうち、Ｍビットのデータ値に基づいて液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａをアナログデータ電圧Ｖｄａｔａと混合してデータラインＤＬ１〜ＤＬｍに供給する。

これにより、データドライバ１０４は、図６に示すように、サンプリング信号を順次生成するシフトレジスタ１２０と、Ｎビットデジタルデータ信号Ｄａｔａをサンプリング信号に応じて保持するラッチ１２２と、保持しているＮビットデジタルデータ信号Ｄａｔａによって複数のガンマ電圧ＧＭＡのうちいずれか一つを選択し、デジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを生成するデジタル−アナログ変換部（ＤＡＣ）１２４と、保持しているＮビットデジタルデータ信号ＤａｔａのうちＭビットのデータ値によって液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを生成する変調部１３０と、アナログデータ電圧Ｖｄａｔａと変調データ電圧Ｖｍｄａｔａを混合する混合部１２６と、混合したデータ電圧ＶｐをバッファリングしてデータラインＤＬ１〜ＤＬｍに供給する出力部１２８と、を備える。

シフトレジスタ１２０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうち、ソーススタートパルスＳＳＰ及びソースシフトクロックＳＳＣを用いて順次サンプリング信号を発生させ、これをラッチ１２２に供給する。
ラッチ１２２は、シフトレジスタ１２０からのサンプリング信号に応じてタイミングコントローラ１０８からのＮビットデジタルデータ信号Ｄａｔａを１水平ライン分毎に保持する。そして、ラッチ１２２は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうち、ソース出力イネーブル信号ＳＯＥによって保持している１水平ライン分のＮビットデジタルデータ信号Ｄａｔａを、デジタル−アナログ変換部１２４に供給する。

デジタル−アナログ変換部１２４は、ラッチ１２２から供給されたＮビットデジタルデータ信号Ｄａｔａによって、ガンマ電圧発生部（図示せず）から供給される複数のガンマ電圧ＧＭＡのうちいずれか一つを選択し、Ｎビットデジタルデータ信号Ｄａｔａをアナログデータ電圧Ｖｄａｔａに変換して混合部１２６に供給する。このときに、Ｎビットデジタルデータ信号Ｄａｔａが８ビットであれば、複数のガンマ電圧ＧＭＡは、図７ａに示すように２５６個の異なるガンマ電圧レベルを有するようになる。したがって、デジタル−アナログ変換部１２４は、２５６個の異なるガンマ電圧レベルのうち、ラッチ１２２から供給されたＮビットデジタルデータ信号Ｄａｔａに対応するガンマ電圧ＧＭＡを選択することによってアナログデータ電圧Ｖｄａｔａを発生させる。

変調部１３０は、ラッチ１２２から出力されたＮビットのうちＭビットデジタルデータ信号Ｄａｔａによって、液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを発生させて混合部１２６に供給する。

具体的には、変調部１３０は、ラッチ１２２から供給されたＭビットデジタルデータ信号Ｄａｔａによって、異なる電圧レベル及び異なるパルス幅を持つ変調データ電圧Ｖｍｄａｔａを発生させる。

但し、変調部１３０は、ラッチ１２２から入力されたＭビットデジタルデータ信号Ｄａｔａが８ビットの場合、２５６個の異なる電圧レベル及びパルス幅を持つ変調データ電圧Ｖｍｄａｔａを発生させる。ところが、変調部１３０の大きさが増加する。そこで、本発明では、ラッチ１２２から出力される８ビットのうち上位４ビットＭＳＢ１〜ＭＳＢ４のデジタルデータ信号Ｄａｔａが変調部１３０に供給されるものと仮定する。したがって、変調部１３０は、ラッチ１２２から入力されたデジタルデータ信号の上位４ビットＭＳＢ１〜ＭＳＢ４に基づき、図７ｂに示すように１６個の異なる電圧レベル及び幅のうちいずれか一つの変調データ電圧Ｖｍｄａｔａを発生させて混合部１２６に供給する。

混合部１２６は、デジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａと変調部１３０からの変調データ電圧Ｖｍｄａｔａとを混合し、この混合したデータ電圧Ｖｐを出力部１２８に供給する。

出力部１２８は、混合部１２６から供給されたデータ電圧Ｖｐを、該当のデータラインＤＬｘ（１≦ｘ≦ｍ）に供給する。

図８は、１水平期間の間に図５に示す液晶パネル１０２に供給されるゲートパルスＧＰ及びデータ電圧Ｖｐの波形図を示している。

図８及び図６を参照すると、液晶パネル１０２のゲートラインにはゲートドライバ１０６から一定の幅Ｗを持つゲートパルスＧＰが供給される。これと同期するように、ゲートラインにゲートハイ電圧ＶＧＨが供給される第１区間ｔ１の間に、液晶パネル１０２のデータラインＤＬ１〜ＤＬｍには、混合部１２６により、デジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａと変調部１３０からの変調データ電圧Ｖｍｄａｔａとが混合されたデータ電圧Ｖｐが供給される。また、ゲートラインにゲートハイ電圧ＶＧＨが供給される第１区間ｔ１以降の第２区間ｔ２の間に、液晶パネル１０２のデータラインＤＬ１〜ＤＬｍには、デジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａが供給される。ここで、第１区間ｔ１は、第２区間ｔ２よりも短い。

これにより、本発明の実施形態による液晶表示装置の駆動装置及び駆動方法では、ゲートラインＧＬ１〜ＧＬｍに供給されるゲートパルスＧＰの第１区間ｔ１に、変調データ電圧Ｖｍｄａｔａを含むデータ電圧ＶｐをデータラインＤＬ１〜ＤＬｍに供給することで、アナログデータ電圧Ｖｄａｔａよりも高い電圧で液晶をあらかじめ駆動させた後に、ゲートパルスＧＰの第２区間ｔ２に、所望の階調のアナログデータ電圧ＶｐをデータラインＤＬ１〜ＤＬｍに供給することで、液晶を所望の状態に駆動させるようになる。すなわち、本実施形態による液晶表示装置の駆動装置及び駆動方法は、液晶パネル１０２のスキャン区間である第１区間ｔ１に、変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

したがって、本実施形態による液晶表示装置の駆動装置及び駆動方法によれば、別途のメモリを使用せずとも液晶の応答速度を高めて画質の低下を防止することが可能になる。

＜第１実施例＞
図９は、図５及び図６に示した本実施形態による液晶表示装置の駆動装置における変調部１３０の第１実施例を示す図である。

図９及び図６を参照すると、第１実施例における変調部１３０は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、異なるレベルを持つ変調データ電圧Ｖｍｄａｔａを出力する変調電圧生成部１３２と、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、異なるパルス幅を持つスイッチ制御信号ＳＣＳを生成するスイッチ制御信号生成部１３４と、スイッチ制御信号ＳＣＳによって、変調電圧生成部１３２の出力ノードｎ１からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給するスイッチ素子１３６とを備えている。

変調電圧生成部１３２は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードし、デコード信号を複数の出力端子に出力する第１デコーダ１４０と、各出力端子に接続された複数の分圧抵抗Ｒ１〜Ｒ１６と、駆動電圧端ＶＤＤと各分圧抵抗Ｒ１〜Ｒ１６との間に電気的に接続された第１抵抗Ｒｖとを備えている。

各分圧抵抗Ｒ１〜Ｒ１６は、異なる抵抗値をもって出力ノードｎ１と第１デコーダ１４０の各出力端子との間に電気的に接続されている。これら第１抵抗Ｒｖと複数の分圧抵抗Ｒ１〜Ｒ１６は、第１デコーダ１４０のデコードにより変調データ電圧の電圧レベルを設定する電圧分配回路を構成する。

第１デコーダ１４０は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードして複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つを内部の基底電圧源に選択的に接続させ、これにより、第１抵抗Ｒｖと選択された分圧抵抗Ｒ１〜Ｒ１６間の分圧抵抗により駆動電圧ＶＤＤを分圧し、変調データ電圧Ｖｍｄａｔａが出力ノードｎ１に印加されるようにする。ここで、変調データ電圧Ｖｍｄａｔａは、次式の数３の通りになる。

但し、Ｒｘは、複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つである。

したがって、変調電圧生成部１３２は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つを内部の基底電圧源に選択的に接続することによって、異なる電圧レベルを持つ変調データ電圧Ｖｍｄａｔａをスイッチ素子１３６に供給する。

スイッチ制御信号生成部１３４は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードする第２デコーダ１４２と、第２デコーダ１４２からのデコード信号に対応するようにクロック信号ＣＬＫをカウントすることによって異なるパルス幅を持つスイッチ制御信号ＳＣＳを生成し、これを、ソース出力イネーブル信号ＳＯＥに同期するようにスイッチ素子１３６に供給するカウンタ１４４とを備えている。

第２デコーダ１４２は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードし、異なる値を持つデコード信号をカウンタ１４４に供給する。

カウンタ１４４は、第２デコーダ１４２から供給されたデコード値までクロック信号ＣＬＫをカウントし、デコード値に対応するパルス幅を持つスイッチ制御信号ＳＣＳを生成する。また、カウンタ１４４は、ソース出力イネーブル信号ＳＯＥに同期して生成したスイッチ制御信号ＳＣＳを、スイッチ素子１３６に供給する。このときに、カウンタ１４４は、ソース出力イネーブル信号ＳＯＥの代わりに、ゲートパルスＧＰに同期して生成したスイッチ制御信号ＳＣＳを、スイッチ素子１３６に供給しても良い。

スイッチ素子１３６は、スイッチ制御信号生成部１３４のカウンタ１４４から供給されたスイッチ制御信号ＳＣＳによってターンオンされ、変調電圧生成部１３２の出力ノードｎ１に印加された変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。この場合、スイッチ素子１３６は、スイッチ制御信号ＳＣＳのパルス幅に対応する期間だけ、変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。

このような第１実施例における変調部１３０は、ラッチ１２２からの上位４ビットデジタルデータ信号Ｄａｔａに基づいて変調データ電圧Ｖｍｄａｔａ及びスイッチ制御信号ＳＣＳを生成し、混合部１２６に供給される変調データ電圧Ｖｍｄａｔａの電圧レベル及びパルス幅を設定する。

したがって、第１実施例の変調部１３０を含む液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルとパルス幅を持つ変調データ電圧Ｖｍｄａｔａと、アナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

尚、第１実施例における変調部１３０は、変調電圧生成部１３２の出力ノードｎ１とスイッチ素子１３６との間にバッファ（図示せず）をさらに備えても良い。このバッファは、変調電圧生成部１３２の出力ノードｎ１から出力される変調データ電圧Ｖｍｄａｔａをバッファリングしてスイッチ素子１３６に供給する役割を遂行する。

本実施例における変調部１３０は、ラッチ１２２から出力された８ビットデジタルデータ信号Ｄａｔａのうち上位４ビットのみを用いる場合について説明したが、これに限定されず、８ビットデジタルデータ信号Ｄａｔａによって異なる電圧レベル及びパルス幅を持つ変調データ電圧Ｖｍｄａｔａを生成し、これを混合部１３０に供給することも可能である。

＜第２実施例＞
図１０は、図５及び図６に示す本発明の実施形態による液晶表示装置の駆動装置において、変調部１３０の第２実施例を示す図である。

図１０及び図６を参照すると、第２実施例における変調部１３０は、スイッチ制御信号生成部１３４以外は、図９に示す第１実施例における変調部１３０と同様に構成されるので、スイッチ制御信号生成部１３４以外の構成についての説明は省略するものとする。

第２実施例における変調部１３０のスイッチ制御信号生成部１３４は、クロック信号ＣＬＫの個数を、設定された値までカウントすることで一定のパルス幅を持つスイッチ制御信号ＳＣＳを生成し、これをソース出力イネーブル信号ＳＯＥに同期するようにスイッチ素子１３６に供給するカウンタ１４６を備えている。

カウンタ１４６は、クロック信号ＣＬＫの個数を、設定された個数までカウントしてスイッチ制御信号ＳＣＳを発生する。そして、カウンタ１４６は、ソース出力イネーブル信号ＳＯＥに同期して生成したスイッチ制御信号ＳＣＳをスイッチ素子１３６に供給する。

尚、カウンタ１４６は、ソース出力イネーブル信号ＳＯＥの代わりに、ゲートパルスＧＰに同期して生成したスイッチ制御信号ＳＣＳをスイッチ素子１３６に供給しても良い。

このような本発明の第２実施例の変調部１３０において、スイッチ制御信号生成部１３４は、カウンタ１４６を用いて固定されたパルス幅を持つスイッチ制御信号ＳＣＳを生成してスイッチ素子１３６を制御することによって、Ｍビットデジタルデータ信号Ｄａｔａにかかわらず固定されたパルス幅を持つ変調データ電圧Ｖｍｄａｔａを、混合部１２６に供給するようにしている。

したがって、本実施例における変調部１３０を備えた液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、固定されたパルス幅を有し、かつ、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを持つ変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

＜第３実施例＞
図１１は、図５及び図６に示す本発明の実施形態による液晶表示装置の駆動装置において、変調部１３０の第３実施例を示す図である。

図１１及び図６を参照すると、第３実施例における変調部１３０は、スイッチ制御信号生成部１３４以外は、図９に示す第１実施例における変調部１３０と同様に構成されるので、スイッチ制御信号生成部１３４以外の構成については説明を省くものとする。

第３実施例における変調部１３０のスイッチ制御信号生成部１３４は、変調電圧生成部１３２の出力ノードである第１ノードｎ１と、スイッチ素子１３６の制御端子である第２ノードｎ２との間に電気的に接続された抵抗Ｒｔと、第２ノードｎ２と基底電圧源との間に並列接続された第１キャパシタＣｔ及びトランジスタＭ１と、ラッチ１２２から供給される上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４に応じてスイッチ素子１３６から出力される変調データ電圧Ｖｍｄａｔａをデコードし、トランジスタＭ１をオン／オフさせるためのクリア信号Ｃｓを発生させるクリア信号生成部２４４とを備えている。

抵抗Ｒｔは、第１ノードｎ１における電圧を第２ノードｎ２に供給する。

第１キャパシタＣｔは、抵抗ＲｔとＲＣ回路を形成して第２ノードｎ２の電圧で、すなわちスイッチ素子１３６をオンの状態にさせる。したがって、スイッチ素子１３６は、第１キャパシタＣｔと抵抗ＲｔとのＲＣ回路により、第１キャパシタＣｔに電圧が充電されている間にターンオンされ、変調電圧生成部１３２からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。

トランジスタＭ１は、クリア信号生成部２４４からのクリア信号Ｃｓによって第２ノードｎ２を基底電圧源に電気的に接続させ、第１キャパシタＣｔに格納された電圧を放電させる。

クリア信号生成部２４４は、ラッチ１２２から供給された上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、スイッチ素子１３６から混合部１２６に供給された変調データ電圧Ｖｍｄａｔａをデコードしてクリア信号Ｃｓを生成する。

このため、クリア信号生成部２４４は、図１２に示すように、混合部１２６に出力された変調データ電圧Ｖｍｄａｔａをバッファリングするバッファ２４５と、トランジスタＭ１の制御端子に接続された出力端ｎ０及びバッファ２４５に電気的に接続された抵抗Ｒｄと、出力端ｎ０に並列接続された複数の第２キャパシタＣ１〜Ｃ１６と、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つをデコードする第２デコーダ２４２とを備えている。

バッファ２４５は、スイッチ素子１３６から混合部１２６に供給された変調データ電圧Ｖｍｄａｔａをバッファリングして抵抗Ｒｄに供給する。

各キャパシタＣ１〜Ｃ１６は、出力端ｎ０に電気的に接続された第１電極と、第２デコーダ２４２に電気的に接続された第２電極とで構成される。これら各キャパシタＣ１〜Ｃ１６は、異なる静電容量を有し、したがって、図１３に示すような充電特性を示す。

第２デコーダ２４２は、ラッチ１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードし、複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つの第２電極を内部の基底電圧源に選択的に接続させることによって、第２キャパシタＣ１〜Ｃ１６のうちいずれか一つと抵抗Ｒｔとで構成されるＲＣ回路を形成している。

このようなクリア信号生成部２４４は、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つを選択して基底電圧源に接続させることによって、バッファ２４５から入力された電圧を、選択した第２キャパシタＣ１〜Ｃ１６に充電させる。したがって、クリア信号生成部２４４は、第２デコーダ２４２により選択された第２キャパシタＣ１〜Ｃ１６に充電させた電圧に対応するクリア信号Ｃｓを発生させてトランジスタＭ１に供給する。

これにより、クリア信号Ｃｓは、選択した第２キャパシタＣ１〜Ｃ１６に充電させた電圧が、トランジスタＭ１のしきい電圧Ｖｔｈ以下の場合に第１論理状態を持つのに対し、トランジスタＭ１のしきい電圧Ｖｔｈ以上の場合に第１論理状態と異なる第２論理状態を持つようになる。このときに、第２論理状態は、トランジスタＭ１をターンオンさせられるような電圧レベルを有し、第１論理状態は、トランジスタＭ１をターンオフさせられるような電圧レベルを有する。

したがって、トランジスタＭ１は、各第２キャパシタＣ１〜Ｃ１６の静電容量に基づいて発生する第２論理状態のクリア信号Ｃｓによってターンオンされることによって、第２ノードｎ２の電圧を基底電圧源に放電させる。要するに、スイッチ制御信号生成部１３４は、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって発生させるクリア信号Ｃｓに基づいて異なるパルス幅を持つスイッチ制御信号ＳＣＳを生成することによって、変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する時間ｔ１を設定する。

但し、クリア信号生成部２４４は、図１４に示すように、出力端ｎ０とトランジスタＭ１の制御端子との間に接続されたインバータ２４６をさらに備える。

インバータ２４６は、出力端ｎ０から供給されたクリア信号Ｃｓを反転させてトランジスタＭ１の制御端子に供給する。このときに、トランジスタＭ１は、Ｐタイプトランジスタにならねばならない。

また、クリア信号生成部２４４は、出力端ｎ０とトランジスタＭ１の制御端子との間に接続された２個のインバータを備え、クリア信号Ｃｓを２回反転させてトランジスタＭ１の制御端子に供給しても良い。この場合、トランジスタＭ１は、Ｎタイプトランジスタでなければならない。

このような第３実施例の変調部１３０において、スイッチ制御信号生成部１３４は、Ｍビットデジタルデータ信号Ｄａｔａに対応するクリア信号Ｃｓを生成してスイッチ素子１３６を制御することによって、Ｍビットデジタルデータ信号Ｄａｔａに応じて異なる電圧レベルと異なるパルス幅を持つ変調データ電圧Ｖｍｄａｔａが混合部１２６に供給されるようにする。

また、本実施例の変調部１３０において、スイッチ制御信号生成部１３４は、第１キャパシタＣｔと抵抗Ｒｔを用いてスイッチ素子１３６をターンオンさせ、ゲートパルスＧＰの第１区間ｔ１間に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを持つ変調データ電圧Ｖｍｄａｔａを、固定された幅で混合部１２６に供給し、Ｍビットデジタルデータ信号Ｄａｔａに対応するクリア信号Ｃｓを生成して、ゲートパルスＧＰの第２区間ｔ２間に、第１キャパシタＣｔに格納された電圧を放電させてスイッチ素子１３６をターンオフさせるようにする。

したがって、第３実施例における変調部１３０を備えた液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、相互に異なるパルス幅を有し、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合された電圧で液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

図１５は、図５及び図６に示す本発明の実施形態による液晶表示装置の駆動装置において、変調部１３０の第４実施例を示す図である。

＜第４実施例＞
図１５及び図６を参照すると、第４実施例における変調部１３０は、スイッチ制御信号生成部１３４以外は、図９に示す第１実施例における変調部１３０と同様の構成を有するので、スイッチ制御信号生成部１３４以外の構成については説明を省くものとする。

第４実施例における変調部１３０のスイッチ制御信号生成部１３４は、変調電圧生成部１３２の出力ノードである第１ノードｎ１とスイッチ素子１３６の制御端子である第２ノードｎ２との間に電気的に接続された抵抗Ｒｔと、第２ノードｎ２と基底電圧源間に並列接続された第１キャパシタＣｔ及びトランジスタＭ１と、スイッチ素子１３６から出力された変調データ電圧Ｖｍｄａｔａを用いてトランジスタＭ１をオン／オフの状態にするためのクリア信号Ｃｓを発生させるクリア信号生成部３４４とを備えている。

抵抗Ｒｔは、第１ノードｎ１における電圧を第２ノードｎ２に供給する。

第１キャパシタＣｔは、抵抗ＲｔとＲＣ回路を形成して第２ノードｎ２の電圧を、すなわちスイッチ素子１３６をオンの状態にさせる。これにより、スイッチ素子１３６は、第１キャパシタＣｔと抵抗ＲｔとのＲＣ回路により、第１キャパシタＣｔに電圧を充電している間にターンオンされ、変調電圧生成部１３２からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。

トランジスタＭ１は、クリア信号生成部２４４からのクリア信号Ｃｓに基づいて第２ノードｎ２を基底電圧源に電気的に接続させ、第１キャパシタＣｔに格納した電圧を放電させる。

クリア信号生成部３４４は、スイッチ素子１３６から混合部１２６に供給された変調データ電圧Ｖｍｄａｔａを用いてトランジスタＭ１をオン／オフの状態にするためのクリア信号Ｃｓを生成する。

このため、クリア信号生成部３４４は、図１６に示すように、変調データ電圧Ｖｍｄａｔａをバッファリングするバッファ３４５と、トランジスタＭ１の制御端子に接続された出力端ｎ０とバッファ３４５とに電気的に接続された抵抗Ｒｄと、出力端子ｎ０と基底電圧源とに電気的に接続された第２キャパシタＣｄとを備えている。

バッファ３４５は、混合部１２６に供給された変調データ電圧Ｖｍｄａｔａをバッファリングして抵抗Ｒｄに供給する。

抵抗Ｒｄ及び第２キャパシタＣｄは、ＲＣ時定数によりバッファ３４５から供給された変調データ電圧Ｖｍｄａｔａを遅延させてクリア信号Ｃｓを発生させ、これをトランジスタＭ１の制御端子に供給する。このときに、抵抗Ｒｄ及び第２キャパシタＣｄによるＲＣ時定数は、ゲートラインに供給されたゲートパルスＧＰの第２区間ｔ２の間にクリア信号Ｃｓを発生させてトランジスタＭ１をオンの状態にするように設定される。

尚、クリア信号生成部３４４は、出力端ｎ０とトランジスタＭ１の制御端子との間に少なくとも一つのインバータをさらに備えても良い。

このような第４実施例の変調部１３０においてスイッチ制御信号生成部１３４は、第１キャパシタＣｔと抵抗Ｒｔを用いてスイッチ素子１３６をターンオンさせ、ゲートパルスＧＰの第１区間ｔ１の間に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを持つ変調データ電圧Ｖｍｄａｔａを固定された幅で混合部１２６に供給するようにし、クリア信号生成部３４４及びトランジスタＭ１を用いてゲートパルスＧＰの第２区間ｔ２の間に第１キャパシタＣｔに格納した電圧を放電させてスイッチ素子１３６をターンオフさせる。

したがって、本実施例における変調部１３０を備えた液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、固定されたパルス幅を有し、かつ、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

＜第５実施例＞
図１７は、図５及び図６に示す本発明の実施形態による液晶表示装置の駆動装置において、変調部１３０の第５実施例を示す図である。

図１７及び図６を参照すると、第５実施形態における変調部１３０は、変調電圧生成部１３２以外は、図９に示す第１実施例における変調部１３０と同様の構成を有するので、変調電圧生成部１３２以外の構成については説明を省くものとする。

第５実施例における変調部１３０の変調電圧生成部１３２は、駆動電圧ＶＤＤと基底電圧源との間に直列接続された第１及び第２分圧抵抗Ｒｖ、Ｒｆを備え、第１及び第２分圧抵抗Ｒｖ、Ｒｆ間の出力ノードｎ１は、スイッチ素子１３６に電気的に接続されている。

第１及び第２分圧抵抗Ｒｖ、Ｒｆは、それ自体の抵抗値により駆動電圧ＶＤＤを分圧し、固定されたレベルの分圧電圧をスイッチ素子１３６に供給する。

このような第５実施例の変調部１３０において変調電圧生成部１３２は、第１及び第２分圧抵抗Ｒｖ、Ｒｆを用いて、固定された電圧レベルを有する変調データ電圧Ｖｍｄａｔａを生成し、これをスイッチ素子１３６に供給する。

したがって、本実施例における変調部１３０を備えた液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａにかかわらずに固定された電圧レベルと、Ｍビットデジタルデータ信号Ｄａｔａによるパルス幅を有する変調データ電圧Ｖｍｄａｔａと、アナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

＜第６実施例＞
図１８は、図５及び図６に示す本発明の実施形態による液晶表示装置の駆動装置において、変調部１３０の第６実施例を示す図である。

図１８及び図６を参照すると、第６実施例における変調部１３０は、変調電圧生成部１３２以外は、図１１に示す第３実施例における変調部１３０と同様の構成を有するので、変調電圧生成部１３２以外の構成については説明を省くものとする。

第６実施例における変調部１３０の変調電圧生成部１３２は、駆動電圧ＶＤＤと基底電圧源との間に直列接続された第１及び第２分圧抵抗Ｒｖ、Ｒｆを備え、第１及び第２分圧抵抗Ｒｖ、Ｒｆ間の出力ノードｎ１は、スイッチ素子１３６に電気的に接続されている。

第１及び第２分圧抵抗Ｒｖ、Ｒｆは、自らの抵抗値により駆動電圧ＶＤＤを分圧し、固定されたレベルの分圧電圧をスイッチ素子１３６に供給する。

このような第６実施例の変調部１３０において、変調電圧生成部１３２は、第１及び第２分圧抵抗Ｒｖ、Ｒｆを用いて、固定された電圧レベルを有する変調データ電圧Ｖｍｄａｔａを生成し、これをスイッチ素子１３６に供給する。したがって、本実施例における変調部１３０を備えた液晶表示装置の駆動装置及び駆動方法では、液晶パネル１０２のスキャン区間である第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａにかかわらず、固定された電圧レベルとＭビットデジタルデータ信号Ｄａｔａに基づくパルス幅を有する変調データ電圧Ｖｍｄａｔａと、アナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、第１区間ｔ１以降の第２区間ｔ２に、通常通りにアナログデータ電圧Ｖｄａｔａのみで液晶を駆動させている。

以上、具体的な実施例及び図面に基づいて本発明を説明してきたが、これに限定されず、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野で通常の知識を持つ者にとっては明白である。

従来技術による液晶表示装置におけるデータによる輝度変化を示す波形図である。 従来技術による液晶表示装置の高速駆動方式におけるデータ変調による輝度変化の一例を示す波形図である。 従来技術による液晶表示装置の高速駆動装置における上位ビットデータの変調を示す図である。 従来技術による液晶表示装置の高速駆動装置を示すブロック図である。 本発明の実施形態における液晶表示装置の駆動装置を概略的に示す図である。 図５に示したデータドライバを概略的に示す図である。 図６に示したデジタル-アナログ変換部に供給されたガンマ電圧または変調部から出力される変調データ電圧の電圧レベルを示す図である。 図６に示した変調部から出力される変調データ電圧の電圧レベルを示す図である。 図５に示した液晶パネルのゲートライン及びデータラインに供給される波形を示す波形図である。 図６に示した変調部の第１実施例を示す図である。 図６に示した変調部の第２実施例を示す図である。 図１０に示した変調部の第３実施例を示す図である。 図１１に示したクリア信号生成部の一例を示す図である。 図１２に示した各キャパシタに格納される電圧を示す波形図である。 図１１に示したクリア信号生成部の一例を示す図である。 図６に示した変調部の第４実施例を示す図である。 図１５に示したクリア信号生成部の一例を示す図である。 図６に示した変調部の第５実施例を示す図である。 図６に示した変調部の第６実施例を示す図である。

符号の説明

４３ フレームメモリ
４４ ルックアップテーブル
１０２ 液晶パネル
１０４ データドライバ
１０６ ゲートドライバ
１０８ タイミングコントローラ
１２０ シフトレジスタ
１２２ ラッチ
１２４ デジタル−アナログ変換部
１２６ 混合部
１２８ 出力部
１３０ 変調部
１３２ 変調電圧生成部
１３４ スイッチ制御信号生成部
１３６ スイッチ素子
１４０，１４２，２４２ デコーダ
１４４，１４６ カウンタ
２４４，３４４ クリア信号生成部
２４５，３４５ バッファ
２４６ インバータ

Claims (41)

1. 互いに交差するように配列された複数のゲートライン及び複数のデータラインを持つ液晶パネルと、
   前記ゲートラインにゲートパルスを供給するゲートドライバと、
   入力されたＮビットデジタルデータ信号をサンプリングしてアナログデータ電圧を発生させ、前記サンプリングされたＮビットデジタルデータ信号のうちＭビットのデータ値に基づいて液晶の応答速度を速くするための変調データ電圧を発生させ、前記変調データ電圧を前記アナログデータ電圧と混合して前記データラインに供給するデータドライバと、
   を備えることを特徴とする液晶表示装置の駆動装置。
   ただし、Ｎは正の整数であり、ＭはＮより小さいか等しい正の整数である。
2. 前記変調データ電圧は、アナログデータ電圧よりも大きいことを特徴とする請求項１に記載の液晶表示装置の駆動装置。
3. 前記データドライバは、前記ゲートパルスの第１区間に、前記変調データ電圧と前記アナログデータ電圧とを混合して前記データラインに供給し、前記ゲートパルスの第２区間には、前記アナログデータ電圧を前記データラインに供給することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
4. 前記データドライバは、
   サンプリング信号を生成するシフトレジスタと、
   前記サンプリング信号によって前記Ｎビットデジタルデータ信号を保持し、該保持しているＮビットデジタルデータ信号をデータ出力信号に応じて出力するラッチと、
   前記ラッチから出力された前記Ｎビットデジタルデータ信号を、前記アナログデータ電圧に変換するデジタル−アナログ変換部と、
   前記ラッチから出力されたＭビットデジタルデータ信号によって前記変調データ電圧を生成する変調部と、
   前記アナログデータ電圧と前記変調データ電圧とを混合して前記データラインに出力する混合部と、
   を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
5. 前記変調データ電圧は、前記Ｍビットデジタルデータ信号に基づいて電圧レベル及びパルス幅のうち少なくとも一つが変調されることを特徴とする請求項４に記載の液晶表示装置の駆動装置。
6. 前記変調部は、
   前記変調データ電圧の電圧レベルを設定する変調電圧生成部と、
   前記変調データ電圧のパルス幅を設定するためのスイッチ制御信号を生成するスイッチ制御信号生成部と、
   前記スイッチ制御信号に応じて前記変調電圧生成部からの前記変調データ電圧を前記混合部に供給するスイッチ素子と、を備えることを特徴とする請求項４に記載の液晶表示装置の駆動装置。
7. 前記変調電圧生成部は、
   前記Ｍビットデジタルデータ信号をデコードし、第１デコード信号を生成する第１デコーダと、
   駆動電圧端と前記変調電圧生成部の出力ノードとの間に接続された第１抵抗と、
   前記変調電圧生成部の出力ノードと前記第１デコーダとの間に接続され、前記第１デコード信号によって前記変調電圧生成部の出力ノードの電圧レベルが可変になるように、前記駆動電圧端からの駆動電圧を分圧する複数の分圧抵抗と、
   を備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
8. 前記変調電圧生成部は、駆動電圧端と基底電圧源との間に接続され、抵抗値に基づいて前記駆動電圧端からの駆動電圧を、固定された電圧レベルを持つ前記変調データ電圧に分圧して前記スイッチ素子に供給する第１及び第２抵抗を備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
9. 前記スイッチ制御信号生成部は、
   前記Ｍビットデジタルデータ信号をデコードし、第２デコード信号を生成する第２デコーダと、
   入力されたクロック信号を前記第２デコード信号までカウントし、それぞれ異なるパルス幅を持つ前記スイッチ制御信号を生成して前記スイッチ素子に供給するカウンタと、
   を備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
10. 前記スイッチ制御信号生成部は、入力されたクロック信号を設定された値までカウントし、固定されたパルス幅を持つ前記スイッチ制御信号を生成して前記スイッチ素子に供給するカウンタを備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
11. 前記スイッチ制御信号は、前記データ出力信号または前記ゲートパルスに同期するように前記スイッチ素子に供給されることを特徴とする請求項９に記載の液晶表示装置の駆動装置。
12. 前記スイッチ制御信号生成部は、
    前記変調電圧生成部の出力ノードと前記スイッチ素子の制御端子との間に接続された抵抗と、
    前記スイッチ素子の制御端子と基底電圧源との間に接続され、前記スイッチ制御信号を生成するキャパシタと、
    前記スイッチ素子から出力された前記変調データ電圧を、前記Ｍビットデジタルデータ信号によってデコードしてクリア信号を生成するクリア信号生成部と、
    前記スイッチ素子の制御端子と基底電圧源との間に配置され、前記クリア信号によって前記キャパシタに格納された電圧を放電させるトランジスタと、
    を備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
13. 前記クリア信号生成部は、
    前記変調データ電圧をバッファリングするバッファと、
    前記トランジスタの制御端子に接続された出力端及び前記バッファに接続された抵抗と、
    前記出力端に並列に接続された複数のキャパシタと、
    前記Ｍビットデジタルデータ信号に応じて前記複数のキャパシタのうちいずれか一つを選択する第２デコーダと、
    を備えることを特徴とする請求項１２に記載の液晶表示装置の駆動装置。
14. 前記スイッチ制御信号生成部は、
    前記変調電圧生成部の出力ノードと前記スイッチ素子の制御端子との間に接続された抵抗と、
    前記スイッチ素子の制御端子と基底電圧源との間に接続され、前記スイッチ制御信号を生成するキャパシタと、
    前記スイッチ素子から出力された前記変調データ電圧を用いてクリア信号を生成するクリア信号生成部と、
    前記スイッチ素子の制御端子と基底電圧源との間に配置され、前記クリア信号によって前記キャパシタに格納された電圧を放電させるトランジスタと、
    を備えることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
15. 前記クリア信号生成部は、
    前記変調データ電圧をバッファリングするバッファと、
    前記トランジスタの制御端子に接続された出力端と前記バッファとに接続された抵抗と、
    前記出力端と基底電圧源との間に接続されたキャパシタと、
    を備えることを特徴とする請求項１４に記載の液晶表示装置の駆動装置。
16. 前記クリア信号生成部は、前記出力端と前記トランジスタの制御端子との間に接続された少なくとも一つのインバータをさらに備えることを特徴とする請求項１３に記載の液晶表示装置の駆動装置。
17. 互いに直交する複数のゲートラインと複数のデータラインとを有する液晶パネルと、
    前記ゲートラインにゲートパルスを供給するゲートドライバと、
    前記ゲートパルスの第１区間に、第１電圧を持つデータ電圧を前記データラインに供給し、前記ゲートパルスの第２区間に、前記第１電圧の大きさとパルス幅が異なる第２電圧を持つデータ電圧を前記データラインに供給するデータドライバと、を備えることを特徴とする液晶表示装置の駆動装置。
18. 前記データドライバは、
    前記第１電圧を生成するために前記第２電圧と変調データを混合する混合部と、
    前記変調データ電圧の大きさを設定する変調電圧生成部と、
    前記変調データ電圧の幅を設定するためのスイッチ制御信号を生成するスイッチ制御信号生成部と、
    前記スイッチ制御信号によって前記変調電圧生成部からの変調データ電圧を前記混合部に供給するスイッチと、
    を備えることを特徴とする請求項１７に記載の液晶表示装置の駆動装置。
19. 前記変調電圧生成部は、
    第１電圧端子と前記変調電圧生成部の出力ノードとの間に接続された第１抵抗と、
    前記第１電圧端子と前記第２電圧端子との間の少なくとも一つの分圧電圧を選択するための複数の分圧抵抗と、
    を備えることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
20. 前記変調電圧生成部は、入力されたデジタルデータ信号をデコードして前記少なくとも一つの分圧抵抗を選択するための第１デコード信号を生成する第１デコーダをさらに備えることを特徴とする請求項１９に記載の液晶表示装置の駆動装置。
21. 前記変調電圧生成部は、駆動電圧端子と基底電圧端子との間に接続され、前記駆動電圧端子からの駆動電圧を固定された電圧に分圧して前記スイッチに供給する第１及び第２抵抗をさらに備えることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
22. 前記スイッチ制御信号生成部は、入力クロック信号をカウントして前記スイッチ制御信号を生成するカウンタをさらに備え、前記スイッチ制御信号の幅は、前記カウンタの出力信号によって決定されることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
23. 前記スイッチ制御信号生成部は、入力されたデジタルデータ信号をデコードしてデコード信号を生成するデコーダをさらに備え、前記カウンタは、前記デコード信号によって決定された前記スイッチ制御信号を生成することを特徴とする請求項２２に記載の液晶表示装置の駆動装置。
24. 前記スイッチ制御信号生成部は、入力されたクロック信号を設定された値までカウントし、固定されたパルス幅を持つ前記スイッチ制御信号を生成するカウンタを備えることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
25. 前記スイッチ制御信号生成部は、
    前記変調電圧生成部の出力ノードと前記スイッチの制御端子との間に接続された抵抗と、
    前記スイッチの制御端子と電圧源との間に接続され、前記スイッチ制御信号を生成するキャパシタと、
    前記スイッチから出力された前記変調データ電圧を受けてクリア信号を生成するクリア信号生成部と、
    前記スイッチの制御端子と前記電圧源との間に配置され、前記クリア信号によって前記キャパシタに格納された電圧を放電させるトランジスタと、
    を備えることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
26. 前記クリア信号生成部は、入力されたデジタルデータ信号をデコードして前記クリア信号を生成することを特徴とする請求項２５に記載の液晶表示装置の駆動装置。
27. 前記クリア信号生成部は、
    前記変調データ電圧をバッファリングするバッファと、
    前記トランジスタの制御端子に接続されたクリア信号出力端子と
    前記クリア信号出力端子と前記バッファとの間に接続された抵抗と、
    前記クリア信号出力端子に並列に接続され、前記デジタルデータ信号によって少なくとも一つが選択される複数のキャパシタと、
    を備えることを特徴とする請求項２６に記載の液晶表示装置の駆動装置。
28. 前記クリア信号生成部は、複数のキャパシタのうち少なくとも一つを選択するデコーダをさらに備えることを特徴とする請求項２７に記載の液晶表示装置の駆動装置。
29. 前記スイッチ制御信号生成部は、
    前記変調電圧生成部の出力ノードと前記スイッチの制御端子との間に接続された抵抗と、
    前記スイッチの制御端子と基底電圧源との間に接続され、前記スイッチ制御信号を生成するキャパシタと、
    前記スイッチから出力された前記変調データ電圧を用いてクリア信号を生成するクリア信号生成部と、
    前記スイッチの制御端子と前記基底電圧源との間に配置され、前記クリア信号に応じて前記キャパシタに格納された電圧を放電させるトランジスタと、
    を備えることを特徴とする請求項１８に記載の液晶表示装置の駆動装置。
30. 前記クリア信号生成部は、
    前記変調データ電圧をバッファリングするバッファと、
    前記トランジスタの制御端子に接続されたクリア信号出力端子と
    前記クリア信号出力端子と前記バッファとの間に接続された抵抗と、
    前記クリア信号出力端子と前記基底電圧源との間に接続されたキャパシタと、
    を備えることを特徴とする請求項２９に記載の液晶表示装置の駆動装置。
31. 互いに交差するように配列された複数のゲートラインと複数のデータラインとを有する液晶パネルの駆動方法において、
    入力されたＮビットデジタルデータ信号をサンプリングしてアナログデータ電圧を生成する段階と、
    前記サンプリングされたＮビットデジタルデータ信号のうちＭビットのデータ値に基づいて液晶の応答速度を速くするための変調データ電圧を生成する段階と、
    前記ゲートラインにゲートパルスを生成する段階と、
    前記ゲートパルスに同期するように前記変調データ電圧を前記アナログデータ電圧と混合し、該混合したデータ電圧を前記データラインに供給する段階と、
    を含むことを特徴とする液晶表示装置の駆動方法。
    ただし、Ｎは正の整数であり、ＭはＮより小さいか等しい正の整数である。
32. 前記混合したデータ電圧は、前記ゲートパルスの第１区間に、前記データラインに供給され、前記アナログデータ電圧は、前記ゲートパルスの第２区間に、前記データラインに供給されることを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
33. 前記変調データ電圧は、前記Ｍビットデジタルデータ信号によって電圧レベル及びパルス幅のうち少なくとも一つが変調されることを特徴とする請求項３２に記載の液晶表示装置の駆動方法。
34. 前記変調データ電圧を生成する段階は、
    前記変調データ電圧の電圧レベルを設定する段階と、
    前記変調データ電圧のパルス幅を設定するためのスイッチ制御信号を生成する段階と、
    前記設定された電圧レベルとパルス幅を持つ前記変調データ電圧を生成するために、前記スイッチ制御信号に応じてスイッチ素子を制御する段階と、
    を含むことを特徴とする請求項３３に記載の液晶表示装置の駆動方法。
35. 前記変調データ電圧の電圧レベルを設定する段階は、
    前記Ｍビットデジタルデータ信号に基づいて複数の抵抗のうち２個の抵抗を選択的に接続させる段階と、
    前記選択的に接続した２個の抵抗を用いて前記変調データ電圧を生成するための駆動電圧を分圧する段階と、
    を含むことを特徴とする請求項３４に記載の液晶表示装置の駆動方法。
36. 前記変調データ電圧の電圧レベルを設定する段階は、駆動電圧と基底電圧源との間に接続された第１及び第２抵抗を用いて、前記固定された電圧レベルの前記変調データ電圧を生成するために前記駆動電圧を分圧することを特徴とする請求項３５に記載の液晶表示装置の駆動方法。
37. 前記スイッチ制御信号を生成する段階は、前記Ｍビットデジタルデータ信号によって決定される異なるパルス幅を持つ前記スイッチ制御信号を生成するために、入力クロック信号をカウントし、前記生成されたスイッチ制御信号を前記スイッチに供給することを特徴とする請求項３４に記載の液晶表示装置の駆動方法。
38. 前記スイッチ制御信号を生成する段階は、入力されるクロック信号を設定された値までカウントすることによって、固定されたパルス幅を持つ前記スイッチ制御信号を生成し、生成されたスイッチ制御信号を前記スイッチに供給することを特徴とする請求項３４に記載の液晶表示装置の駆動方法。
39. 前記スイッチ制御信号は、前記ゲートパルスに同期するように前記スイッチに供給されることを特徴とする請求項３７または３８に記載の液晶表示装置の駆動方法。
40. 前記スイッチ制御信号を生成する段階は、
    前記スイッチ制御信号を生成するために前記スイッチに入力された変調データ電圧を第１キャパシタに格納する段階と、
    前記スイッチから出力された前記変調データ電圧をバッファリングし、前記バッファリングされた電圧を、前記Ｍビットデジタルデータ信号によって決定された抵抗を介して複数の第２キャパシタのうち少なくとも一つに格納する段階と、
    前記第１キャパシタに格納した電圧を放電させ、前記少なくとも一つの第２キャパシタに格納した電圧に基づいてクリア信号を生成する段階と、
    を含むことを特徴とする請求項３４に記載の液晶表示装置の駆動方法。
41. 前記スイッチ制御信号を生成する段階は、
    前記スイッチ制御信号を生成するために前記スイッチに入力された前記変調データ電圧を第１キャパシタに格納する段階と、
    前記スイッチから出力された前記変調データ電圧をバッファリングし、前記バッファリングした電圧を第１抵抗を介して第２キャパシタに格納する段階と、
    前記第１キャパシタに格納した電圧を放電させ、前記第２キャパシタに格納した電圧に基づいてクリア信号を生成する段階と、
    を含むことを特徴とする請求項３４に記載の液晶表示装置の駆動方法。
    

Images