JP2002217734A - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JP2002217734A JP2002217734A JP2001007604A JP2001007604A JP2002217734A JP 2002217734 A JP2002217734 A JP 2002217734A JP 2001007604 A JP2001007604 A JP 2001007604A JP 2001007604 A JP2001007604 A JP 2001007604A JP 2002217734 A JP2002217734 A JP 2002217734A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- liquid crystal
- dac
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 液晶駆動装置に用いられるＤＡＣにおいて、
ＤＡＣの付け替えを行うことなしに縦すじムラによる出
画不良を解消して、歩留まりや生産性を向上させる。 【解決手段】 出力バッファ回路１１３から出力される
アナログ映像信号の出力電圧に対し、オフセット電圧設
定回路１１４からオフセット電圧を付加することで、Ｄ
ＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の範
囲に収める。前記オフセット電圧は、オフセット電圧設
定回路１１４へオフセット調整信号を入力することで任
意の値に設定することができる。
ＤＡＣの付け替えを行うことなしに縦すじムラによる出
画不良を解消して、歩留まりや生産性を向上させる。 【解決手段】 出力バッファ回路１１３から出力される
アナログ映像信号の出力電圧に対し、オフセット電圧設
定回路１１４からオフセット電圧を付加することで、Ｄ
ＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の範
囲に収める。前記オフセット電圧は、オフセット電圧設
定回路１１４へオフセット調整信号を入力することで任
意の値に設定することができる。
Description
【０００１】
【発明の属する技術分野】この発明はＤ／Ａ変換回路に
関し、とくに液晶駆動回路に用いられるＤ／Ａ変換回路
に関する。
関し、とくに液晶駆動回路に用いられるＤ／Ａ変換回路
に関する。
【０００２】
【従来の技術】近年、液晶表示装置は軽量、薄型である
ことに加えて低消費電力であることから、幅広い分野で
利用されている。とくに、画素毎にスイッチ素子を配置
したアクティブマトリクス型液晶表示装置は、ＰＣ（パ
ーソナルコンピュータ）などのＯＡ機器のディスプレイ
として普及している。このようなアクティブマトリクス
型液晶表示装置の中でも、駆動素子としてポリシリコン
（ｐ−Ｓｉ）ＴＦＴを用いたものは、基板上の画素部周
辺に駆動回路を内蔵することができるため、高精細であ
りながら、コンパクトな外形と軽量化を実現している。
ことに加えて低消費電力であることから、幅広い分野で
利用されている。とくに、画素毎にスイッチ素子を配置
したアクティブマトリクス型液晶表示装置は、ＰＣ（パ
ーソナルコンピュータ）などのＯＡ機器のディスプレイ
として普及している。このようなアクティブマトリクス
型液晶表示装置の中でも、駆動素子としてポリシリコン
（ｐ−Ｓｉ）ＴＦＴを用いたものは、基板上の画素部周
辺に駆動回路を内蔵することができるため、高精細であ
りながら、コンパクトな外形と軽量化を実現している。
【０００３】こうした液晶表示装置では、液晶層の劣化
を防止するために、画素に書き込む映像信号の極性をフ
レーム周期で反転させる、いわゆる極性反転駆動が行わ
れている。このため、外部から供給されるデジタル映像
信号をアナログ映像信号に変換するＤ／Ａコンバータに
ついても、従来は正極性用Ｄ／Ａコンバータ（以下、正
ＤＡＣ）と負極性用Ｄ／Ａコンバータ（以下、負ＤＡ
Ｃ）の２種類が用意されている。これら正ＤＡＣ、負Ｄ
ＡＣ、並びにコントローラ、Ｖｃｏｍ回路などは、液晶
駆動回路として外付けの回路基板（ＰＣＢ）上に配置さ
れている。前記コントローラから制御信号とともに出力
されたデジタル映像信号は、正／負ＤＡＣでアナログ映
像信号に変換された後、ＦＰＣ（フレキシブルケーブ
ル）などを通じて液晶パネル側の駆動回路に供給され
る。
を防止するために、画素に書き込む映像信号の極性をフ
レーム周期で反転させる、いわゆる極性反転駆動が行わ
れている。このため、外部から供給されるデジタル映像
信号をアナログ映像信号に変換するＤ／Ａコンバータに
ついても、従来は正極性用Ｄ／Ａコンバータ（以下、正
ＤＡＣ）と負極性用Ｄ／Ａコンバータ（以下、負ＤＡ
Ｃ）の２種類が用意されている。これら正ＤＡＣ、負Ｄ
ＡＣ、並びにコントローラ、Ｖｃｏｍ回路などは、液晶
駆動回路として外付けの回路基板（ＰＣＢ）上に配置さ
れている。前記コントローラから制御信号とともに出力
されたデジタル映像信号は、正／負ＤＡＣでアナログ映
像信号に変換された後、ＦＰＣ（フレキシブルケーブ
ル）などを通じて液晶パネル側の駆動回路に供給され
る。
【０００４】
【発明が解決しようとする課題】ところで、現在生産さ
れている液晶表示装置においては、縦すじムラと呼ばれ
る出画不良が約２〜３％の割合で発生している。この原
因としては、ＤＡＣの出力電圧のばらつき（以下、出力
電圧偏差）が挙げられる。図５は、一般的なＤＡＣの出
力電圧偏差を示す特性図である。一般的なＤＡＣの出力
電圧偏差は実測値で約±５ｍＶ以内に収まっている。一
方、液晶表示装置には縦すじムラが検出される電圧範囲
があり、黒すじムラが検出される電圧をセル許容電圧
（＋）、白すじムラが検出される電圧をセル許容電圧
（−）と呼んでいる。このセル許容電圧（＋）〜（−）
の範囲は実測値で約±８ｍＶ以内にある。ＤＡＣの出力
電圧偏差が、この範囲内に入っていれば縦すじムラは検
出されないが、この範囲を外れると縦すじムラが検出さ
れ、製造工程において不良と判断されることになる。
れている液晶表示装置においては、縦すじムラと呼ばれ
る出画不良が約２〜３％の割合で発生している。この原
因としては、ＤＡＣの出力電圧のばらつき（以下、出力
電圧偏差）が挙げられる。図５は、一般的なＤＡＣの出
力電圧偏差を示す特性図である。一般的なＤＡＣの出力
電圧偏差は実測値で約±５ｍＶ以内に収まっている。一
方、液晶表示装置には縦すじムラが検出される電圧範囲
があり、黒すじムラが検出される電圧をセル許容電圧
（＋）、白すじムラが検出される電圧をセル許容電圧
（−）と呼んでいる。このセル許容電圧（＋）〜（−）
の範囲は実測値で約±８ｍＶ以内にある。ＤＡＣの出力
電圧偏差が、この範囲内に入っていれば縦すじムラは検
出されないが、この範囲を外れると縦すじムラが検出さ
れ、製造工程において不良と判断されることになる。
【０００５】従来、縦すじムラが検出された場合は、出
力電圧偏差がセル許容電圧（＋）〜（−）の範囲にある
ＤＡＣを選別して付け替えることにより対応しており、
歩留まりや生産性の低下を招いていた。
力電圧偏差がセル許容電圧（＋）〜（−）の範囲にある
ＤＡＣを選別して付け替えることにより対応しており、
歩留まりや生産性の低下を招いていた。
【０００６】この発明の目的は、ＤＡＣの付け替えを行
うことなしに縦すじムラによる出画不良を解消して、歩
留まりや生産性を向上させることができるＤ／Ａ変換回
路を提供することにある。
うことなしに縦すじムラによる出画不良を解消して、歩
留まりや生産性を向上させることができるＤ／Ａ変換回
路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、少なくとも、デジタル映像信
号、制御信号及びリファレンス電圧を入力とし、前記制
御信号とリファレンス電圧に基づいて前記デジタル映像
信号をアナログ映像信号に変換するＤ／Ａ変換回路にお
いて、変換された前記アナログ映像信号の出力電圧にオ
フセット電圧を付加するオフセット電圧設定回路を備え
たことを特徴とする。
め、請求項１の発明は、少なくとも、デジタル映像信
号、制御信号及びリファレンス電圧を入力とし、前記制
御信号とリファレンス電圧に基づいて前記デジタル映像
信号をアナログ映像信号に変換するＤ／Ａ変換回路にお
いて、変換された前記アナログ映像信号の出力電圧にオ
フセット電圧を付加するオフセット電圧設定回路を備え
たことを特徴とする。
【０００８】また請求項２の発明は、請求項１におい
て、前記オフセット電圧は、外部から入力されるオフセ
ット調整信号により設定されることを特徴とする。
て、前記オフセット電圧は、外部から入力されるオフセ
ット調整信号により設定されることを特徴とする。
【０００９】
【発明の実施の形態】以下、この発明に係わるＤ／Ａ変
換回路の一実施形態を図面を参照しながら説明する。図
２は、この実施形態に係わるＤ／Ａ変換回路を備えた液
晶駆動回路と液晶パネルの構成を示すブロック図であ
る。
換回路の一実施形態を図面を参照しながら説明する。図
２は、この実施形態に係わるＤ／Ａ変換回路を備えた液
晶駆動回路と液晶パネルの構成を示すブロック図であ
る。
【００１０】液晶パネル１００は、図示しない複数の走
査線と信号線がマトリクス状に配置され、両線の各交差
部に形成された画素で形成された画素部１０１と、前記
走査線に行選択信号を供給するＹ−ドライバ１０２と、
前記信号線に映像信号をサンプリングするＸ−ドライバ
１０３とから構成されている。この液晶パネル１００で
は、画素部１０１が４分割されている。
査線と信号線がマトリクス状に配置され、両線の各交差
部に形成された画素で形成された画素部１０１と、前記
走査線に行選択信号を供給するＹ−ドライバ１０２と、
前記信号線に映像信号をサンプリングするＸ−ドライバ
１０３とから構成されている。この液晶パネル１００で
は、画素部１０１が４分割されている。
【００１１】液晶駆動回路１０は、正ＤＡＣ１１、負Ｄ
ＡＣ１２、コントローラ２、昇圧回路３、ＬＶＤＳ回路
４、クロック監視／リセット回路５、Ｉ／Ｆコネクタ
６、ＤＣ／ＤＣコンバータ７、Ｖｃｏｍ回路８、Ｖｒｅ
ｆ回路９により構成されている。
ＡＣ１２、コントローラ２、昇圧回路３、ＬＶＤＳ回路
４、クロック監視／リセット回路５、Ｉ／Ｆコネクタ
６、ＤＣ／ＤＣコンバータ７、Ｖｃｏｍ回路８、Ｖｒｅ
ｆ回路９により構成されている。
【００１２】液晶駆動回路１０には、図示しない筐体
（例えばＰＣのプロセッサ）からデジタル映像信号と制
御信号が供給されている。このうち、デジタル映像信号
と制御信号はＩ／Ｆコネクタ６を経由し、ＬＶＤＳ回路
４を通ってコントローラ２に入力される。コントローラ
２は、入力したデジタル映像信号を内部のラインメモリ
に一時的に記憶し、データの出力形態に合わせてデータ
変換を行い、制御信号とともに正ＤＡＣ１１、負ＤＡＣ
１２及び昇圧回路３に出力する。昇圧回路３は、コント
ローラ２から送られてきた制御信号（ここでは３．３Ｖ
ｐ−ｐ）を昇圧（１０Ｖｐ−ｐ）し、液晶パネル１００
に供給している。ＤＣ／ＤＣコンバータ７は、Ｉ／Ｆコ
ネクタ６から入力した電源電圧に基づいて液晶駆動回路
１０の駆動に必要な電源電圧を生成し、各部に供給して
いる。Ｖｃｏｍ回路８は、ＤＣ／ＤＣコンバータ７から
供給される電源電圧に基づいてＶｃｏｍ電圧を生成し、
液晶パネル１００の図示しない対向電極に供給してい
る。Ｖｒｅｆ回路９は、ＤＣ／ＤＣコンバータ７から供
給される電源電圧に基づいてリファレンス電圧（アナロ
グ信号）を生成し、これを正ＤＡＣ１１及び負ＤＡＣ１
２に供給している。また、液晶パネル１００と液晶駆動
回路１０との間は、図示しないＦＰＣにより電気的に接
続されている。
（例えばＰＣのプロセッサ）からデジタル映像信号と制
御信号が供給されている。このうち、デジタル映像信号
と制御信号はＩ／Ｆコネクタ６を経由し、ＬＶＤＳ回路
４を通ってコントローラ２に入力される。コントローラ
２は、入力したデジタル映像信号を内部のラインメモリ
に一時的に記憶し、データの出力形態に合わせてデータ
変換を行い、制御信号とともに正ＤＡＣ１１、負ＤＡＣ
１２及び昇圧回路３に出力する。昇圧回路３は、コント
ローラ２から送られてきた制御信号（ここでは３．３Ｖ
ｐ−ｐ）を昇圧（１０Ｖｐ−ｐ）し、液晶パネル１００
に供給している。ＤＣ／ＤＣコンバータ７は、Ｉ／Ｆコ
ネクタ６から入力した電源電圧に基づいて液晶駆動回路
１０の駆動に必要な電源電圧を生成し、各部に供給して
いる。Ｖｃｏｍ回路８は、ＤＣ／ＤＣコンバータ７から
供給される電源電圧に基づいてＶｃｏｍ電圧を生成し、
液晶パネル１００の図示しない対向電極に供給してい
る。Ｖｒｅｆ回路９は、ＤＣ／ＤＣコンバータ７から供
給される電源電圧に基づいてリファレンス電圧（アナロ
グ信号）を生成し、これを正ＤＡＣ１１及び負ＤＡＣ１
２に供給している。また、液晶パネル１００と液晶駆動
回路１０との間は、図示しないＦＰＣにより電気的に接
続されている。
【００１３】上記のように構成された液晶駆動回路１０
において、正ＤＡＣ１１及び負ＤＡＣ１２の最大出力数
をそれぞれ４８出力とすると、ここでは合計９６出力を
使って、８画素分（ＲＧＢの３出力で１画素）×４分割
分の映像信号を１回に出力している。例えば、液晶パネ
ル１００がＸＧＡサイズ（１０２４×７６８画素）の場
合、２つのＤＡＣは走査線１本当たり３２回出力を繰り
返すことになる。この動作を走査線７６８本分行うこと
により、１画面分の映像信号が画素部１０１に書き込ま
れることになる。
において、正ＤＡＣ１１及び負ＤＡＣ１２の最大出力数
をそれぞれ４８出力とすると、ここでは合計９６出力を
使って、８画素分（ＲＧＢの３出力で１画素）×４分割
分の映像信号を１回に出力している。例えば、液晶パネ
ル１００がＸＧＡサイズ（１０２４×７６８画素）の場
合、２つのＤＡＣは走査線１本当たり３２回出力を繰り
返すことになる。この動作を走査線７６８本分行うこと
により、１画面分の映像信号が画素部１０１に書き込ま
れることになる。
【００１４】図１は、正ＤＡＣ１１及び負ＤＡＣ１２の
回路構成を示すブロック図である。この実施形態のＤＡ
Ｃは、デジタル／アナログコンバータ回路１１１、シフ
トレジスタ回路１１２、出力バッファ回路１１３、及び
オフセット電圧設定回路１１４から構成されている。
回路構成を示すブロック図である。この実施形態のＤＡ
Ｃは、デジタル／アナログコンバータ回路１１１、シフ
トレジスタ回路１１２、出力バッファ回路１１３、及び
オフセット電圧設定回路１１４から構成されている。
【００１５】デジタル／アナログコンバータ回路１１１
には、Ｖｒｅｆ回路９（図２）で生成されたリファレン
ス電圧が入力される。この例では、正ＤＡＣ１１には９
Ｖから５．５Ｖまでの間で抵抗分圧された電圧が入力さ
れ、負ＤＡＣ１２には４．５Ｖから１Ｖまでの間で抵抗
分圧された電圧が入力される。またデジタル／アナログ
コンバータ回路１１１には、コントローラ２（図２）か
らＲＧＢのデジタル映像信号が入力されており、このデ
ジタル映像信号に対応したアナログ映像信号をリファレ
ンス電圧から生成している。ここで生成されたアナログ
映像信号はシフトレジスタ回路１１２へ送られる。シフ
トレジスタ回路１１２では、コントローラ２から送られ
てくる制御信号に含まれるクロック信号とスタート信号
のタイミングに従ってアナログ映像信号を出力バッファ
回路１１３へ送り出している。出力バッファ回路１１３
では、アナログ映像信号を画素部１０１（図２）の図示
しない信号線へのサンプリングに必要な電圧まで増幅し
て液晶パネル１００のＸ−ドライバ１０３（図２）に送
り出している。
には、Ｖｒｅｆ回路９（図２）で生成されたリファレン
ス電圧が入力される。この例では、正ＤＡＣ１１には９
Ｖから５．５Ｖまでの間で抵抗分圧された電圧が入力さ
れ、負ＤＡＣ１２には４．５Ｖから１Ｖまでの間で抵抗
分圧された電圧が入力される。またデジタル／アナログ
コンバータ回路１１１には、コントローラ２（図２）か
らＲＧＢのデジタル映像信号が入力されており、このデ
ジタル映像信号に対応したアナログ映像信号をリファレ
ンス電圧から生成している。ここで生成されたアナログ
映像信号はシフトレジスタ回路１１２へ送られる。シフ
トレジスタ回路１１２では、コントローラ２から送られ
てくる制御信号に含まれるクロック信号とスタート信号
のタイミングに従ってアナログ映像信号を出力バッファ
回路１１３へ送り出している。出力バッファ回路１１３
では、アナログ映像信号を画素部１０１（図２）の図示
しない信号線へのサンプリングに必要な電圧まで増幅し
て液晶パネル１００のＸ−ドライバ１０３（図２）に送
り出している。
【００１６】このとき、出力バッファ回路１１３の出力
電圧には、オフセット電圧設定回路１１４で設定された
オフセット電圧（調整用電圧）が付加される。オフセッ
ト電圧設定回路１１４には、オフセット電圧の値を設定
するためのオフセット調整信号が外部から入力されてお
り、この入力で設定されたオフセット電圧が出力バッフ
ァ回路１１３の出力電圧に付加される。例えば、オフセ
ット調整信号として３ビットが割り当てられているとす
ると、図３に示すように８段階のオフセット電圧を設定
することができる。ここで、図５のような出力電圧偏差
をもつＤＡＣについて、−２ｍＶのオフセット電圧を設
定すると、図４に示すように出力電圧偏差が−２ｍＶ分
だけ下がり、出力電圧偏差をセル許容電圧（＋）〜
（−）の範囲に収めることができる。
電圧には、オフセット電圧設定回路１１４で設定された
オフセット電圧（調整用電圧）が付加される。オフセッ
ト電圧設定回路１１４には、オフセット電圧の値を設定
するためのオフセット調整信号が外部から入力されてお
り、この入力で設定されたオフセット電圧が出力バッフ
ァ回路１１３の出力電圧に付加される。例えば、オフセ
ット調整信号として３ビットが割り当てられているとす
ると、図３に示すように８段階のオフセット電圧を設定
することができる。ここで、図５のような出力電圧偏差
をもつＤＡＣについて、−２ｍＶのオフセット電圧を設
定すると、図４に示すように出力電圧偏差が−２ｍＶ分
だけ下がり、出力電圧偏差をセル許容電圧（＋）〜
（−）の範囲に収めることができる。
【００１７】この実施形態のＤＡＣ（１１、１２）で
は、外部から適切なオフセット電圧を入力するだけで、
ＤＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の
範囲に収めることができるため、従来のようにＤＡＣを
選別して付け替えることなしに、縦すじムラによる出画
不良を解消することができる。具体的には、液晶パネル
１００と液晶駆動回路１０を電気的に接続し、液晶パネ
ル１００で中間調のラスター画面（灰色のみ）を出画し
て縦すじを検出しやすくし、ＤＡＣのオフセット調整電
圧を使ってＤＡＣ出力電圧をオフセットさせ、縦すじが
出ないようにする。正ＤＡＣを調整するときには、中間
調のラスター画面を出画させたとき、黒色の縦すじが検
出されるので、黒色の縦すじが消滅するように調整す
る。負ＤＡＣを調整するときには、中間調のラスター画
面（灰色）を出画させたとき、白色の縦すじが検出され
るので、白色の縦すじが消滅するように調整する。した
がって、液晶表示装置の製造過程における歩留まりや生
産性を向上させることができる。
は、外部から適切なオフセット電圧を入力するだけで、
ＤＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の
範囲に収めることができるため、従来のようにＤＡＣを
選別して付け替えることなしに、縦すじムラによる出画
不良を解消することができる。具体的には、液晶パネル
１００と液晶駆動回路１０を電気的に接続し、液晶パネ
ル１００で中間調のラスター画面（灰色のみ）を出画し
て縦すじを検出しやすくし、ＤＡＣのオフセット調整電
圧を使ってＤＡＣ出力電圧をオフセットさせ、縦すじが
出ないようにする。正ＤＡＣを調整するときには、中間
調のラスター画面を出画させたとき、黒色の縦すじが検
出されるので、黒色の縦すじが消滅するように調整す
る。負ＤＡＣを調整するときには、中間調のラスター画
面（灰色）を出画させたとき、白色の縦すじが検出され
るので、白色の縦すじが消滅するように調整する。した
がって、液晶表示装置の製造過程における歩留まりや生
産性を向上させることができる。
【００１８】
【発明の効果】この発明に係わるＤ／Ａ変換回路によれ
ば、外部からオフセット電圧を入力することにより、Ｄ
ＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の範
囲に収めることができるため、ＤＡＣの付け替えを行う
ことなしに縦すじムラによる出画不良を解消して、歩留
まりや生産性を向上させることができる。
ば、外部からオフセット電圧を入力することにより、Ｄ
ＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の範
囲に収めることができるため、ＤＡＣの付け替えを行う
ことなしに縦すじムラによる出画不良を解消して、歩留
まりや生産性を向上させることができる。
【図１】本発明の正ＤＡＣ及び負ＤＡＣの回路構成を示
すブロック図。
すブロック図。
【図２】実施形態に係わるＤ／Ａ変換回路を備えた液晶
駆動回路と液晶パネルの構成をを示すブロック図。
駆動回路と液晶パネルの構成をを示すブロック図。
【図３】オフセット調整信号とオフセット電圧の相関関
係図。
係図。
【図４】オフセット調整後のＤＡＣ出力電圧偏差とセル
許容電圧の相関図。
許容電圧の相関図。
【図５】オフセット調整前のＤＡＣ出力電圧偏差とセル
許容電圧の相関図。
許容電圧の相関図。
１…ＤＡＣ、２…コントローラ、３…昇圧回路、４…Ｌ
ＶＤＳ回路、５…クロック監視／リセット回路、６…Ｉ
／Ｆコネクタ、７…ＤＣ／ＤＣコンバータ、８…Ｖｃｏ
ｍ回路、９…Ｖｒｅｆ回路、１０…液晶駆動回路、１０
０…液晶パネル、１０１…画素部、１０２…Ｙ−ドライ
バ、１０３…Ｘ−ドライバ
ＶＤＳ回路、５…クロック監視／リセット回路、６…Ｉ
／Ｆコネクタ、７…ＤＣ／ＤＣコンバータ、８…Ｖｃｏ
ｍ回路、９…Ｖｒｅｆ回路、１０…液晶駆動回路、１０
０…液晶パネル、１０１…画素部、１０２…Ｙ−ドライ
バ、１０３…Ｘ−ドライバ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA31 NA43 NC02 NC24 NC25 NC26 NC29 ND12 NE07 5C006 AF46 AF52 AF82 AF84 BB11 BC12 BC13 BF46 EB04 FA18 FA26 5C080 AA10 BB05 DD05 DD30 EE28 FF07 JJ02 JJ05 5J022 AB01 BA03 CB01 CE01 CE09
Claims (2)
- 【請求項１】 少なくとも、デジタル映像信号、制御信
号及びリファレンス電圧を入力とし、前記制御信号とリ
ファレンス電圧に基づいて前記デジタル映像信号をアナ
ログ映像信号に変換するＤ／Ａ変換回路において、 変換された前記アナログ映像信号の出力電圧に調整用電
圧を付加する電圧付加回路を備えたことを特徴とするＤ
／Ａ変換回路。 - 【請求項２】 前記調整用電圧は、外部入力に応じて設
定されることを特徴とする請求項１記載のＤ／Ａ変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007604A JP2002217734A (ja) | 2001-01-16 | 2001-01-16 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007604A JP2002217734A (ja) | 2001-01-16 | 2001-01-16 | Ｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217734A true JP2002217734A (ja) | 2002-08-02 |
Family
ID=18875331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007604A Pending JP2002217734A (ja) | 2001-01-16 | 2001-01-16 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217734A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134706A1 (ja) * | 2005-06-15 | 2006-12-21 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置 |
| WO2007032285A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| CN100424553C (zh) * | 2005-10-14 | 2008-10-08 | 乐金显示有限公司 | 液晶显示器件的驱动装置及驱动方法 |
| CN100456351C (zh) * | 2005-03-07 | 2009-01-28 | 乐金显示有限公司 | 用于驱动液晶显示设备的装置和方法 |
-
2001
- 2001-01-16 JP JP2001007604A patent/JP2002217734A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456351C (zh) * | 2005-03-07 | 2009-01-28 | 乐金显示有限公司 | 用于驱动液晶显示设备的装置和方法 |
| WO2006134706A1 (ja) * | 2005-06-15 | 2006-12-21 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置 |
| WO2007032285A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8159442B2 (en) | 2005-09-16 | 2012-04-17 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| CN100424553C (zh) * | 2005-10-14 | 2008-10-08 | 乐金显示有限公司 | 液晶显示器件的驱动装置及驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
| EP3040978B1 (en) | Display device | |
| KR101209043B1 (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
| KR101503064B1 (ko) | 액정표시장치와 그 구동방법 | |
| WO2012102229A1 (ja) | 表示装置およびその駆動方法 | |
| JP5713871B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH11175028A (ja) | 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法 | |
| US20080309590A1 (en) | Liquid crystal display device and method for driving the same | |
| US20030202000A1 (en) | Display device and driving circuit for displaying | |
| WO2014010313A1 (ja) | 表示装置および表示方法 | |
| JP2006171761A (ja) | 表示装置及びその駆動方法 | |
| US20120050245A1 (en) | Charge sharing system and method of lcos display | |
| KR20150081104A (ko) | 구동 전압 생성 장치, 이를 포함하는 표시 장치 및 구동 전압 생성 방법 | |
| KR101189217B1 (ko) | 액정 표시 장치 | |
| KR20150033156A (ko) | 표시 장치 및 그 구동 방법 | |
| JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| KR102135635B1 (ko) | 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 | |
| JP2002217734A (ja) | Ｄ／ａ変換回路 | |
| US7791580B2 (en) | Circuits and methods for generating a common voltage | |
| KR20080097668A (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
| KR100964566B1 (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
| KR101671172B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR101469041B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR20140037413A (ko) | 표시 장치의 구동 장치 | |
| JP2007206621A (ja) | 表示駆動装置及びそれを備える表示装置 |