KR20060079044A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20060079044A
KR20060079044A KR1020040118612A KR20040118612A KR20060079044A KR 20060079044 A KR20060079044 A KR 20060079044A KR 1020040118612 A KR1020040118612 A KR 1020040118612A KR 20040118612 A KR20040118612 A KR 20040118612A KR 20060079044 A KR20060079044 A KR 20060079044A
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
analog
data
signal
Prior art date
Application number
KR1020040118612A
Other languages
English (en)
Inventor
김상규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118612A priority Critical patent/KR20060079044A/ko
Publication of KR20060079044A publication Critical patent/KR20060079044A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명은 효율적인 회로 구성이 가능한 구동장치를 구비한 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 다수의 액정셀과 상기 액정셀을 구동하기 위한 다수의 전극이 형성된 액정패널과; 다수의 출력단자를 통해 데이터 제어신호와, 상기 액정셀을 구동하기 위해 논리값에 상응하는 전압을 가지는 다수의 비트(bit)로 이루어진 디지털 데이터를 공급하는 타이밍 제어부와; 상기 디지털 데이터를 아날로그 화소전압으로 변환하기 위해, 상기 비트들 각각을 상기 전압에 의해 크기가 다른 비트별 전류로 변환하는 다수의 분압저항과, 상기 비트별 전류의 합에 의해 상기 아날로그 화소전압의 크기를 결정하는 기준저항을 가지는 디지털 아날로그 컨버터와; 상기 데이터 제어신호에 의해 상기 아날로그 화소전압을 증폭하고, 상기 화소전압을 한 수평주기마다 반전하여 상기 전극에 공급하는 아날로그 디코더를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
도 1은 종래의 액정표시장치를 나타낸 도면이다.
도 2a는 게이트 드라이버와 게이트 라인들을 개략적으로 나타낸 도면.
도 2b는 데이터 드라이버와 데이터 라인들을 개략적으로 나타낸 도면.
도 3은 종래의 데이터 드라이버를 나타낸 도면.
도 4는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 5는 DAC의 저항회로중 하나의 예를 나타낸 도면.
도 6은 도 4의 DAC 저항회로 중 8비트 디지털 비디오 데이터를 변환하는 저황회로 중 하나를 나타낸 도면.
도 7은 도 4의 아날로그 데이터 드라이버를 보다 자세하게 나타낸 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
1, 21 : 액정패널 2, 22 : 액정셀
3 : 데이터 드라이버 4, 23 : 게이트 드라이버
5, 26 : 타이밍 제어부 6, 29 : 시스템 인터페이스
7, 30 : LCM 8, 24 : 전원공급부
9 : 게이트 집적회로 10 : 데이터 집적회로
11, 50 : 신호제어부 12, 51 : 쉬프트 레지스터
13, 52 : 래치부 14, 25 : DAC
15 : P 디코딩 16 : N 디코딩
17 : MUX 18, 53 : 출력버퍼
19 : 감마전압 31, 41 : 입력단
32, 42 : 분압저항 34, 44 : 출력단
25 : 아날로그 데이터 드라이버 27 : 아날로그 디코더
본발명은 액정표시장치에 관한 것으로 특히, 효율적인 회로 구성이 가능한 구동장치를 구비한 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.
도 1은 종래의 액정표시장치를 나타낸 도면이다.
이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열된 액정패널(1)과, 액정패널(1)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4), 액정패널(1)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 위한 데이터 드라이버(3), 게이트 드라이버(4)와 데이터 드라이버(3)를 제어하기 위한 타이밍제어부(5), LCM(Liquid Crystal Module) 구동 시스템(7)으로 부터의 디스플레이 관련 데이터를 타이밍 제어부(5)에 공급하는 시스템 인터페이스 부(6) 및 전원 발생부(8)를 구비한다.
전원 발생부(8)는 고전위 전원전압(VDD), 저전위 전원전압인 기저전압(VSS), 공통전압(VCOM), 게이트하이전압(Vgh), 게이트로우전압(Vgl)을 포함하는 액정표시패널(1)의 구동에 필요한 구동전압을 발생한다. 공통전압(VCOM)은 액정셀의 화소전극과 대향하는 공통전극에 공급되는 전압이다. 게이트하이전압(Vgh)은 액정표시패널(1) 상에 형성되는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)의 문턱전압 이상으로 설정된 스캔신호의 하이논리전압이다. 게이트로우전압(Vgl)은 TFT의 문턱전압 이하로 설정된 오프전압으로 스캔신호(SP)의 로우논리전압이다.
시스템 인터페이스부(System Interface)(6)는 LCM 구동 시스템으로 부터 입력되는 디스플레이 데이터(Display Data) 관련신호를 타이밍 제어부(5)로 공급한다. 이 시스템 인터페이스부(6)는 LVDS(Low Voltage Differential Signals) 신호를 이용하는 경우 수신부(Reciever) 및 EMI(Electrimagnetic Interference) 필터를 구비하며, TTL/CMOS를 이용하는 경우 EMI 필터만으로 구성된다.
타이밍 제어부(5)는 시스템 인터페이스부로부터 공급되는 동기신호(Vsync, Hsync)를 이용하여 게이트 제어신호들(GSP, GSC, COE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)은 게이트 드라이버(4) 및 데이터 드라이버(3)로 공급하여, 게이트 드라이버(4) 및 데이터 드라이버(3)를 제어하게 된다. 아울러, 타이밍 제어부(5)는 적색(R), 녹색(G) 및 청색(B)의 화소 데이터(VD)를 정렬하여 데이터 드라이버(3)로 공급한다.
게이트 드라이버(4)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨 다. 이를 위해, 게이트 드라이버(4)는 도 2a와 같이 다수의 게이트 집적회로(Integrated Circuit : 이하 "IC"라 함)(9)를 구비한다. 게이트 IC들(9)은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(5)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 IC들(9)은 타이밍 제어부(5)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이전압(Vgh)을 공급한다.
구체적으로, 게이트 드라이버(4)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(4)는 쉬프트펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(Gbh)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 IC들(9) 중 어느 하나는 쉬프트 펄스에 대응되어 해당 게이트 라인(GL)에 게이트 하이 전압(Vgh)을 공급한다. 이 경우, 게이트 IC들(9)은 게이트 라인들(GL1 내지 GLn)에 게이트 하이전압(Vgh)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(Vgl)을 공급한다.
데이터 드라이버(3)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(3)는 도 2b와 같이 다수의 데이터 IC들(10)을 구비한다. 데이터 IC들(10)은 타이밍 제어부(5)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이때, 데이터 IC들(10)은 타이밍 제어부(5)로부터의 화소 데이터(VD)를 감마전압 발생부(도시되지 않음)로부터의 감 마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.
구체적으로, 데이터 IC들(10)은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 IC들(10)은 샘플링 신호에 응답하여 화소 데이터(VD)를 일정 단위씩 순차적으로 래치한다. 이후, 래치된 1라인분의 화소 데이터(VD)를 아날로그 화소 신호로 변환하여 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터IC들(10)은 화소 데이터(VD)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.
이를 위하여, 데이터 IC들(10) 각각은 도 3에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(12), 샘플링 신호에 응답하여 화소 데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(13), 래치부(13)로부터의 화소 데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, "DAC부"라 함)(14), DAC(14)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(18)를 구비한다. 또한, 데이터 IC(10)는 타이밍 제어부(5)로부터 공급되는 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)를 중계하는 신호 제어부(11) 및 DAC부(14)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(19)를 추가로 구비한다.
신호제어부(11)는 타이밍 제어부(5)로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터(VD)가 해당 구성요소들로 출력되도록 제어한다.
감마전압부(19)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다 수의 감마 기준전압을 그레이별로 세분화하여 출력한다.
쉬프트 레지스터부(12)에 포함된 쉬프트 레지스터들은 신호제어부(11)로부터 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트 시켜 샘플링 신호로 출력한다.
래치부(13)는 쉬프트 레지스터부(12)로부터의 샘플링 신호에 응답하여 신호제어부(11)로부터의 화소 데이터(VD)를 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(13)는 i(i는 자연수)개의 화소 데이터(VD)를 래치하기 위해 i개의 래치들로 구성되고, 래치들 각각은 화소 데이터(VD)의 비트수에 대응하는 크기를 갖는다. 특히, 타이밍 제어부(5)는 전송주파수를 줄이기 위하여 화소 데이터(VD)를 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서, 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd) 각각은 적(R), 녹(G), 청(B) 화소 데이터를 포함한다. 이에 따라 래치부(13)는 샘플링신호마다 신호 제어부(11)를 경유하여 공급되는 이븐 화소 데이터(VDeven)와 오드 화소 데이터(VDodd)를 동시에 래치하게 된다. 이어서, 래치부(13)는 신호 제어부(11)로부터의 소스 출력 인에이블 신호(SOE)에 응답하여 래치된 i개의 화소 데이터들(VD)을 동시에 출력한다. 이 경우, 래치부(36)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트 수가 줄어들게끔 변조된 화소 데이터(Vd)들을 복권시켜 출력하게 된다. 이는 타이밍 제어부(5)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트 수가 기준치를 넘어서는 화소 데이터(VD)들은 트랜지션 비트 수가 줄어들게 끔 변조하여 공급하기 때문이다.
DAC부(14)는 래치부(13)로부터의 화소 데이터(Vd)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(14)는 래치부(13)에 공통 접속된 P(Positive) 디코딩부(15) 및 N(Negative) 디코딩부(16)와, P 디코딩부(15) 및 N 디코딩부(16)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 17)를 구비한다.
P 디코딩부(15)에 포함되는 n개의 P 디코더들은 래치부(13)로부터 동시에 입력되는 n개의 화소 데이터들을 감마전압부(19)로부터의 정극성 감마전압들을 이용하여 정극성 화소 전압신호로 변환하게 된다. N 디코딩부(16)에 포함되는 i개의 N 디코더들은 래치부(13)로부터 동시에 입력되는 i개의 화소 데이터들을 감마전압부(19)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환하게 된다.
출력버퍼부(18)에 포함되는 i개의 출력버퍼들은 i개의 데이터라인들(D1 내지 Di)들에 직렬로 각각 접속되어진 전압추종기(Voltage Follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(14)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DLi)에 공급하게 된다.
액정패널(1)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 접속된 액정셀(2)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(Vgh)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터 의 화소신호를 액정셀(2)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(Vgl)이 공급되는 경우, 턴-오프 되어 액정셀(2)에 충전된 화소 신호가 유지되게 한다.
액정셀(2)은 등가적으로 액정 용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(2)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(2)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로서 계조를 구현하게 된다.
이와 같은 종래의 액정표시장치는 액정패널(2)의 해상도에 따라 데이터 드라이버(3)가 구비하는 데이터IC(10)의 출력 채널이 달라지게 된다. 특히, 고해상도를 구현하는 경우, 이 데이터 IC(10)의 수가 증가하게 된다. 데이터 IC(10)의 증가는 액정표시장치의 가격 상승 문제를 가져오게 된다.
아울러, 이 데이터 IC들(10)은 하나의 데이터 IC(10)에 할당된 채널 수가 고정되어 있다. 상세히 설명하면, 액정패널(1)의 해상도가 XGA(eXtend Graphics Array)급(1024×3)인 액정표시장치는 3072개의 데이터라인(DL) 수를 가지므로 768개의 출력채널을 갖는 4개의 데이터 IC(10)가 필요하게 된다. 또한, 액정패널(1)의 해상도가 SXGA+(Super eXtended Graphics Adapter+)급(1400×3)인 액정표시장치는 4200개의 데이터라인(DL) 수를 가지므로 702개의 출력채널을 갖는 6개의 데이터 IC(10)가 필요하게 된다. 이때, 남는 12개의 출력채널은 더미라인으로 처리된다. 또한 액정패널(1)의 해상도가 WXGA(Wide aspect eXtended Graphics Array)급(1280×3)인 액정표시장치는 3840개의 데이터라인(DL) 수를 가지므로 642개의 출력채널을 갖는 6개의 데이터 IC(10)가 필요하게 된다. 이때, 남는 12개의 출력채널은 더미 라인으로 처리된다. 즉, 해상도별로 서로 다른 출력채널을 가는 서로 다른 수의 데이터 IC(10)들을 사용해야 하는 문제점이 있다. 이 또한, 데이터 IC(10) 수의 증가에 따른 비용 상승, 서로 다른 출력 채널 수를 갖는 데이터 IC(10) 사용으로 인한 제조상의 어려움 및 더미 채널의 발생으로 인한 낭비 문제가 발생한다. 또한, DAC부(14) 사용으로 인해 데이터 드라이버(3)의 회로 구성이 복잡해지는 문제점이 있다. 때문에, 제조, 비용 및 구동면에서 효율적인 회로 구성이 가능한 액정표시장치의 구동장치가 요구되고 있다.
따라서, 본 발명의 목적은 효율적인 회로 구성이 가능한 구동장치를 구비한 액정표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 다수의 액정셀과 상기 액정셀을 구동하기 위한 다수의 전극이 형성된 액정패널과; 다수의 출력단자를 통해 데이터 제어신호와, 상기 액정셀을 구동하기 위해 논리값에 상응하는 전압을 가지는 다수의 비트(bit)로 이루어진 디지털 데이터를 공급하는 타이밍 제어부와; 상기 디지털 데이터를 아날로그 화소전압으로 변환하기 위해, 상기 비트들 각각을 상기 전압에 의해 크기가 다른 비트별 전류로 변환하는 다수의 분압저항과, 상기 비트별 전류의 합에 의해 상기 아날로그 화소전압의 크기를 결정하는 기준저항을 가지는 디지털 아날로그 컨버터와; 상기 데이터 제어신호에 의해 상기 아날로그 화소전압을 증폭하고, 상기 화소전압을 한 수평주기마다 반전하여 상기 전극에 공급하는 아날로그 디코더를 구비한다.
상기 분압저항은 상기 기준 저항의 저항값을 기준으로 다른 저항 값을 갖는 다수의 저항을 구비한다.
상기 다수의 저항은 상기 다수의 출력단자들과, 상기 기준저항의 일단에 병렬로 접속된다.
상기 기준저항의 타단은 기저전압원에 접속된다.
상기 저항회로와 상기 기준저항은 한 수평라인에 형성되는 상기 액정셀의 수에 대응하도록 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 액정표시장치를 나타낸 도면이다.
도 4를 참조하면, 액정패널(21), 게이트 드라이버(23), 전원 공급부(24), 아날로그 데이터 드라이버(25), 타이밍 제어부(26), 아날로그 디코더(27), 시스템 인터페이스(29), LCM 구동 시스템(30) 및 디지털 아날로그 컨버터(28)를 구비한다.
디지털 아날로그 컨버터(Digital Analog Converter : 이하 "DAC"라 함, 28)는 시스템 인터페이스(29)로부터의 디지털 비디오 데이터(RGB)를 아날로그 화소전압(ARGB)으로 변환한다. 이를 위해, DAC(28)는 다수의 분압저항과 기준저항을 가지는 저항회로들을 구비한다. 저항회로는 분압저항과 기준저항에 의해 디지털 비디오 데이터(RGB)를 적(R), 녹(G) 및 청(B) 각각의 아날로그 화소전압(AR, AG, AB)으로 변환한다. 이 저항회로는 각각의 색 데이터(R, G, B) 별로 구성된다. 또한, 이 저항회로는 액정패널의 한 수평라인에 형성되는 액정셀의 수에 상응하는 수가 형성되어 각각의 액정셀에 입력되는 아날로그 화소전압을 직접변환하는 것이 가능하다.
액정패널(21)은 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor : TFT), 박막 트랜지스터(TFT)와 접속된 액정셀(22)을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(Vgh)이 공급되는 경우, 턴-온 되어 데이터라인(DL)으로부터의 화소신호를 액정셀(22)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(Vgl)이 공급되는 경우, 턴-오프 되어 액정셀(22)에 충전된 아날로그 화소전압이 유지되게 한다.
액정셀(22)은 등가적으로 액정 용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(22)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(22)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방 성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로서 계조를 구현하게 된다.
게이터 드라이버(23)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(24)는 다수의 게이트 집적회로(IC)를 구비한다. 게이트 집적회로는 자신에게 접속된 게이트 라인들(GL1 내지 GLn)을 타이밍 제어부(26)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 집적회로들은 타이밍 제어부(26)로부터 공급되는 게이트 제어신호(GDC)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트하이 전압(Vgh)을 공급한다.
전원 공급부(24)는 고전위 전원전압(VDD), 저전위 전원전압인 기저전압(VSS), 공통전압(Vcom), 게이트 하이전압(Vgh) 및 게이트 로우전압(Vgl)을 포함하는 액정표시패널(21)의 구동에 필요한 각종 구동전압을 발생한다. 게이트 하이전압(Vgh)은 액정패널(21) 상에 형성되는 박막 트랜지스터(TFT)의 문턱전압 이상으로 설정된 스캔신호의 하이 논리전압이다. 게이트 로우전압(Vgl)은 박막 트랜지스터의 문턱전압 이하로 설정된 오프전압으로 스캔신호의 로우 논리전압이다.
아날로그 데이터 드라이버(25)는 아날로그 디코더(27)로부터 증폭 및 반전되어 입력되는 아날로그 화소전압(ARGB)을 액정패널(21)의 데이터라인들(DL1 내지 DLm)을 통해 액정셀(22)에 분배한다. 이를 위해, 아날로그 데이터 드라이버(25)는 신호제어부, 쉬프트 레지스터부(또는 샘플링부) 및 래치부(또는 홀더)와 출력 버퍼부를 구비한다.
타이밍 제어부(26)는 시스템 인터페이스(29)로부터 공급되는 동기신호(Sync) 를 이용하여 게이트 제어신호(Gate Drive Control Signal : GDC) 및 데이터 제어신호(Data Drive Control Signal : DDC)를 발생한다. 또한 타이밍 제어부(26)는 게이트 제어신호(GDC)와 데이터 데어신호(DDC)를 각각 게이트 드라이버(23)와 아날로그 데이터 드라이버(25)에 공급한다. 아울러 타이밍 제어부(26)는 동기신호를 증폭 및 인버전 구동을 위한 아날로그 디코더(27)에 공급한다.
아날로그 디코더(27)는 DAC(28)로부터의 아날로그 화소전압(ARGB)을 액정패널(21)의 구동이 가능한 전압레벨로 증폭시키며, 타이밍 제어부(26)로부터의 동기신호(Sync)를 이용하여 인버젼 구동을 위해 아날로그 화소전압(ARGB)의 극성을 한 수평 주기(1H)마다 반전시켜 출력한다.
시스템 인터페이스(System Interface, 29)는 LCM 구동 시스템으로부터 입력되는 디스플레이 데이터(Display Data) 즉, 디지털 비디오 데이터(RGB)를 DAC(28)에 공급하며, 디스플레이 데이터와 관련된 동기신호(Sync)를 포함하는 동작신호를 타이밍 제어부(26)에 공급한다. 이 시스템 인터페이스(29)는 LVDS(Low Voltage Differential Signals) 신호를 이용하는 경우 수신부(Reciever) 및 EMI(Electromagnetic Interference) 필터를 구비하며, TTL/CMOS를 이용하는 경우 EMI 필터만으로 구성이 가능하다.
도 5는 DAC의 저항회로중 하나의 예를 나타낸 도면으로, 6비트의 적색(R) 디지털 비디오 데이터를 적색(R) 아날로그 화소전압(AR)로 변환하는 저항회로를 나타낸 도면이다.
도 5를 참조하면, DAC(23)내부의 저항회로들 각각은 입력단(31), 분압 저항 부(R0 내지 R6, 32), 기준저항(Rf) 및 출력단(34)을 구비한다.
입력단(31)은 제 1 내지 제 6 입력단으로 구분되며, 제 1 내지 제 6 입력단(31)과 출력단(34)의 사이에는 제 1 내지 제 6 분압저항(R0 내지 R5)이 접속된다. 또한, 출력단(34), 제 1 내지 제 6 분압저항(R0 내지 R5) 및 기저전압원(GND)의 사이에는 분압 저항들(R0 내지 R5)의 기준값을 제공하는 기준저항(Rf)이 접속된다.
분압저항부(32)는 적(R), 녹(G) 및 청(B)의 각 6비트 디지털 비디오 데이터(RGB)를 미리 정해진 저항값에 의해 제 1 내지 제 6 전류(I0 내지 I5)를 생성한다. 제 1 내지 제 6 전류(I0 내지 I5)는 제 1 노드(N1)에서 합산되고, 합산된 전류(It)와 기준저항에 의해 출력단(34)으로 출력되는 아날로그 화소전압(AR, AG, AB)의 전압크기를 결정된다.
표 1은 6비트 디지털 비디오 데이터와 변환된 아날로그 화소전압(AR)의 예를 나타낸 표이고, 표 2는 표 1의 아날로그 화소 전압(AR)을 생성하기 위한 저항값의 설정예를 나타낸 표로 디지털 비디오 데이터의 하이 논리값이 3.3V라고 가정했을 경우의 계산값을 나타낸 것이다.
[표 1]
Figure 112005500163936-PAT00018
[표 2]
Figure 112005500163936-PAT00019
표 1 및 표 2를 참조하면, 타이밍 제어부(25)로부터 입력되는 6비트 데이터는 000000 내지 111111 까지 64 단계의 표현이 가능하다. 예를 들어, 000111의 화소 데이터가 입력되면 제 1 저항 내지 제 3 저항에 전압이 인가되므로 제 1 저항의 아날로그 전압 0.011V, 제 2 저항의 아날로그 전압 0.022V 및 제 3 저항의 아날로그 전압 0.044V의 합이 출력단(34)을 통해 출력된다. 즉, 출력단(34)에 공급되는 전압은 0.077V가 된다. 상세히 말하면, LSB에 하이논리값('1') 신호가 입력되면 제 1 저항(R0)에 의 제 1 전류(I0)가 생성된다. 마찬가지로 다른 두 비트 '1'의 신호가 입력되면 제 2 저항(R1) 및 제 3 저항(R2)에 의해 제 2 및 제 3 전류(I1, I2)가 생성된다. 이 제 1 내지 제 3 전류(I0 내지 I3)는 제 1 노드(N1)에서 합산되어 합산된 전류(It)가 된다. 합산된 전류(It)는 기준저항(Rf)을 통해 기저전압(GND)으로 흐르게 된다. 이 합산전류(It)와 기준저항(Rf)의 저항값을 곱한 값이 출력단(34)으로 출력되는 아날로그 화소전압(AR, AG, AB)이 된다.
이를 수학식을 이용하여 설명하면 다음과 같다. 제 1 내지 제 6 전류(I0 내지 I5)는 제 1 저항(R0) 내지 제 6 저항(R5)에 전압이 인가되었을 경우, 각각의 저항(R0 내지 R5)에 흐르는 전류이며, 합산전류(It)는 제 1 내지 제 6 전류(I0 내지 I5)가 합산된 총 전류이다.
[수학식 1]
Figure 112005500163936-PAT00020
여기서, 제 1 내지 제 6 전류(I0 내지 I5)의 관계는 표 1을 참고하면 수학식 2와 같다.
[수학식 2]
Figure 112005500163936-PAT00021
[수학식 3]
Figure 112005500163936-PAT00022
여기서, 디지털 화소 데이터가 '111111'일 때의 제 1 저항(R0)의 값을 구해보면, 수학식 4 내지 6과 같다.
[수학식 4]
Figure 112005500163936-PAT00023
[수학식 5]
Figure 112005500163936-PAT00024
[수학식 6]
Figure 112005500163936-PAT00025
수학식 4 내지 6에 의해 구해진 값이 '234.00'이다.
수학식 1 내지 수학식 6에 의해 타이밍 제어부(25)로부터의 디지털 비디오 데이터(RGB)의 각 비트별 논리값이 아날로그 화소 전압으로 변환된다.
DAC(23)에서 변환된 아날로그 화소 전압은 아날로그 디코더(26)에 공급된다. 아날로그 디코더(26)는 이 아날로그 화소 전압을 증폭하며, 한 수평주기마다 화소 전압의 위상을 반전시켜 데이터 라인(DL1 내지 DLm)에 공급한다.
도 6은 8비트의 디지털 비디오 데이터를 변환하는 DAC의 저항회로 예를 나타낸 도면으로, 타이밍제어부로부터 공급되는 화소 데이터가 8비트 즉, 256계조를 구현하는 경우의 예이다.
도 6에 나타낸 저항회로는 제 7 및 제 8 입력단(41), 제 7 및 제 8 저항(R6, R7)을 구비하는 것을 제외하고 도 5에 나타낸 저항 분배 회로(27)와 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
[표 3]
Figure 112005500163936-PAT00026
표 3은 화소 데이터의 하이 논리값이 3.3V라고 가정하고 기준 저항 값을 기준으로 제 1 내지 제 8 저항(R0 내지 R7)의 비율을 계산한 결과를 나타낸 표이다.
도 7은 도 4의 아날로그 데이터 드라이버를 보다 자세하게 나타낸 도면이다.
도 7을 참조하면, 아날로그 데이터 드라이버(25)는 신호제어부(50), 쉬프트 레지스터부(51), 래치부(52) 및 출력버퍼부(53)를 구비한다.
신호제어부(50)는 타이밍 제어부(26)로부터의 제어신호(DDC)와 아날로그 화소전압(ARGB)을 중계하여 쉬프트 레지스터부(51) 및 래치부(52)에 제공한다.
쉬프트 레지스터부(51)는 신호제어부(50)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다.
래치부(52)는 쉬프트 레지스터부(51)로부터의 샘플링 신호와 신호제어부(50)로부터의 제어신호(SOE)에 따라 아날로그 화소전압(ARGB)을 충전 또는 출력한다. 이를 위해 래치부는 다수의 스위치 소자와 화소전압(ARGB)의 충전을 위한 다수의 캐패시터를 구비한다.
출력버퍼부(53)는 래치부로부터의 아날로그 화소전압(ARGB)를 완충하여 데이터 라인들(DL1 내지 DLm)을 통해 액정셀(22)에 공급한다.
상술한 바와 같이 본 발명에 따른 액정표시장치는 종래와는 달리 디지털 아날로그 컨버터를 저항 분배 회로로 대체가 가능하다. 또한, 저항 분배 회로 사용시 라인 수에 맞게 저항 분배 회로의 추가나 제거가 용이하므로 더미 채널이나 부족한 채널의 발생이 배제된다. 아울러, 고가의 디지털 아날로그 컨버터 대신 저가의 저항을 사용하므로 비용을 절감하는 것이 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 다수의 전극이 형성된 액정패널과;
    상기 액정패널을 구동하기 위해, 구동시스템으로부터의 다수의 비트를 가지는 디지털 비디오 데이터와 동기신호를 중계하는 시스템 인터페이스와;
    상기 싱크신호를 이용하여 제어신호를 발생하는 타이밍 제어부와;
    상기 디지털 비디오 데이터를 아날로그 화소전압으로 변환하기 위해 다수의 저항회로가 형성된 디지털 아날로그 컨버터와;
    상기 타이밍 제어부의 제어신호에 응답하여, 상기 아날로그 화소전압을 증폭함과 아울러, 한 수평주기마다 상기 아날로그 화소전압의 극성을 반전시키는 아날로그 디코더와;
    상기 아날로그 디코더로부터의 상기 아날로그 화소전압을 상기 다수의 전극에 제공하기 위한 아날로그 데이터 드라이버를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 저항회로는
    상기 비트들 각각의 논리값을 소정의 전류들로 변환하는 다수의 분압저항과,
    상기 전류들의 합에 의해 상기 아날로그 화소전압의 출력을 결정하기 위한 기준저항을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 디지털 비디오 데이터는 적(R), 녹(G) 및 청(B) 색 데이터를 포함하며,
    상기 시스템 인터페이스는 상기 색 데이터별 비트 수에 상응하는 출력라인을 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 분압저항은
    상기 각각의 출력라인과 상기 아날로그 화소전압이 출력되는 출력단자의 사이에 병렬로 접속되는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    기저전압을 제공하는 기저전압원을 더 구비하며,
    상기 기준저항은 상기 출력단자와 상기 기저 전압원 사이에 접속되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 아날로그 데이터 드라이버
    상기 타이밍 제어부로부터의 상기 제어신호와 상기 아날로그 화소전압을 중계하는 신호제어부와,
    상기 제어신호에 의해 샘플링 신호를 발생하는 쉬프트 레지스터와,
    상기 샘플링 신호와 상기 제어신호에 응답하여 상기 아날로그 화소전압을 충전 또는 방전하는 래치부와,
    상기 아날로그 화소전압을 상기 전극들에 제공하는 출력버퍼부를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020040118612A 2004-12-31 2004-12-31 액정표시장치 KR20060079044A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118612A KR20060079044A (ko) 2004-12-31 2004-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118612A KR20060079044A (ko) 2004-12-31 2004-12-31 액정표시장치

Publications (1)

Publication Number Publication Date
KR20060079044A true KR20060079044A (ko) 2006-07-05

Family

ID=37170846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118612A KR20060079044A (ko) 2004-12-31 2004-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR20060079044A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288840B1 (ko) * 2006-11-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치
CN114141202A (zh) * 2021-12-03 2022-03-04 湖畔光电科技（江苏）有限公司 微显示有源像素电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288840B1 (ko) * 2006-11-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치
CN114141202A (zh) * 2021-12-03 2022-03-04 湖畔光电科技（江苏）有限公司 微显示有源像素电路
CN114141202B (zh) * 2021-12-03 2024-03-15 湖畔光电科技（江苏）有限公司 微显示有源像素电路

Similar Documents

Publication Publication Date Title
US7714854B2 (en) Method and apparatus for driving liquid crystal display device
US8487859B2 (en) Data driving apparatus and method for liquid crystal display device
KR100516870B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
KR100598738B1 (ko) 액정표시장치와 그의 구동방법
JP4847702B2 (ja) 表示装置の駆動回路
JP4514695B2 (ja) 液晶表示装置の駆動装置及び駆動方法
JP4933146B2 (ja) 画像表示装置の駆動装置及び駆動方法
KR100995625B1 (ko) 액정표시장치와 그의 구동방법
KR101147121B1 (ko) 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법
JP2003084727A (ja) 表示駆動装置およびそれを用いる液晶表示装置
US20060198009A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
KR101584998B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US20060181544A1 (en) Reference voltage select circuit, reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
KR20050006363A (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
KR101958654B1 (ko) 도트 인버젼 액정표시장치
KR101388350B1 (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
KR100480176B1 (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20060079044A (ko) 액정표시장치
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101037084B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR101029399B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR20030055379A (ko) 액정표시장치 및 그의 구동방법
KR100987671B1 (ko) 액정표시장치의 구동장치 및 방법
KR20050053446A (ko) 액정표시장치의 데이터 구동장치 및 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination