KR100516870B1 - 표시 구동 장치 및 그것을 이용한 표시 장치 - Google Patents

표시 구동 장치 및 그것을 이용한 표시 장치 Download PDF

Info

Publication number
KR100516870B1
KR100516870B1 KR10-2003-0003638A KR20030003638A KR100516870B1 KR 100516870 B1 KR100516870 B1 KR 100516870B1 KR 20030003638 A KR20030003638 A KR 20030003638A KR 100516870 B1 KR100516870 B1 KR 100516870B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
input
display
output
Prior art date
Application number
KR10-2003-0003638A
Other languages
English (en)
Other versions
KR20030063206A (ko
Inventor
사까구찌노부히사
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030063206A publication Critical patent/KR20030063206A/ko
Application granted granted Critical
Publication of KR100516870B1 publication Critical patent/KR100516870B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/70—Artificial fishing banks or reefs
    • A01K61/73—Artificial fishing banks or reefs assembled of components
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/043—Artificial seaweed
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/046—Artificial reefs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Zoology (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

기준 전압 발생 회로는 계조 수만큼의 기준 전압을 발생시키고, 이 기준 전압은 해당 기준 전압의 극성과 상관없이, 셀렉터 회로에 의해 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리된다. 셀렉터 회로에 의해 분리된 기준 전압은, 고전압측의 기준 전압이 DA 변환 회로의 PchMOS 트랜지스터 구성의 변환부에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력되고, 저전압측의 기준 전압이 NchMOS 트랜지스터 구성의 변환부에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력된다. 이에 의해, 전압 변조 방식에 의한 계조 표시를 행하는 표시 장치에 있어서, 회로의 소형화, 또한 소비 전력의 저감을 실현할 수 있다.

Description

표시 구동 장치 및 그것을 이용한 표시 장치{DISPLAY DRIVING APPARATUS AND DISPLAY APPARATUS USING SAME}
본 발명은, 액정 패널 등을 구동하는 표시 구동 장치와, 그것을 포함하는 표시 장치에 관한 것으로, 특히 구동 회로의 소형화 및 구동 회로의 소비 전력 저감을 실현할 수 있는 표시 구동 장치와, 그것을 포함하는 표시 장치에 관한 것이다.
액정 표시 장치에서의 다양한 표시 방식 중, 고정밀한 표시를 행할 수 있는 방식으로서 스위칭 소자에 TFT(Thin Film Transistor)를 이용한 액티브 매트릭스 방식이 있다.
이러한 액티브 매트릭스 방식의 액정 표시 장치에서는, 게이트 드라이버로부터 출력되는 주사 신호에 의해 TFT를 1 라인씩 순차적으로 ON 상태가 되고, ON 상태의 TFT를 통해 해당 TFT의 드레인에 접속된 화소 전극에 소스 드라이버로부터 구동 전압을 인가한다. 이에 의해, 화소 전극과 대향 전극 사이의 화소 용량에 전하가 축적됨으로써 액정에서 광 투과율이 변화하여, 표시가 행해진다.
이러한 액정 표시 장치에서 계조 표시를 행하는 경우, 소스 드라이버로부터 출력되는 구동 전압을, 표시 대상의 화소의 밝기에 따른 계조 표시 전압으로서 인가하는 방법이 있다.
여기서, 상기 소스 드라이버의 구성에 대하여, 도 13을 참조하여 설명한다. 도 13에 도시한 상기 소스 드라이버(1010)에는, 입력으로서 스타트 펄스 신호 SP, 클럭 신호 CK, 디지털 표시 데이터 DR, DG, DB, 래치 신호 LS, 참조 전압 VR이 입력된다.
컨트롤러(제어 회로)로부터 전송되어 오는 각 디지털 표시 데이터 DR·DG·DB(예를 들면 각 6비트)는 일단 입력 래치 회로(1011)에서 래치된다. 또, 각 디지털 표시 데이터 DR·DG·DB는 각각 적, 녹, 청에 대응하고 있다.
한편, 디지털 표시 데이터의 전송을 제어하기 위한 스타트 펄스 신호 SP는 클럭 신호 CK에 동기를 취하고, 시프트 레지스터 회로(1012) 내를 전송하여, 시프트 레지스터 회로(1012)의 최종단으로부터 다음 단의 소스 드라이버에 스타트 펄스 신호 SP(캐스케이드 출력 신호 S)로서 출력된다.
이 시프트 레지스터 회로(1012)의 각 단으로부터의 출력 신호에 동기하여, 상기 입력 래치 회로(1011)에서 래치된 디지털 표시 데이터 DR·DG·DB는 시분할로 샘플링 메모리 회로(1013) 내에 일단 기억됨과 함께, 다음 홀드 메모리 회로(1014)에 출력된다.
화면의 수평 라인의 화소에 대응하는 디지털 표시 데이터가 샘플링 메모리 회로(1013)에 기억되면, 홀드 메모리 회로(1014)는 수평 동기 신호(래치 신호 LS)에 기초하여 샘플링 메모리 회로(1013)로부터의 출력 신호를 수신하고, 다음 레벨 시프터 회로(1015)에 출력함과 함께, 다음 수평 동기 신호가 입력될 때까지 그 표시 데이터를 유지한다.
레벨 시프터 회로(1015)는, 액정 패널에의 인가 전압 레벨을 처리하는 다음 단의 DA 변환 회로(1016)에 적합시키기 때문에, 신호 레벨을 승압 등에 의해 변환하는 회로이다.
기준 전압 발생 회로(1019)는, 액정 구동 전원으로부터 입력되는 참조 전압 VR에 기초하여, 계조 표시용의 각종 아날로그 전압을 발생시켜, DA 변환 회로(1016)에 출력한다.
DA 변환 회로(1016)는 기준 전압 발생 회로(1019)로부터 공급되는 각종 아날로그 전압으로부터 레벨 시프터 회로(1015)에서 레벨 변환된 디지털 표시 데이터에 따라 1개의 아날로그 전압을 선택한다. 이 계조 표시를 나타내는 아날로그 전압은, 출력 회로(1017)를 통해 각 액정 구동 전압 출력 단자(이하, 단순히 출력 단자라고 기재함 : 1018)로부터 액정 패널의 각 소스 신호 라인으로 출력된다.
출력 회로(1017)는 기본적으로는 저임피던스를 변환하기 위한 버퍼 회로로서, 예를 들면 차동 증폭 회로를 이용한 전압 팔로워 회로로 구성되는 것이다.
이어서, 기준 전압 발생 회로(1019) 및 DA 변환 회로(1016)에 대하여, 이들 회로 구성을 더 상세히 설명한다.
도 14는 기준 전압 발생 회로(1019)의 회로 구성예를 도시하고 있다. RGB에 대응하는 디지털 표시 데이터가 각각 예를 들면 6 비트로 구성되어 있는 경우, 기준 전압 발생 회로(1019)는 26=64가지의 계조 표시에 대응하는 64 종류의 아날로그 전압을 출력한다. 이하, 그 구체적 구성에 대하여 설명한다.
기준 전압 발생 회로(1019)는, 저항 R0∼R7이 직렬로 접속된 저항 분할 회로로 구성되어 있고, 가장 간단한 구성으로 되어 있다. 상기한 저항 발생 회로 R0∼R7 각각은 8개의 저항 소자가 직렬로 접속되어 구성되어 있다.
예를 들면, 저항 R0에 대하여 설명하면, 도 15에 도시한 바와 같이 8개의 저항 소자 R01, R02, …R08이 직렬 접속되어 저항 R0이 구성되어 있다. 또한, 다른 저항 R1∼R7에 대해서도 상기한 저항 R0과 마찬가지의 구성이다. 따라서, 기준 전압 발생 회로(1019)는 합계 64개의 저항 소자가 직렬 접속되어 구성된다.
또한, 기준 전압 발생 회로(1019)는, 9 종류의 참조 전압 V'0, V'8, …, V'56, V'64에 대응하는 9개의 중간조 전압 입력 단자를 갖고 있다. 그리고, 저항 R 0의 일단에, 참조 전압 V'64에 대응하는 중간조 전압 입력 단자가 접속되어 있는 한편, 저항 R0의 타단, 즉 저항 R0와 저항 R1의 접속점에 참조 전압 V'56 에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이하, 인접하는 각 저항 R1·R2, R3·R4, …, R6·R 7의 접속점에, 참조 전압 V'48, V'40, …, V'8에 대응하는 중간조 전압 입력 단자가 접속되어 있다. 그리고, 저항 R7에서의 저항 R6의 접속점과는 반대측에, 참조 전압 V'0에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이 구성에 의해, 64개의 저항 소자의 인접하는 2 저항 소자로부터 전압 V1∼V63와, 참조 전압 V'0에서 그대로 얻어지는 전압 V0를 합하여, 합계 64가지의 계조 표시용 아날로그 전압 V0∼V63을 얻을 수 있다. 또한, 액정 표시 장치에서는 그 신뢰성을 높이기 위해 화소 전극에 공급하는 구동 전압의 극성을 반전시키는 것이 행해진다. 즉, 정극성 시의 계조 표시용 아날로그 전압을 +V0∼+V63이라고 하면, 부극성 시의 계조 표시용 아날로그 전압은 -V0∼-V63이 된다. 또한, 기준 전압 발생 회로(1019)로부터의 출력은, 정극성 시의 전압 +V0∼+V63의 각각과 부극성 시의 전압 -V0∼-V63 각각이 동일한 단자로부터 출력된다.
계속해서, 이 기준 전압 발생 회로(1019)가 저항 분할 회로로 구성되는 예에서는, 계조 표시용 아날로그 전압인 전압 V0∼V63은 기준 전압 발생 회로(1019)로부터 DA 변환 회로(1016)로 입력된다.
이어서, DA 변환 회로(1016)에 대하여 설명한다. 도 16은, DA 변환 회로(1016)의 한 구성예를 도시하고 있다. 또, 도 16 중 참조 부호 1017은, 앞서 도시한 출력 회로의 구성(전압 팔로워 회로)을 도시하고 있다.
DA 변환 회로(1016)에서는, 6 비트의 디지털 신호로 이루어지는 표시 데이터에 따라, 입력된 64가지의 전압 V0∼V63 중 하나가 선택되고 출력되도록, 예를 들면 MOS 트랜지스터나 트랜스미션 게이트가 아날로그 스위치로서 배치되어 있다. 즉, 6 비트의 디지털 신호로 이루어지는 표시 데이터의 각각 (Bit0∼Bit5)에 따라, 상기 스위치가 ON/OFF 된다. 이에 의해, 입력된 64가지의 전압 중 하나가 선택되어 출력 회로(1017)에 출력된다. 이하에 이 모습을 설명한다.
6비트의 디지털 표시 데이터는, Bit0이 LSB(the Least Significant Bit)이고, Bit5가 MSB(the Most Significant Bit)이다. 상기 스위치는, 2개가 1조인 스위치쌍을 구성하고 있다. Bit0에는 32조의 스위치쌍(64개의 스위치)이 대응하고 있으며, Bit1에는 16조의 스위치쌍(32개의 스위치)이 대응하고 있다.
이하, Bit마다 개수가 2분의 1이 되고, Bit5에는 1조의 스위치쌍(2개의 스위치)이 대응하게 된다. 따라서, 모두 합하여 25+24+23+22+2 1+1 = 63조의 스위치쌍(126개의 스위치)이 존재한다.
Bit0에 대응하는 스위치의 일단은, 상기 전압 V0∼V63이 입력되는 단자로 되어 있다. 그리고, 상기 스위치의 타단은 2개 1조로 접속됨과 함께, 또한 다음 Bit1에 대응하는 스위치의 일단이 접속되어 있다. 이후, 이 구성이 Bit5에 대응하는 스위치까지 반복된다. 최종적으로는, Bit5에 대응하는 스위치로부터 1개의 선이 인출되고, 출력 회로(1017)에 접속된다.
Bit0∼Bit5에 대응하는 스위치를, 각각 스위치군 SW0∼SW5으로 한다. 스위치군 SW0∼SW5의 각 스위치는 6 비트의 디지털 표시 데이터(Bit0∼Bit5)에 의해, 이하와 같이 제어된다. 스위치군 SW0∼SW5에서는, 대응하는 Bit가 0(Low 레벨)일 때는 각 2개 1조의 아날로그 스위치의 한쪽(도 16에서는 하측 스위치)이 ON 상태가 되며, 반대로 대응하는 Bit가 1(High 레벨)일 때는 다른 아날로그 스위치의 한쪽(도 16에서는 상측의 스위치)이 ON 상태가 된다.
도 16에서는, Bit0∼Bit5가 (111111)이고, 모든 스위치쌍에서 상측의 스위치가 ON 상태가 되고, 하측 스위치가 OFF로 되어 있다. 이 경우, DA 변환 회로(1016)로부터는 전압 V63이 출력 회로(1017)에 출력된다.
마찬가지로, 예를 들면 Bit0∼Bit5가 (111110)이면, DA 변환 회로(1016)로부터는 전압 V62가 출력 회로(1017)에 출력되고, (000001)이면 전압 V1이 출력되고, (000000)이면 전압 V0이 출력된다. 이와 같이 하여, 디지털 표시에 따른 계조 표시용 아날로그 전압 V0∼V63 중에서 하나가 선택되어, 계조 표시가 실현된다.
상기한 기준 전압 발생 회로(1019)는, 통상 1개의 소스 드라이버 IC에 1개 설치되고, 공유화하여 사용된다. 한편, DA 변환 회로(1016) 및 출력 회로(1017)는 각 출력 단자(1018)에 대응하여 설치되어 있다.
또한, 컬러 표시인 경우에는, 출력 단자(1018)는 각 색에 대응하여 사용되기때문에, 그 경우에는 DA 변환 회로(1016) 및 출력 회로(1017)는 화소마다 혹은 1색에 관하여 각각 1 회로가 사용된다.
즉, 액정 패널의 긴 변 방향(수평 라인)의 화소 수가 3N이고, 적, 녹, 청의 각 색용 출력 단자(1018)를, 각각 R, G, B에 첨자 n(n=1, 2, …, N)을 붙여 나타내면, 이 출력 단자(1018)로서는 R1, G1, B1, R2, G2, B2, …, RN, GN, BN이 있다. 여기서, 예를 들면, 액정 패널을 8개의 소스 드라이버 IC로 구동하고 있다고 하면, 1개의 소스 드라이버당 3N/8개의 DA 변환 회로(1016) 및 출력 회로(1017)가 필요해진다.
그런데, 실제의 액정 표시 장치에서의 계조 표시에서는, 액정 재료의 광 투과 특성과 사람의 시각 특성과의 차이를 조정하여, 자연스러운 계조 표시를 행하기 위해 γ보정을 행하고 있다. 이 γ보정으로는, 기준 전압 발생 회로(1019)에서, 각종 계조 표시용 아날로그 전압값을 내부 저항을 비등분으로 분할하여 발생시키는(등분 분할하여 발생시키는 것은 아님) 방법이 일반적이다.
도 17은 γ 보정을 행한 경우에서의, 계조 표시 데이터(디지털 표시 데이터) 와 액정 구동 출력 전압(계조 표시용 아날로그 전압)과의 관계를 도시하고 있다. 도 17에 도시한 바와 같이, 디지털 표시 데이터에 대한 계조 표시용 아날로그 전압값에 절선 특성을 갖게 한다.
이 특성을 실현하기 위해, 도 14에 도시한 기준 전압 발생 회로(1019)에서는 각 저항 R0, …, R7 내의 분할 저항값을 등분으로 8 분할함과 함께, 각 저항 R0 , R7 의 저항값은 상기 γ 보정을 실현할 수 있는 저항값으로 하고 있다.
즉, 예를 들면, 저항 R0으로 표시되는 직렬로 접속된 8개의 저항 소자 R01, R02, …, R08은 모두 동일한 저항값으로 함과 함께, 각 8개의 저항 소자를 묶은 형태로 표시되는 저항 R0, R1, …, R7의 저항값의 비를, 상기 γ 보정을 실현할 수 있는 비로 바꿈으로써, γ 보정을 실현하고 있다.
그런데, 지금까지의 액정 표시 장치는, 텔레비전용 화면이나 퍼스널 컴퓨터용 화면 등에 활용하기 위해, 대화면화에 대한 대응을 중심으로 개발이 진행되어 왔다. 그러나, 한편으로는, 최근 급속히 시장이 확대되고 있는 휴대 전화 등의 휴대 단말 기기에 대한 활용을 위해, 휴대용 표시 장치에 적합한 액정 표시 장치 및 액정 구동 장치도 요구되고 있다.
휴대 단말기의 용도에 맞는 액정 표시 장치 및 액정 구동 장치에서 사용되는 화면 사이즈는, 기본적으로는 소형이며, 그리고 이것에 맞추어 액정 구동 장치도, 소형이며 경량이고, 또한 전지 구동에 적합하도록 저소비 전력인 것이 강하게 요구되고 있다.
여기서, 상기 DA 변환 회로(1016)를 구성하는 각 스위치는, 종래 CMOS 트랜지스터(PchMOS 트랜지스터와 NchMOS 트랜지스터와의 조합)에 의해 구성되어 있다. 이것은, 이하에 설명하는 이유에 의한 것이다.
즉, 상술된 바와 같이 입력되는 모든 계조 기준 전압이 동일한 DA 변환 회로에 입력되는 구성으로, 또한 계조 기준 전압의 극성 반전이 행해지는 경우, DA 변환 회로의 각 스위치에는 고전압측의 기준 전압 및 저전압측 기준 전압의 양방이 입력된다.
예를 들면, 정극성 시에 +V63의 전압(고전압측)이 입력되는 스위치에는, 부극성 시에 -V63의 전압(저전압측)이 입력된다. 여기서, 정극성 시에는 +V0∼+V31 의 전압을 저전압측, +V32∼+V63의 전압을 고전압측으로 하고, 부극성 시에는 -V0∼-V 31의 전압을 고전압측, -V32∼-V63의 전압을 저전압측으로 한다.
이러한 경우, DA 변환 회로의 각 스위치를 PchMOS 트랜지스터 또는 NchMOS 트랜지스터의 한쪽에 형성하면, PchMOS 트랜지스터에서는 저전압측에서 출력에 왜곡이 생기고, NchMOS 트랜지스터에서는 고전압측에서 출력에 왜곡이 생기는 특성에 의해, 정상적인 DA 변환 출력을 얻지 못할 수 있다. 이 때문에, 종래에는 2개의 트랜지스터를 조합하여 스위치를 형성함으로써, 고전압의 입력시에는 주로 PchMOS 트랜지스터를 작동시키고, 저전압의 입력시에는 주로 NchMOS 트랜지스터를 작동시킴으로써, DA 변환 처리에 따른 스위칭 동작을 정상적으로 동작시키도록 하고 있다.
그러나, 1개의 스위치에 있어서, 2개의 트랜지스터를 설치하는 것은, 칩 위에 많은 트랜지스터를 배치하게 되기 때문에 기판 면적의 증가를 초래하게 되어, 구동 회로의 회로 구성의 대형화, 나아가서는 액정 표시 장치의 대형화를 야기한다는 문제가 있다.
또한, 1개의 스위치를 PchMOS 트랜지스터 및 NchMOS 트랜지스터의 조합으로 구성하는 경우, 이들 트랜지스터는 동일 기판 위에 형성된다. 이 경우, PchMOS 트랜지스터 및 NchMOS 트랜지스터 중 적어도 한쪽에는, 기판 바이어스에 의한 백 게이트 효과가 발생하여, 출력 전압의 강하가 생긴다는 문제가 있다.
본 발명의 목적은, 전압 변조 방식에 의한 계조 표시를 행하는 표시 장치에 있어서, 회로의 소형화, 또한 소비 전력의 저감을 실현할 수 있는 표시 구동 장치 및 이것을 이용한 표시 장치를 제공하는 것에 있다.
본 발명의 표시 구동 장치는 상기한 목적을 달성하기 위해, 액티브 매트릭스 방식의 표시 패널에 대하여, 소정의 주기로 극성이 반전됨과 함께, 표시 데이터에 따라 변조되는 계조 표시용 전압을 해당 표시 패널의 데이터 신호선에 인가하는 표시 구동 장치에서, 계조 수만큼의 기준 전압을 발생시키는 기준 전압 발생 수단과, 상기 기준 전압 발생 수단에 의해 발생된 계조 수만큼의 기준 전압을, 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리하는 분리 수단과, 상기 분리 수단에 의해 분리된 고전압측의 기준 전압의 입력을 받아, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 고전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제1 DA(디지털-아날로그) 변환 수단과, 상기 분리 수단에 의해 분리된 저전압측의 기준 전압의 입력을 받아, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 저전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제2 DA 변환 수단을 포함하는 것을 특징으로 한다.
상기한 구성에 따르면, 상기 기준 전압 발생 수단은 계조 표시에 필요해지는 계조 수만큼의 기준 전압을 발생시키고, 이 기준 전압은 소정 주기로 극성이 반전된다. 상기 기준 전압 발생 수단에 의해 발생된 기준 전압은, 해당 기준 전압의 극성과 상관없이 분리 수단에 의해 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리된다.
상기 분리 수단에 의해 분리된 기준 전압은, 고전압측의 기준 전압이 제1 DA 변환 수단에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력되고, 저전압측의 기준 전압이 제2 DA 변환 수단에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력된다.
이 때문에, 상기 제1 DA 변환 수단에서는, 상기 계조 표시용 전압이 극성의 반전을 따르는 것이어도, 항상 고전압측의 기준 전압에 대해서만 선택 동작을 행하면 된다. 따라서, 상기 제1 DA 변환 수단은, 예를 들면 PchMOS 트랜지스터와 같은 고전압의 입력에 대하여 적정하게 작동하는 (저전압의 입력에 대해서는 왜곡이 생김) 스위치군으로 구성하는 것이 가능해진다.
또한, 상기 제2 DA 변환 수단은 마찬가지의 이유에 의해, 예를 들면 NchMOS 트랜지스터와 같은 저전압의 입력에 대하여 적정하게 작동하는 (고전압의 입력에 대해서는 왜곡이 생김) 스위치군으로 구성할 수 있게 된다.
이에 의해, 종래와 같이 저전압측에서 고전압측에 걸친 적정한 동작을 얻기 위해, 1개의 스위치를 2개의 트랜지스터를 조합하여 형성할 필요가 없고, DA 변환 처리에서 사용하는 스위치(예를 들면, 트랜지스터)의 수를 삭감할 수 있어, DA 변환 처리에 따른 회로의 레이아웃 면적을 작게 하여, 표시 구동 회로의 소형화를 도모할 수 있다.
또한, 상기 제1 및 제2 DA 변환 수단의 각각이, PchMOS 트랜지스터 혹은 NchMOS 트랜지스터의 1 종류의 트랜지스터만으로 구성되는 것으로, 제1 및 제2 DA 변환 수단을 서로 다른 기판 위에 형성하고, 각각의 기판 전위를 적절하게 설정함으로써 백 게이트 효과에 의한 전압 강하를 무시할 수 있으며, DA 변환 처리의 스위칭에 따른 소비 전력을 저감시킬 수 있다.
본 발명의 또 다른 목적, 특징 및 우수한 점은 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음의 설명에서 명백해질 것이다.
[실시 형태1]
본 발명의 실시의 일 형태에 대하여 도면에 기초하여 설명하면, 이하와 같다.
본 실시의 형태1에 따른 액티브 매트릭스 방식의 액정 표시 장치의 구성을 도 2를 참조하여 설명한다. 이하의 설명에서는, 액티브 매트릭스 방식의 대표 예인 TFT(박막 트랜지스터) 방식의 액정 표시 장치를 예시한다.
상기 액정 표시 장치는 액정 표시부와 그것을 구동하는 액정 구동 장치로 구성되어 있다. 상기 액정 표시부는 TFT 방식의 액정 패널(표시 패널 : 11)을 포함하고 있다. 이 액정 패널(11) 내에는, 도시하지 않은 액정 표시 소자와, 후술한 대향 전극(공통 전극 : 16)이 설치되어 있다. 한편, 액정 구동 장치는 각각 IC(Integrated Circuit)로 이루어지는 소스 드라이버(표시 구동 장치 : 12) 및 게이트 드라이버(13)와, 컨트롤러(14)와, 액정 구동 전원(15)을 포함하고 있다.
소스 드라이버(12)나 게이트 드라이버(13)는, 일반적으로는 배선이 있는 필름 위에 상기 IC 칩을 탑재하는데, 예를 들면 TCP(Tape Carrier Package)를 액정 패널 위의 ITO(Indium Tin Oxide) 단자 위에 실장·접속하거나, 상기 IC 칩을 ACF (Anisotropic Conductive Film)를 통하여 직접, 액정 패널 위의 ITO 단자에 열압착하여 실장하고, 접속하는 방법으로 구성되어 있다.
종래, 액정 표시 장치의 소형화에 대응하기 위해, 컨트롤러(14), 액정 구동 전원(15), 소스 드라이버(12), 게이트 드라이버(13)가 1 칩으로 구성되거나, 2 내지 3 칩으로 구성되거나 하는 경우도 있다. 도 2에서는, 이들 구성을 기능별로 분리한 형태로 도시하고 있다.
컨트롤러(14)는 디지탈화된 표시 데이터(예를 들면, 적, 녹, 청에 대응하는 RGB의 각 신호) 및 각종 제어 신호를 소스 드라이버(12)에 출력함과 함께, 각종 제어 신호를 게이트 드라이버(13)에 출력하고 있다. 소스 드라이버(12)에 대한 주된 제어 신호는, 수평 동기 신호, 스타트 펄스 신호 및 소스 드라이버용 클럭 신호 등이 있으며, 도면에서는 S1로 도시되어 있다. 한편, 게이트 드라이버(13)에 대한 주된 제어 신호는, 수직 동기 신호나 게이트 드라이버용 클럭 신호 등이 있으며, 도면에서는 S2로 도시되어 있다. 또, 도면 중 각 IC를 구동하기 위한 전원은 생략하고 있다.
액정 구동 전원(15)은 소스 드라이버(12)나 게이트 드라이버(13)에 액정 패널 표시용 전압(본 발명에 관한 것으로는, 계조 표시용 전압을 발생시키기 위한 참조 전압)을 공급하는 것이다.
외부로부터 입력된 디지털 표시 데이터는, 컨트롤러(14)를 통해 타이밍 등을 제어한 후, 소스 드라이버(12)에 상기 표시 데이터 D로서 입력된다.
소스 드라이버(12)는 입력된 표시 데이터를 시분할로 내부에 래치하고, 그 후 컨트롤러(14)로부터 입력되는 수평 동기 신호(래치 신호 LS(도 1 참조)라고도 함)에 래치 및 이 신호에 동기하여 DA(디지털-아날로그) 변환을 행한다. 그리고, 소스 드라이버(12)는 DA 변환에 의해 얻어진 계조 표시용 아날로그 전압(계조 표시용 전압)을 액정 구동 전압 출력 단자로부터, 후술한 소스 신호 라인(14)을 통하여, 그 액정 구동 전압 출력 단자에 대응한 액정 패널(11) 내의 액정 표시 소자(도시하지 않음)로 각각 출력한다.
이어서, 상기 액정 패널(11)에 대하여 설명한다. 도 3은, 상기 액정 패널(11)의 구성을 도시하고 있다.
액정 패널(11)에는, 화소 전극(21), 화소 용량(22), 화소에의 인가 전압을 ON/OFF하는 소자로서의 TFT(23), 소스 신호 라인(24), 게이트 신호 라인(25), 대향 전극(26)이 형성되어 있다. 도면에서, A로 나타내는 영역이, 1 화소분의 액정 표시 소자에 상당한다.
소스 신호 라인(24)에는, 소스 드라이버(12)로부터 표시 대상의 화소의 밝기에 따른 계조 표시 전압이 공급된다. 게이트 신호 라인(25)에는, 게이트 드라이버(13)로부터 세로 방향으로 나열된 TFT(23)가 순차적으로 ON 상태가 되도록 주사 신호가 공급된다.
ON 상태의 TFT(23)를 통해, 해당 TFT(23)의 드레인에 접속된 화소 전극(21)에 소스 신호 라인(24)의 전압이 인가되면, 화소 전극(21)과 대향 전극(26) 사이의 화소 용량(22)에 전하가 축적된다. 이에 의해, 액정에서 광 투과율이 변화하여, 표시가 행해진다.
도 4 및 도 5에, 액정 구동 파형의 일례를 도시하고 있다. 이들 도면 중, 참조 부호 101, 111은 소스 드라이버(12)로부터의 출력 신호의 구동 파형, 참조 부호 102, 112는 게이트 드라이버(13)로부터의 출력 신호의 구동 파형이다. 참조 부호 103, 113은 대향 전극(16)의 전위이고, 참조 부호 104, 114는 화소 전극(21)의 전압 파형이다. 액정 표시 소자에 인가되는 전압은, 화소 전극(21)과 대향 전극(16)과의 전위차이고, 도면에서는 사선으로 나타내고 있다.
예를 들면, 도 4에서는 구동 파형(102)으로 도시한 게이트 드라이버(13)로부터의 출력 신호가 High 레벨일 때 TFT(13)가 ON 상태가 되고, 구동 파형(101)으로 도시한 소스 드라이버(12)로부터의 출력 신호와 대향 전극(16)의 전위(103)와의 차가 화소 전극(21)에 인가된다. 이 후, 구동 파형(102)으로 도시한 바와 같이, 게이트 드라이버(13)로부터의 출력 신호는 Low 레벨이 되고, TFT(13)는 OFF 상태가 된다. 이 때, 화소에서는 화소 용량(12)에 의해 상술한 전압이 유지된다. 도 5의 경우도 마찬가지다.
도 4와 도 5는 액정 표시 소자에 인가되는 전압이 서로 다른 경우를 도시하고 있고, 도 4의 경우에는, 도 5인 경우와 비교하여 액정 표시 소자에의 인가 전압이 높다. 이와 같이, 액정 표시 소자에 인가되는 전압을 아날로그 전압으로서 변화시킴으로써, 액정의 광 투과율을 아날로그적으로 변환하여, 다계조 표시를 실현하고 있다. 표시 가능한 계조 수는, 액정 표시 소자에 인가되는 아날로그 전압의 선택 가짓수에 따라 결정된다.
이후, 본 발명의 특징 부분을 포함하는 소스 드라이버(12)를 중심으로 액정 구동 장치의 설명을 행한다.
도 1은, 본 실시의 형태1에 따른 액정 구동 장치로서의 소스 드라이버(12)의 개략 구성을 도시하고 있다. 상기 소스 드라이버(12)는 입력 래치 회로(31), 시프트 레지스터 회로(32), 샘플링 메모리 회로(33), 홀드 메모리 회로(34), 레벨 시프터 회로(35), 기준 전압 발생 회로(36), DA 변환 회로(37), 출력 회로(38), 및 셀렉터 회로(39)를 구비하고 있다.
컨트롤러(14)(도 2 참조)로부터 전송되어 온 각 디지털 표시 데이터 DR·DG·DB(예를 들면 각 6 비트)는, 일단 입력 래치 회로(31)로 래치된다. 또, 각 디지털 표시 데이터 DR·DG·DB는 각각 적, 녹, 청에 대응하고 있다.
한편, 디지털 표시 데이터의 전송을 제어하기 위한 스타트 펄스 신호 SP는 클럭 신호 CK에 동기하여, 시프트 레지스터 회로(32) 내를 전송하고, 시프트 레지스터 회로(32)의 최종 단으로부터 다음 단의 소스 드라이버에 스타트 펄스 신호 Sp(캐스케이드 출력 신호 S)로서 출력된다.
이 시프트 레지스터 회로(32)의, 스타트 펄스 신호의 전송에 따라 출력되는 각 단으로부터의 출력 신호에 동기하여, 상기 입력 래치 회로(31)에서 래치된 디지털 표시 데이터 DR·DG·DB는, 시분할로 샘플링 메모리 회로(33) 내에 일단 기억됨과 함께, 다음 홀드 메모리 회로(34)에 출력된다.
1수평 동기 기간의 표시 데이터(화면의 1수평 라인의 화소에 대응하는 표시 데이터)가 샘플링 메모리 회로(33)에 기억되면, 홀드 메모리 회로(34)는 수평 동기 신호(래치 신호 LS)에 기초하여 샘플링 메모리 회로(33)로부터의 출력 신호를 수신하고, 다음 레벨 시프터 회로(35)에 출력함과 함께, 다음 수평 동기 신호가 입력될 때까지, 그 표시 데이터를 유지한다.
레벨 시프터 회로(35)는, 상기 표시 데이터를 액정 패널의 인가 전압 레벨을 처리하는 다음 단의 DA 변환 회로(37)에 적합시키기 위해, 표시 데이터의 신호 레벨을 승압 등에 의해 변환하는 회로이다. 기준 전압 발생 회로(36)는 액정 구동 전원(15)(도 2 참조)으로부터의 참조 전압 VR에 기초하여, 액정 표시 소자를 교류 구동에 대응하기 위해 2개의 저항 분할 회로(상세 내용은 후술함)를 갖고, 이들 저항 분할 회로는 각각 정극성 및 부극성 계조 표시용 각종 아날로그 전압(이하, 기준 전압이라고 칭함)을 발생시킨다. 또한, 상기 2개의 저항 분할 회로는, 컨트롤러(14)로부터 입력되는 입력 극성 반전 신호 PLO의 극성에 따라, 어느 한쪽의 저항 분할 회로를 이용하여 정극성 또는 부극성의 기준 전압을 발생시키도록 구성되어 있다.
셀렉터 회로(39)는 2개의 저항 분할 회로로부터의 기준 전압의 어느 하나를 입력 극성 반전 신호 PLO의 극성에 따라 선택하고, DA 변환 회로(37)(상세 내용은 후술함)에 출력시킨다. DA 변환 회로(37)는 기준 전압 발생 회로(36)로부터 공급되는 각종 아날로그 전압으로부터, 레벨 시프터 회로(35)에서 레벨 변환된 디지털 표시 데이터에 따라 1개의 기준 전압을 선택한다.
이 기준 전압은 출력 회로(38)를 통하여, 각 액정 구동 전압 출력 단자(40) (이하, 단순히 출력 단자라고 기재함)로부터 액정 패널의 각 소스 신호 라인으로 출력된다. 출력 회로(38)는 후술하는 차동 증폭 회로를 이용한 전압 팔로워 회로로 구성된다.
이어서, 본 발명에 특별히 관계되는 기준 전압 발생 회로(36), 셀렉터 회로(39), DA 변환 회로(37) 및 출력 회로(38)의 보다 상세한 블록 구성을 도 8에 도시하고, 이하에 기준 전압 발생 회로(36), 셀렉터 회로(39), DA 변환 회로(37) 및 출력 회로(38) 각각의 구체예에 대하여 설명한다.
도 6은, 기준 전압 발생 회로(36)의 보다 상세한 회로 구성예를 도시하고 있다. 상기 기준 전압 발생 회로(36)는 저항 분할 회로(361 : 제1 기준 전압 발생부, 362 : 제2 기준 전압 발생부)를 갖고 있으며, 저항 분할 회로(361, 362) 각각은 저항 발생 회로(이하, 단순히 저항이라고 기재함) R0∼R7이 직렬로 접속된 구성으로 되어 있다. 우선은, 액정 구동 전원(15)으로부터의 정극성의 참조 전압 VR에 기초하여 기준 전압을 발생시키는 저항 분할 회로(361)에 대하여 설명한다.
상기 저항 분할 회로(361)에서의 저항 R0∼R7 각각은, 8개의 저항 소자가 직렬로 접속되어 구성되어 있다. 예를 들면, 저항 R0에 대하여 설명하면, 종래 기술에서 나타낸 도 15와 마찬가지로, 8개의 저항 소자 R01, R02, …, R08이 직렬 접속되어 저항 R0이 구성되어 있다. 또한, 다른 저항 R1∼R7에 대해서도 상기한 저항 R0과 마찬가지의 구성으로 되어 있다. 따라서, 저항 분할 회로(361)에서는 합계 64개의 저항 소자가 직렬 접속되어 구성된다.
또한, 저항 분할 회로(361)는 정극성에 대응하는 9 종류의 참조 전압 V'0, V'8, …, V'56, V'64에 대응하는 9개의 중간조 전압 입력 단자(V'0 , V'8, …, V'56, V'64를 입력하는 각 단자)를 포함하고 있다. 구체적으로는, 저항 R0의 일단에는, 참조 전압 V'64에 대응하는 중간조 전압 입력 단자가 접속되어 있는 한편, 저항 R0의 타단, 즉 저항 R0와 저항 R1와의 접속점에, 참조 전압 V'56에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이하, 인접하는 각 저항 R1·R2, R2·R3, …, R6·R 7의 접속점에, 참조 전압 V'48, V'40, …, V'8에 대응하는 중간조 전압 입력 단자가 접속되어 있다. 그리고, 저항 R7에서의 저항 R6과는 반대측의 접속점에는 아날로그 스위치 SA를 사이에 끼워 참조 전압 V'0에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이 구성에 의해, 64개의 저항 소자의 인접하는 2 저항 소자로부터 전압 +V1∼+V63을 인출하는 것이 가능해진다. 그리고, 이들 전압 +V1∼+V63과, 참조 전압 V'0 로부터 그대로 얻어지는 전압 +V0을 합하여, 합계 64가지의 정극성으로 사용하는 계조 표시용 아날로그 전압, 즉 기준 전압 +V0∼+V63을 얻을 수 있다.
이어서, 액정 구동 전원(15)으로부터의 부극성의 참조 전압 VR에 기초하여 기준 전압을 발생시키는 저항 분할 회로(362)에 대하여 설명한다.
상기한 바와 같이 저항 분할 회로(362)에서의 저항 R0∼R7 각각은, 8개의 저항 소자가 직렬로 접속되어 구성되어 있다. 예를 들면, 저항 R0에 대하여 설명하면, 8개의 저항 소자 R01, R02, …R08이 직렬 접속되어 저항 R0이 구성되어 있다. 또한, 다른 저항 R1∼R7에 대해서도 상기한 저항 R0과 마찬가지의 구성이다. 따라서, 저항 분할 회로(362)에서는 합계 64개의 저항 소자가 직렬 접속되어 구성되어 있게 된다.
또한, 저항 분할 회로(362)는 부극성에 대응하는 9 종류의 참조 전압 V'0, V'8, …, V'56, V'64에 대응하는 9개의 중간조 전압 입력 단자(V'0 , V'8, …, V'56, V'64를 입력하는 각 단자)를 포함하고 있다.
일반적으로는, 양단의 참조 전압 V'0과 V'64의 2 전압은 항상 중간조 전압 입력 단자에 입력되는 한편, 나머지 V'8∼V'56에 대응하는 7개의 중간조 전압 입력 단자는 미세 조정용으로서 사용되며, 실제로는 이들 단자에 전압이 입력되지 않는 경우도 있다.
또한, 상기 참조 전압 V'0, V'8, …, V'56, V'64 각각에 공급되는 전압은, 정극성시와 부극성시에 다르다. 예를 들면, 도 6의 구성에서는 정극성 시의 참조 전압 V'0, V'8, …, V'56은 기준 전압 +V0, +V8, …, +V56에 상당하며(참조 전압 V'64에 상당하는 기준 전압은 없음), 부극성 시의 참조 전압 V'8, V'16, …, V'64는 기준 전압 -V56, -V48, …, -V0에 상당한다(참조 전압 V'0에 상당하는 기준 전압은 없음). 또한, 정극성의 기준 전압 +V0∼+V63과 부극성의 기준 전압 -V0∼-V63 은 각각 전압의 절대값이 동일하며 극성만 상이한 것이다.
저항 R0의 일단에는, 아날로그 스위치 SB를 사이에 끼워 참조 전압 V'64에 대응하는 중간조 전압 입력 단자가 접속되어 있는 한편, 저항 R0의 타단, 즉 저항 R0과 저항 R1과의 접속점에 참조 전압 V'56에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이하, 인접하는 각 저항 R1·R2, R2·R3, …, R6·R 7의 접속점에 참조 전압 V'48, V'40, …V'8에 대응하는 중간조 전압 입력 단자가 접속되어 있다. 그리고, 저항 R7에서의 저항 R6과는 반대측 접속점에는 참조 전압 V'0에 대응하는 중간조 전압 입력 단자가 접속되어 있다.
이 구성에 의해, 64개의 저항 소자의 인접하는 2 저항 소자로부터 부극성 시에 사용하는 전압 -V1∼-V63을 인출할 수 있게 된다. 그리고, 이들 전압 -V1 ∼-V63과, 참조 전압 V'64로부터의 전압, 여기서는 -V0(정극성과 부극성이 역이 된 계조 표시용 아날로그 전압)에 대응하는 전압을 합하여, 합계 64가지의 계조 표시용 아날로그 전압 -V0∼-V63을 얻을 수 있다.
또한, 저항 분할 회로(361·362)는 정극성의 참조 전압 입력시에는 저항 분할 회로(361)가 동작하고, 부극성의 참조 전압 입력시에는 저항 분할 회로(362)가 동작하도록 입력 극성 반전 신호 PLO에 의해 동작이 전환된다. 즉, 입력 극성 반전 신호 PLO의 "High" 혹은 "Low"의 극성에 따라, 저항 분할 회로(361 및 362)에 설치된 아날로그 스위치 SA 및 아날로그 스위치 SB 중 어느 한쪽이 ON 상태(도통 상태)가 되고, 다른 쪽이 OFF 상태(차단 상태)가 된다.
또한, 상기 아날로그 스위치 SA·SB는 High 레벨의 제어 신호로써 도통 상태로 되게 하는데, 아날로그 스위치 SB에는 상기 입력 극성 반전 신호 PLO가 인버터(363)를 통하여 입력되어 있다. 이 때문에, 상기 기준 전압 발생 회로(36)는 입력 극성 반전 신호 PLO가 High 레벨일 때, 아날로그 스위치 SA가 도통 상태(SB는 차단 상태)가 되어, 정극성 시의 중간 전압 +V0∼+V63을 출력한다. 한편, 입력 극성 반전 신호 PLO가 Low 레벨일 때에는, 아날로그 스위치 SB가 도통 상태(SA는 차단 상태)가 되어, 부극성 시의 중간 전압 -V0∼-V63이 출력된다.
또한, 상기 도 6의 구성에서, 아날로그 스위치 SA·SB가 없어도, 셀렉터 회로의 동작에 의해 DA 변환 회로에 정확한 전압을 출력하는 것은 가능하지만, 상기 구성에서는 아날로그 스위치 SA·SB를 삽입함으로써 V'0∼V'64 사이에 흐르는 관통 전류를 차단할 수 있다.
도 7에 TFT 액정에 대한 인가 전압 대 휘도 특성의 일례를 도시한다. 도 7에, +가 정극성에서의 구동을, -가 부극성에서의 구동을 나타내고 있다. 또한, 도 7에서 표시되어 있는 V0∼V63과, 도 6에서 표시되어 있는 +V0∼+V63 , -V0∼-V63과의 관계는 이하와 같다. 즉, 정극성시의 TFT 액정에의 인가 전압 Vi(i는 0∼63)는,
Vi = [+Vi (액정 구동 전압)-대향 전극의 전위(예를 들면, 접지 전위)]
이고, 부극성시의 인가 전압 Vi는,
Vi = [대향 전극의 전위(예를 들면, V'64)-Vi(액정 구동 전압)]
이다. 또한, 이 때, 대향 전극의 전위도 입력 극성 반전 신호 PLO에 동기하여 전환하고 있다.
또한, 상기 기준 전압 발생 회로(36)로부터 출력되는 기준 전압은, 출력 전압의 고저에 의해 2개의 그룹으로 분리되어 셀렉터 회로(39)에 입력된다. 셀렉터 회로(39)에서는, 고전압의 기준 전압 그룹(정극성 시의 +V32∼+V63과, 부극성 시의 -V0∼-V31)의 출력은 셀렉터(391)(도 8 참조)에 입력되고, 저전압의 기준 전압 그룹(정극성 시의 +V0∼+V31과, 부극성 시의 -V32∼-V63)의 출력은 셀렉터(392)(도 8 참조)에 입력된다.
이어서, 도 8을 기초로 셀렉터 회로(39)에 대하여 설명한다. 셀렉터 회로(39)는 액정 구동 전압 출력 단자(40)의 1 출력마다 셀렉터(391)와 셀렉터(392)를 구비한다. 이하, 그 구체예에 대하여 설명한다.
우선은, 셀렉터(391)에 대하여 설명한다. 또한, 여기서의 설명은 표시 화면의 수평 라인마다, 정극성 혹은 부극성으로 전환하는 라인 반전 구동을 예로 들어 설명하고 있다.
셀렉터(391)에는 정극성에 대응한 저항 분할 회로(361)로부터의 기준 전압 +V0∼+V63 내의 +V32∼+V63과, 부극성에 대응한 저항 분할 회로(362)로부터의 기준 전압 -V0∼-V63 내의 -V0∼-V31이 공급된다. 한편, 셀렉터(392)에는 부극성에 대응한 저항 분할 회로(362)로부터의 기준 전압 -V0∼-V63 내의 -V32∼-V63 과, 정극성에 대응한 저항 분할 회로(361)로부터의 인가 전압 +V0∼+V63 내의 +V0∼+V31 이 공급된다. 상기 셀렉터(391 및 392)에서는 입력 극성 반전 신호 PLO의 극성에 의해 어느 한쪽의 극성이 선택된다.
예를 들면, 홀수번째의 수평 주사 기간에서(입력 극성 반전 신호 PLO가 High 레벨이라고 함), 셀렉터(391)에서는 정극성에서의 기준 전압 +V32∼+V63가 선택되고, 셀렉터(392)에서는 정극성에서의 기준 전압 +V0∼+V31이 선택된다. 이 경우, 짝수번째의 수평 주사 기간에서는(입력 극성 반전 신호 PLO가 Low 레벨이라고 함), 셀렉터(391)에서는 부극성에서의 기준 전압 -V0∼-V31이 선택되고, 셀렉터(392)에서는 부극성에서의 기준 전압 -V32∼-V63이 선택된다.
즉, 상기 셀렉터(391) 및 셀렉터(392)는 모두 High 레벨의 입력 극성 반전 신호 PLO에 의해 정극성의 기준 전압을 선택하고, Low 레벨의 입력 극성 반전 신호 PLO에 의해 정극성의 기준 전압을 선택한다. 또한, 셀렉터 회로(39)에서는 셀렉터(391) 및 셀렉터(392)에서 선택된 기준 전압이 후단의 DA 변환 회로(37)에 출력된다. 또한, 상기 셀렉터(391) 및 셀렉터(392)는 극성이 정극성 및 부극성 중 어느 경우라도, 셀렉터(391)가 고전압측의 기준 전압, 셀렉터(392)가 저전압측의 기준 전압을 출력한다.
또한, 상기 셀렉터 회로(39)는 입력 극성 반전 신호 PLO의 High/Low 레벨에 따라 선택하는 기준 전압의 극성을 전환하기 위해, MOS 트랜지스터나 트랜스미션 게이트 등의 아날로그 스위치 회로로 구성되어 있다.
이어서, 도 8 내지 도 9를 기초로 DA 변환 회로(37)에 대하여 설명한다.
DA 변환 회로(37)는 액정 구동 전압 출력 단자(40)의 1 출력마다 DA 변환부(371)(제1 DA 변환 수단)와 DA 변환부(372)(제2 DA 변환 수단)를 포함하고 있다. DA 변환부(371)는 모두 PchMOS 트랜지스터로 구성된 32 계조용 DA 변환부이고, DA 변환부(372)는 모두 NchMOS 트랜지스터로 구성된 32 계조용 DA 변환부이다. 이 때문에, DA 변환 회로(37)는 DA 변환부(371)와 DA 변환부(372)를 합하여 64계조의 DA 변환 처리가 가능하다.
DA 변환부(371)에는 셀렉터 회로(39)로부터 고전압측의 기준 전압, 즉 셀렉터(391)로부터의 기준 전압 +V32∼+V63 혹은 셀렉터(392)로부터의 기준 전압 -V0 ∼-V31의 어느 한쪽의 전압이 입력된다. 또한, DA 변환부(372)에는 셀렉터 회로(39)로부터 저전압측의 기준 전압, 즉 셀렉터(391)로부터의 기준 전압 +V0∼+V31 혹은 셀렉터(392)로부터의 기준 전압 -V32∼-V63의 어느 한쪽의 전압이 입력된다.
정극성의 기준 전압이 입력되는 경우, DA 변환 회로(37)에서는 6 비트의 디지털 신호로 이루어지는 표시 데이터에 따라, 입력된 64가지(DA 변환부(371, 372) 각각에 32가지)의 기준 전압 +V0∼+V63 중 1개가 선택되고 출력되도록, 예를 들면 도 9에 도시한 바와 같이 MOS 트랜지스터나 트랜스미션 게이트가 아날로그 스위치로서 배치되어 있다. 즉, 6 비트의 디지털 신호로 이루어지는 표시 데이터의 각각 (Bit0∼Bit5)에 따라, 상기 스위치가 ON/OFF 된다. 이에 의해, 입력된 64가지의 전압 중 1개가 선택되어 출력 회로(38)에 출력된다. 이하에 이 모습을 설명한다.
6비트의 디지털 표시 데이터는, Bit0이 LSB(the Least Significant Bit)이고, Bit5가 MSB(the Most Significant Bit)이다. 상기 스위치는, 2개 1조의 스위치쌍을 구성하고 있다. DA 변환부(371 및 372) 각각에서, Bit0에는 16조의 스위치쌍(32개의 스위치)이 대응하고 있으며, Bit1에는 8조의 스위치쌍(16개의 스위치)이 대응하고 있다.
이하, Bit마다 개수가 2분의 1이 되고, Bit4에는 1조의 스위치쌍(2개의 스위치)이 대응하게 된다. 또한, Bit5에는 1개의 스위치가 대응한다. 따라서, DA 변환부(371 및 372) 각각에는 합계 32+16+8+4+2+1=63개의 스위치가 존재한다.
여기서, Bit0∼Bit5에 대응하는 스위치를, 각각 스위치군 SW0∼SW5로 하기로 한다. 스위치군 SW0∼SW5의 각 스위치는 6 비트의 디지털 표시 데이터(Bit0∼Bit5)에 의해 이하와 같이 제어된다. 스위치군 SW0∼SW4에서는 대응하는 Bit가 0(Low 레벨)일 때는 각 2개 1조의 아날로그 스위치의 한쪽(동도면에서는 하측의 스위치)이 ON 상태가 되고, 반대로 대응하는 Bit가 1(High 레벨)일 때는 다른 아날로그 스위치의 한쪽(동도면에서는 상측 스위치)이 ON 상태로 한다. 또한, 스위치군 SW5에서는, 대응하는 Bit가 0(Low 레벨)일 때는 DA 변환부(372)의 아날로그 스위치가 ON 상태가 되고, 대응하는 Bit가 1(High 레벨)일 때는 DA 변환부(371)의 아날로그 스위치가 ON 상태가 되는 것으로 한다.
DA 변환부(371)에서는, Bit0에 대응하는 스위치의 일단은, 상기 기준 전압 V32∼V63이 입력되는 단자로 되어 있다. 그리고, 상기 스위치의 타단은 2개 1조로 접속됨과 함께, 또한 다음 Bit1에 대응하는 스위치의 일단이 접속되어 있다. 이후, 이 구성이 Bit5에 대응하는 스위치까지 반복된다.
최종적으로는, Bit5가 1(High 레벨)이면, Bit5에 대응하는 스위치가 ON 상태가 되고, DA 변환부(371)로부터 출력 회로(38)에 기준 전압 +V32∼+V63의 하나가 선택적으로 출력된다. 또한, Bit5가 1(High 레벨)일 때, DA 변환부(372)에서의 Bit5에 대응하는 스위치는 OFF가 되기 때문에, 해당 DA 변환부(372)로부터의 출력은 발생하지 않는다. 반대로, Bit5가 0(Low 레벨)이면, DA 변환부(372)의 Bit5에 대응하는 스위치가 ON 상태가 되고, Bit0∼4에 따라 선택된 기준 전압 +V0∼+V31의 하나가 DA 변환부(372)로부터 출력 회로(38)에 출력된다.
또한, 상기 DA 변환 회로(37)의 동작은 부극성의 기준 전압이 공급되는 경우라도 기본적으로 동일하다. 이와 같이 하여, 디지털 표시에 따른 계조 표시용 아날로그 전압 V0∼V63 중에서 1개가 선택되어, 계조 표시가 실현된다.
상기 DA 변환 회로(37)에서, DA 변환부(371)를 구성하는 각 스위치는 PchMOS 트랜지스터로 구성되고, DA 변환부(372)를 구성하는 각 스위치는 NchMOS 트랜지스터로 구성되어 있다.
즉, 본 실시의 형태1에 따른 액정 구동 장치에서는 DA 변환 회로(37)를 2개의 DA 변환부(371·372)로 분할하고, 각각의 DA 변환부에는 셀렉터 회로(39)의 동작에 의해 항상 고전압측 또는 저전압측의 기준 전압이 입력되도록 되어 있다. 이에 의해, 상기 DA 변환 회로(37)의 각 스위치를 구성하는 MOS 트랜지스터에서, 게이트-소스간 전압을 하나의 트랜지스터의 적정한 작동 범위 내에 둘 수 있다.
이 때문에, 상기 DA 변환 회로(37)의 각 스위치를 PchMOS 트랜지스터 혹은 NchMOS 트랜지스터의 1개의 트랜지스터로 구성할 수 있게 된다. 따라서, 종래와 같이 1개의 스위치를 2개의 트랜지스터를 조합하여 형성하는 경우와 비교하여, 사용하는 트랜지스터의 수를 절반으로 할 수 있으므로, DA 변환 회로(37)의 레이아웃 면적을 작게 하여, 액정 구동 회로의 소형화에 기여할 수 있다.
또한, 상기 DA 변환 회로(37)에서의 DA 변환부(371·372)에서는 모든 스위치가 PchMOS 트랜지스터 혹은 NchMOS 트랜지스터 1 종류의 트랜지스터만으로 구성되어 있다. 이 때문에, DA 변환부(371·372) 각각에서, 기판 전위를 적절하게 설정함으로써 백 게이트 효과에 의한 전압 강하를 무시할 수 있어, DA 변환 처리의 스위칭에 따른 소비 전력을 저감시킬 수 있다.
상기 DA 변환 회로(37)로부터의 출력은 출력 회로(38)에 공급되어, 해당 출력 회로(38)로부터 각 출력 단자(40)에 공급되지만, 본 실시의 형태1에 따른 구성에서는 출력 회로(38)는 입력단의 차동쌍이 NchMOS 트랜지스터로 구성된 전압 팔로워 회로, 즉 연산 증폭기(381)(제1 출력 수단 : 도 8 참조)와, 입력단의 차동쌍이 PchMOS 트랜지스터로 구성된 전압 팔로워 회로, 즉 연산 증폭기(382)(제2 출력 수단 : 도 8 참조)를 구비하고 있다.
그리고, DA 변환부(371)로부터의 출력은 연산 증폭기(381)에 입력되고, DA 변환부(372)로부터의 출력은 연산 증폭기(382)에 입력된다. 또한, 연산 증폭기(381)와 연산 증폭기(382) 각각의 출력은 접속되어 있다.
또한, 연산 증폭기(381·382) 각각은, 제어 신호에 의해 그 동작/비동작의 전환을 행하는 전환 수단을 포함하고 있다. 이 때문에, 계조 표시용 데이터의 최상위 비트(MSB)의 값에 따라 어느 한쪽을 동작 상태로 함과 함께, 다른 쪽을 비동작 상태로 함으로써, 소비 전력의 삭감화를 도모할 수 있게 된다.
표 1에 64 계조 표시인 경우를 예로 들어, 계조(0∼63)와 계조 표시 데이터(6bit)와 계조 표시용 데이터 최상위 비트(MSB)의 관계를 나타낸다.
표 1에 도시한 바와 같이, 계조 표시용 데이터의 최상위 비트(MSB)는, 계조 표시용 데이터가 00H∼1FH(16 진법 표시)에서는 0(Low 레벨), 20H∼3FH에서는 1(High 레벨)이 된다.
이 때문에, 2개로 나눈 중간 전압 중, 낮은 전압 영역, 즉 계조 표시용 데이터 00H∼1FH에서는 연산 증폭기(382)가 동작하고, 연산 증폭기(381)는 동작하지 않는다. 이어서, 2개로 나눈 중간 전압 중, 높은 전압 영역, 즉 계조 표시용 데이터 20H∼3FH에서는 연산 증폭기(381)가 동작하고, 연산 증폭기(382)는 동작하지 않는다.
여기서, 00H의 계조 표시용 데이터에 대한 액정 구동 출력 전압을 최저위의 전압, 3FH의 계조 표시용 데이터에 대한 액정 구동 출력 전압을 최고위의 전압으로 설정한 경우를 도 10에 도시한다.
도 10에 도시한 바와 같이, 연산 증폭기(382)는 높은 전압으로 출력에 왜곡을 발생시키고, 한편 연산 증폭기(381)는 낮은 전압으로 출력에 왜곡을 발생시킨다. 이 때문에, 종래 기술에서는 2개의 연산 증폭기를 동시에 동작시킴으로써 왜곡이 없는 입출력 동작을 실현시켰다.
이것에 대하여, 본 실시의 형태1에 따른 구성에서는, 출력 회로(38)는 낮은 전압 영역에서는 Pch 입력에 의한 연산 증폭기(382)를 동작시키고, Nch 입력에 의한 연산 증폭기(381)는 동작을 정지시킨다. 반대로, 높은 전압 영역에서는 Nch 입력에 의한 연산 증폭기(381)를 동작시키고, Pch 입력에 의한 연산 증폭기(382)는 동작을 정지시킨다. 이에 의해, 상기 연산 증폭기(381·382)를 적정한 출력이 가능한 범위만으로 사용함으로써 입출력에 왜곡이 없는데, 즉 계조 표시 품위가 좋은 표시를 실현함과 함께, 또한 항상 연산 증폭기(381·382)의 한쪽만을 사용함으로써 저소비 전력화를 도모할 수 있다.
도 11에, 상기 연산 증폭기(381)의 일례로서 입력단의 차동쌍이 NchMOS 트랜지스터의 차동 증폭 회로인 구성을 도시한다. 또한, 도 12에 상기 연산 증폭기(382)의 일례로서 입력단의 차동쌍이 PchMOS 트랜지스터의 차동 증폭 회로인 구성을 도시한다.
도 11 및 도 12에서는, DIS 단자에는 표시 데이터의 최상위 비트(MSB)가 입력되고, DISN 단자에는 도시하지 않은 인버터 회로를 통하여 반전된 표시 데이터의 최상위 비트(MSB)가 입력되어 있다. 또한, 도 11 중 VB, 도 12 중 VBP는 동작점을 정하는 차동쌍을 흐르는 정전류값을 설정하는 전압 입력 단자이다.
도 11에서는, 표시 데이터의 최상위 비트(MSB)가 High 레벨(Vdd 레벨)일 때, NchMOS 트랜지스터(3811·3812)가 ON 상태로 되어, 동작 전류가 공급됨과 함께, NchMOS 트랜지스터(3813) 및 PchMOS 트랜지스터(3814)는 OFF 상태로 되기 때문에 통상의 차동 증폭 회로로서 동작한다.
반대로, 최상위 비트(MSB)가 Low 레벨(GND 레벨)일 때, NchMOS 트랜지스터(3811·3812)가 OFF 상태로 되어, 동작 전류의 공급이 정지됨과 함께, NchMOS 트랜지스터(3813) 및 PchMOS 트랜지스터(3814)는 ON 상태가 된다. 이 때문에, 출력단의 NchMOS 트랜지스터(3815)와 PchMOS 트랜지스터(3816)가 OFF 상태로 되고, 즉 출력이 하이 임피던스 상태가 된다.
도 12에서는 표시 데이터의 최상위 비트(MSB)가 Low 레벨(GND 레벨)이면, PchMOS 트랜지스터(3821·3822)가 ON 상태로 되어, 동작 전류가 공급됨과 함께, PchMOS 트랜지스터(3823) 및 NchMOS 트랜지스터(3824)는 OFF 상태로 되기 때문에 통상의 차동 증폭 회로로서 동작한다.
반대로, 표시 데이터의 최상위 비트(MSB)가 High 레벨(Vdd 레벨)이면, PchMOS 트랜지스터(3821·3822)가 OFF 상태로 되어, 동작 전류의 공급이 정지됨과 함께, PchMOS 트랜지스터(3823) 및 NchMOS 트랜지스터(3824)는 ON 상태가 된다. 이 때문에, 출력단의 PchMOS 트랜지스터(3825)와 NchMOS 트랜지스터(3826)가 OFF 상태로 되고, 즉 출력이 하이 임피던스 상태가 된다.
따라서, 이들 차동 증폭 회로를 이용하여, 역상 입력 단자와 출력을 접속함으로써 전압 팔로워 회로로서 사용하고 있다.
[실시 형태2]
본 발명의 다른 실시의 일 형태에 대하여 도면에 기초하여 설명하면, 이하와 같다.
실시 형태1에 따른 표시 구동 장치인 소스 드라이버(12)에서는, 기준 전압 발생 회로(36)는 최대값의 참조 전압 V'64 및 최소값의 참조 전압 V'0이 입력되는 단자에 외부로부터 참조 전압을 입력하고, 저항 분할 회로에 의해 64가지의 전압을 생성하고 있다. 이 때, 참조 전압 V'64로서는 전원 전압 Vcc가, 한편, 참조 전압 V'0으로서는 GND가 입력되고, 기준 전압 발생 회로(36)로부터의 출력이 되는 각 계조 표시용 기준 전압의 레벨은 고정된다.
또한, 상기 표시 구동 장치를 예를 들면 액정 표시 장치에 적용하는 경우, 고 품위의 화상 표시를 행하기 위해서는, 액정 재료의 종류나 액정 패널의 화소 수에 따라 액정 패널에의 구동 전압의 최적화를 행하는 것이 필요하다. 또한, 액정 모듈마다 각기 다른 구동 전압의 생성이 필요하다.
또한, 액정 표시에서 계조 표시를 행하는 경우에는, 최적의 γ보정을 행하는 것도 필요하다. γ 보정을 행하는 경우의 액정 구동 출력 전압의 절선 특성은, 액정 재료의 종류나 액정 패널의 화소 수에 따라 다르며, 액정 모듈마다 다르다.
따라서, 소스 드라이버에 내장되는 계조 표시용 기준 전압 발생 회로의 저항 분할비가, 소스 드라이버의 설계 단계에서 결정되면, 적용하는 액정 모듈의 액정 재료의 종류나 액정 패널의 화소 수에 따라 γ 보정 특성을 변경하려는 경우, 그때마다 소스 드라이버를 다시 만들어야한다.
혹은, 적용하는 액정 모듈의 액정 재료의 종류나 액정 패널의 화소 수에 따라 γ 보정 특성을 변경하는데 대응하며, 예를 들면 일본국 공개 특허 공보인 특개평6-348235호 공보(공개일 1994년 12월 22일)에 기재된 회로 구성과 같이, 기준 전압 발생 회로로부터 최대값 VH 및 최소값 VL을 입력시켜, 복수의 중간조 전압을 조정하는 방법도 생각할 수 있다.
그러나, 상기 공보의 구성에서는 기준 전압 조정 수단을 형성함에 따라 단자 수가 증가하거나, 소비 전력이 커지고, 또한 회로 규모가 큰 버퍼 회로가 많아지기 때문에, 칩 사이즈가 커지고 제조 비용이 증가함과 함께, 소비 전력도 커진다는 문제가 있다.
본 실시의 형태2에 따른 표시 구동 장치는 제조 비용을 증가시키지 않고 액정 재료나 액정 패널의 특성에 따라 γ 보정 특성을, 해당 γ 보정값 전압 범위 내에서 용이하게 변경 가능하게 한다. 이 때문에, 본 실시의 형태2에 따른 액정 표시 장치에서는, 도 1에 도시한 소스 드라이버(12)를 대신하여, 도 18에 도시한 소스 드라이버(17)가 이용된다. 또한, 본 실시의 형태2에서 설명하는 액정 표시 장치에서의 다른 액정 패널의 구성 및 액정 구동 파형에 대해서는 실시 형태1에서 설명한 구성과 동일하기 때문에, 여기서는 그 설명을 생략한다.
도 18은, 본 실시의 형태2에 따른 액정 구동 장치로서의 소스 드라이버(17)의 개략 구성을 도시하고 있다. 상기 소스 드라이버(17)는 입력 래치 회로(31), 시프트 레지스터 회로(32), 샘플링 메모리 회로(33), 홀드 메모리 회로(34), 레벨 시프터 회로(35), 기준 전압 발생 회로(41), DA 변환 회로(37), 출력 회로(38), 및 셀렉터 회로(39)(분리 수단)를 구비하고 있다. 상기 소스 드라이버(17)에서, 기준 전압 발생 회로(41) 외에는, 실시 형태1에서의 소스 드라이버(12)와 마찬가지의 구성이기 때문에 상세한 설명은 생략한다.
기준 전압 발생 회로(41)는, 도 19에 도시한 바와 같이 액정 구동 전원(15) (도 2 참조)으로부터의 참조 전압 VR(최대 참조 전압 VH 및 최소 참조 전압 VL)에 기초하여, 후술하는 저항 분할 회로에서의 γ 보정값을 조정하기 위한 조정용 증폭기(411)와, 정극성 및 부극성의 교류 구동에 대응하기 위한 2개의 저항 분할 회로(412 : 제1 기준 전압 발생부) 및 저항 분할 회로(413 : 제2 기준 전압 발생부)를 갖고 있다. 저항 분할 회로(412·413)는 각각 정극성 및 부극성 계조 표시용 각종 아날로그 전압(즉, 기준 전압)을 발생시킨다.
또한, 상기 2개의 저항 분할 회로(412·413)는, 컨트롤러(14)로부터 입력되는 입력 극성 반전 신호 PLO의 극성에 따라 어느 한쪽의 저항 분할 회로가 선택되고, 선택된 저항 분할 회로를 이용하여 정극성 또는 부극성의 기준 전압을 발생시키도록 구성되어 있다.
상기 저항 분할 회로(412)는, 정극성에 대응하기 위한 것으로, 기준이 되는 γ 보정을 행하기 위한 저항비를 갖는 저항 소자 RP0∼RP5와, 극성 반전용 신호 PLO에 의해 제어되는 아날로그 스위치 SA로 구성되어 있다. 통상, 상기 저항 소자 RP0∼RP5는 고저항의 Poly(폴리) Si으로 형성되어 있다.
저항 소자 RP0∼RP5 중, RP0에서의 한쪽의 접속점에는, 조정용 증폭기(411)에서의 제1 버퍼 증폭기(414)를 통하여, 최상위 전압 입력 단자 VH가 접속된다. 또한, 저항 RP0의 타단에는 저항 RP1이 접속된다.
저항 소자 RP1∼RP4의 각각은, 복수 라인의 저항 소자가 직렬로 접속되어 구성되어 있다. 예를 들면, 저항 RP1에 대하여 설명하면, 도시하지는 않았지만, 15개의 저항 소자가 직렬로 접속되어 저항 RP1이 구성되어 있다. 또한, 다른 저항 RP2∼RP4에 대해서도 16개의 저항 소자가 직렬 접속되어 저항 RP2∼RP4가 구성되어 있다.
RP4의 타단에는 RP5가 접속되고, 그리고 저항 RP5에서의 저항 RP4의 접속점과는 반대측에는, 아날로그 스위치 SA를 사이에 끼워 최하위 전압 입력 단자 VL에 접속된 조정용 증폭기(411)의 제2 버퍼 증폭기(415)로부터의 출력이 접속된다.
따라서, 상기 저항 소자 RP0∼RP5에서는, 합계 65개의 저항 소자가 직렬로 접속되어 구성된다.
한편, 상기 저항 분할 회로(413)는 부극성에 대응하기 위한 것으로, 기준이되는 γ 보정을 행하기 위한 저항비를 갖는 저항 소자 RN0∼RN5와, 극성 반전용 신호 PLO에 의해 제어되는 아날로그 스위치 SB로 구성되어 있다. 통상, 상기 저항 소자 RN0∼RN5는 고저항의 Poly(폴리) Si에 의해 형성되어 있다.
저항 소자 RN0∼RN5 중 RN0에서의 한쪽 접속점에는, 조정용 증폭기(411)에서의 제2 버퍼 증폭기(415)를 통하여, 최하위 전압 입력 단자 VL이 접속된다. 또한, 저항 RN0의 타단에는 저항 RN1이 접속된다.
저항 소자 RN1∼RN4 각각은, 복수 라인의 저항 소자가 직렬로 접속되어 구성되어 있다. 예를 들면, 저항 RN1에 대하여 설명하면, 도시는 하지 않았지만, 15개의 저항 소자가 직렬 접속되어 저항 RN1이 구성되어 있다. 또한, 다른 저항 RN2∼RN4에 대해서도 16개의 저항 소자가 직렬 접속되어 저항 RN2∼RN4가 구성되어 있다.
RN4의 타단에는 RN5가 접속되고, 그리고 저항 RN5에서의 저항 RN4의 접속점과는 반대측에는, 아날로그 스위치 SB를 사이에 끼워 최상위 전압 입력 단자 VH에 접속된 조정용 증폭기(411)의 제1 버퍼 증폭기(414)로부터의 출력이 접속된다.
따라서, 상기 저항 소자 RN0∼RN5에서는, 합계 65개의 저항 소자가 직렬로 접속되어 구성된다.
계속해서, 상기 기준 전압 발생 회로(41)의 동작의 구체예에 대하여 설명한다.
상기 기준 전압 발생 회로(41)에 대하여 입력되는 전압은, 최상위의 참조 전압 VH와 최하위의 참조 전압 VL과의 2 종류이며, 이들 참조 전압이 2개의 전압 입력 단자 VH·VL로부터 입력된다. 여기서, 종래 또는 실시 형태1의 기준 전압 발생 회로에서, 입력되는 최상위의 참조 전압 및 최하위의 참조 전압으로는, 전원 전압 및 GND 전압이 입력되어 있었다. 이것에 대하여, 본 실시의 형태2에 따른 기준 전압 발생 회로(41)에서는 최상위의 참조 전압 VH 및 최하위의 참조 전압 VL 각각에 임의의 DC 전압이 입력 가능하다.
상술한 바와 같이, γ 보정을 행하는 경우의 액정 구동 출력 전압의 절선 특성은, 액정 재료의 종류나 액정 패널의 화소 수에 따라 각기 다르지만, 계조값이 동일하면, 그 특성 곡선에서의 각 계조 사이에서의 전압비는 동일한 것이 된다. 이 때문에, 이론적으로는 기준 전압 발생 회로에서의 최상위 전압 입력 단자 VH 및 최하위 전압 입력 단자 VL에 입력되는 전압값을 조정하면 원하는 γ보정을 행할 수 있다. 즉, 최상위 전압 입력 단자 VH 및 최하위 전압 입력 단자 VL에 각각 임의의 크기의 DC 전압을 입력함으로써, 저항 분할 회로(412·413)에서의 바이어스값(계조 표시용 아날로그 전압값)을 용이하게 조정할 수 있다.
그러나, 실제로는 액정 표시 부하(화소)는 용량성 부하이기 때문에, 계조 표시용 아날로그 전압의 각 레벨의 안정도가 중요해진다. 그 때문에, 최상위 전압 입력 단자 VH 및 최하위 전압 입력 단자 VL로부터 입력되는 전압을, 조정용 증폭기(411)에 구비된 제1 및 제2 버퍼 증폭기(414, 415)를 통하여, 최대 전압 및 최소 전압이 입력되는 라인의 저항에 입력함으로써, 입력 전압을 저임피던스 변환하여 용량 부하로의 충방전 시의 전압 변동을 없애어, 계조 표시용 아날로그 전압의 안정화를 실현하고 있다.
또한, 상기 구성으로는 최상위 입력 전압 VH와 최하위 입력 전압 VL에만 버퍼 증폭기가 구비되어 있기 때문에, 종래 기술과 비교하여 두개의 버퍼 회로밖에 증가하지 않고, 큰 소비 전력의 증대를 초래하지는 않는다.
이상과 같이, 본 실시의 형태2의 구성에서는, 도 14에 도시한 종래의 기준 전압 발생 회로(1019)와 마찬가지로, 9 종류의 참조 전압 V'0, V'8, …, V'56 , V'64에 대응하는 9개의 중간조 전압 입력 단자를 설치할 필요는 없으며, 상기 중간 전압을 해당 계조 표시 기준 전압 발생 회로 내에서 생성하여 조정할 수 있다.
또한, 최상위 전압 입력 단자 VH와 최하위 전압 입력 단자 VL에 접속된 조정용 증폭기(411)는 저항 분할 회로(412·413)의 저항값을 더 높일 수 있어, 분할 저항에 흐르는 전류값을 억제할 수 있다.
또한, 종래 기술과 같이 최상위 전압 입력 단자 VH 및 최하위 전압 입력 단자 VL에는 전원 전압이나 GND 전압이 입력되는 것이 아니기 때문에, 기준 전압 발생 회로(41) 내부에 버퍼 증폭기를 구비함으로써, 외부의 전압 생성 수단의 출력 임피던스를 작게 할 수 있어, 해당 전압 생성 수단의 출력단의 부담을 저감시킨다.
또한, 상기 저항 분할 회로(412 및 413)는 액정 구동 출력의 극성 반전용 단자 PLO로부터 공급되는 극성 반전용 신호 PLO의 "High" 혹은 "Low"의 극성에 따라 한쪽 동작이 선택된다. 즉, 극성 반전용 신호 PLO의 "High" 혹은 "Low"의 극성에 따라, 저항 분할 회로(412 및 413) 내에 형성된 아날로그 스위치 SA 및 SB의 어느 한쪽을 개방 상태로 하고(다른 쪽은 차단 상태), 저항 분할 회로(412 및 413) 양방이 차단되지 않게 동작하도록 구성되어 있다. 여기서의 아날로그 스위치 SA 및 SB는 인가 전압 "High"가 아날로그 스위치의 게이트에 인가됨으로써 도통 상태로 된다.
상기 기준 전압 발생 회로(41)로부터 출력되는 기준 전압은, 실시 형태1과 마찬가지로, 출력 전압의 고저에 의해 2개의 그룹으로 나누어져 셀렉터 회로(39)에 입력된다. 도 18에 도시한 셀렉터 회로(39), DA 변환 회로(37), 및 출력 회로(38)의 구성 및 동작은 실시 형태1에서 설명한 소스 드라이버(12)와 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
본 실시의 형태2에 따른 표시 구동 장치에서는, 외부로부터의 참조 기준 전압에 기초하여 γ 보정값을 해당 γ 보정값 전압 범위 내에서 용이하게 조정할 수 있는 것을 특징으로 한다. 그러나, 액정 모듈에 의해서는 그 때마다, 전원 회로로부터의 기준 전압을 새로 다시 만들 필요성이 예상된다.
이 때문에, 도 20에 도시한 바와 같이, 최상위 전압 입력 단자 VH와 최하위 전압 입력 단자 VL의 2개의 전압 입력 단자에 각각 기준 전압을 조정하기 위한 조정용 볼륨(예를 들면, 전자 볼륨 : 42, 43)을 기준 전압 발생 회로(41)에 대하여 외부 부착의 형태로 구성할 수도 있다. 상기 구성에 의해, 기준 전압 발생 회로(41)에서의 전원 회로를 새로 다시 만들지 않고 γ보정값을 용이하게 조정할 수 있다.
또한, 기준 전압 발생 회로(41)의 또 다른 저소비 전력화를 꾀하기 위해, 도 21에 도시한 구성으로 할 수도 있다.
도 21에 도시한 구성의 표시 구동 장치로서의 소스 드라이버(41')는 조정용 증폭기(411)에서 최상위 전압 입력 단자 VH와 최하위 전압 입력 단자 VL 각각에 접속되는 제1 및 제2 버퍼 증폭기(414, 415)가 제어 단자 C에 인가되는 전압에 따라 동작하거나 혹은 정지하도록 구성되어 있다.
소스 드라이버(41')의 동작으로는, 우선 1수평 기간 내에 아날로그 스위치 SA·SB의 게이트에 접속된 제어 단자 C에 인가 전압 "High"가 공급되면 제1 및 제2 버퍼 증폭기(414, 415) 양방이 도통 상태로 되며, 통상대로 정극성 및 부극성에 대응한 64가지의 기준 전압이 생성된다. 한편, 제어 단자 C에 인가 전압 "Low"이 공급되면 제1 및 제2 버퍼 증폭기(414, 415)의 양방이 비도통 상태로 되어, 해당 제1 및 제2 버퍼 증폭기(414, 415)는 동작이 정지된다.
이와 같이 버퍼 증폭기(414, 415)의 동작/비동작의 전환은, 예를 들면 이하와 같이 행하는 것이 적합하다. 예를 들면, 일정 시간 TI(TI는, 1 수평 기간 내의 값으로 함)가 경과하여, 화소 용량에의 충방전이 종료하면, 버퍼 증폭기(414, 415)의 동작이 정지 상태로 되는 제어 신호를 입력하여, 수직 동기 블랭킹 기간에 버퍼 증폭기(414, 415)의 동작을 정지시키는 등의 제어에 의해 버퍼 증폭기(414, 415)에서의 소비 전력을 저감시킬 수 있다.
혹은, 예를 들면 휴대 전화 등의 휴대 기기에서 액정 표시 장치를 사용할 때, 대기 시간 등으로 화면이 정지 화면에서 주사 신호를 멈춘 경우에 버퍼 증폭기(414, 415)의 동작을 정지시키는 것도 효과가 있다.
또한, 본 실시의 형태1 및 2의 설명에서는, 출력 회로로서 전압 팔로워 회로를 이용한 것을 예시했지만, 전압 팔로워 회로 외에 비반전 차동 증폭 회로 혹은 반전 증폭 회로를 출력 회로로서 사용해도 된다.
이 경우에는, 출력 회로에서 계조 표시용 전압을 증폭시킬 수 있기 때문에, 도 1에서 도시한 레벨 시프터 회로(35)가 불필요해지며, 회로 삭감이 가능해짐과 함께, 또한 고전압을 인가하는 표시 장치에도 사용할 수 있다.
또한, 본 실시의 형태1 및 2에서는 라인 반전 구동 방식으로 설명했지만, 본 발명은 특별히 이것에는 한정되지 않으며, 프레임 반전이라도 무방하며, 화소 단위로 반전시키는 도트 반전 구동 방식이라도 무방하다. 이들 반전 방식에 따라, 입력 극성 반전 신호 PLO에 의해 각 회로의 전환 동작을 적시에 변경할 수 있다.
또한, 본 실시의 형태1 및 2에 따른 구동 회로는, 액정 패널의 프레임 영역에 테이프 캐리어 패키지 형태의 드라이버를 실장하는 예로 설명했지만, 본 발명은 이것에 한정되는 것은 아니며, 예를 들면 드라이버 IC 칩의 범프를 직접 액정 패널의 ITO 단자 위에 ACF를 통하여 실장해도 되며, 또한 액정 패널 위에 CGS 등에 의해 회로를 형성해도 된다.
또한, 본 발명에 따른 구동 회로는, 액정 표시 장치에 한하지 않고, 매트릭스 형식으로 배치된 화소를 갖고, 계조 표시를 화소에의 인가 전압을 바꿈으로써 실현하는 표시 장치이며, 표시 장치의 신뢰성 확보를 위해, 표시 소자에의 인가 전압의 극성을 반전시키는 표시 장치에 유효하며, 특히 이러한 휴대용의 표시 장치에 적합하도록 사용할 수 있다.
이상과 같이, 본 발명의 표시 구동 장치는 액티브 매트릭스 방식의 표시 패널에 대하여, 소정의 주기로 극성이 반전됨과 함께, 표시 데이터에 따라 변조되는 계조 표시용 전압을 해당 표시 패널의 데이터 신호선에 인가하는 표시 구동 장치에서, 계조 수만큼의 기준 전압을 발생시키는 기준 전압 발생 수단과, 상기 기준 전압 발생 수단에 의해 발생된 계조 수만큼의 기준 전압을, 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리하는 분리 수단과, 상기 분리 수단에 의해 분리된 고전압측의 기준 전압의 입력을 받고, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 고전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제1 DA(디지털- 아날로그) 변환 수단과, 상기 분리 수단에 의해 분리된 저전압측의 기준 전압의 입력을 받아, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 저전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제2 DA 변환 수단을 포함하는 것을 특징으로 한다.
또한, 상기 표시 구동 장치에서는, 상기 제1 DA 변환 수단은 PchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성되고, 상기 제2 DA 변환 수단은 NchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성할 수 있다.
상기한 구성에 따르면, 상기 기준 전압 발생 수단은 계조 표시에 필요해지는 계조 수만큼의 기준 전압을 발생시키고, 이 기준 전압은 소정 주기로 극성이 반전한다. 상기 기준 전압 발생 수단에 의해 발생된 기준 전압은, 해당 기준 전압의 극성과 상관없이, 분리 수단에 의해 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리된다.
상기 분리 수단에 의해 분리된 기준 전압은, 고전압측의 기준 전압이 제1 DA 변환 수단에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력되고, 저전압측의 기준 전압이 제2 DA 변환 수단에 의해 하나의 기준 전압이 선택되어 계조 표시용 전압으로서 출력된다.
이 때문에, 상기 제1 DA 변환 수단에서는, 상기 계조 표시용 전압이 극성의 반전을 수반하는 것이어도, 항상 고전압측의 기준 전압에 대해서만 선택 동작을 행하면 된다. 따라서, 상기 제1 DA 변환 수단은, 예를 들면 PchMOS 트랜지스터와 같은 고전압의 입력에 대하여 적정하게 작동하는(저전압의 입력에 대해서는 왜곡이 생김) 스위치군으로써 구성될 수 있다.
또한, 상기 제2 DA 변환 수단은, 마찬가지의 이유에 의해 예를 들면 NchMOS 트랜지스터와 같은 저전압의 입력에 대하여 적정히 작동하는(고전압의 입력에 대해서는 왜곡이 생김) 스위치군으로써 구성될 수 있다.
이에 의해, 종래와 같이 저전압측에서 고전압측에 걸친 적정한 동작을 얻기 위해, 1개의 스위치를 2개의 트랜지스터를 조합하여 형성할 필요가 없어, DA 변환 처리에서 사용하는 스위치(예를 들면, 트랜지스터)의 수를 삭감시킬 수 있으며, DA 변환 처리에 따른 회로의 레이아웃 면적을 작게 하여, 표시 구동 회로의 소형화를 도모할 수 있다.
또한, 상기 제1 및 제2 DA 변환 수단의 각각이, PchMOS 트랜지스터 혹은 NchMOS 트랜지스터의 1 종류의 트랜지스터만으로 구성되는 것으로, 제1 및 제2 DA 변환 수단을 서로 다른 기판 위에 형성하고, 각각의 기판 전위를 적절하게 설정함으로써 백 게이트 효과에 의한 전압 강하를 무시할 수 있어, DA 변환 처리의 스위칭에 따른 소비 전력을 저감시킬 수 있다.
또한, 상기 표시 구동 장치에서는 상기 기준 전압 발생 수단은, 정극성의 기준 전압을 발생시키는 제1 기준 전압 발생부와, 부극성의 기준 전압을 발생시키는 제2 기준 전압 발생부를 구비하고 있으며, 상기 계조 표시용 전압의 극성 반전 주기에 따라, 상기 제1 및 제2 기준 전압 발생부의 동작을 전환하는 구성으로 하는 것이 바람직하다.
또한, 상기 표시 구동 장치에서는, 상기 제1 DA 변환 수단으로부터 출력되는 계조 표시용 전압이 입력되고, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제1 출력 수단과, 상기 제2 DA 변환 수단으로부터 출력되는 계조 표시용 전압이 입력되며, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제2 출력 수단을 포함하고, 상기 제1 및 제2 출력 수단의 출력이 접속되어 있음과 함께, 상기 표시 데이터의 최상위 비트의 값에 따라, 제1 및 제2 출력 수단의 어느 한쪽을 동작 상태로 하고 다른 쪽은 비동작 상태로 하는 구성으로 하는 것이 바람직하다.
또한, 상기 표시 구동 장치에서는, 상기 제1 출력 수단은, 입력단의 차동쌍이 NchMOS 트랜지스터인 차동 증폭 회로로 구성되고, 상기 제2 출력 수단은 입력단의 차동쌍이 PchMOS 트랜지스터인 차동 증폭 회로로 구성되도록 할 수 있다.
상기한 구성에 따르면, 상기 제1 출력 수단은 제1 DA 변환 수단으로부터 출력되는 계조 표시용 전압에 대하여 출력 동작을 행하기 때문에, 항상 고전압측의 계조 표시용 전압에 대해서만 출력 동작을 행하면 된다. 마찬가지로, 상기 제2 출력 수단은 항상 저전압측의 계조 표시용 전압에 대해서만 출력 동작을 행하면 된다.
이 때문에, 예를 들면 상기 제1 출력 수단이 입력단의 차동쌍이 NchMOS 트랜지스터인 차동 증폭 회로로 구성되고, 상기 제2 출력 수단이 입력단의 차동쌍이 PchMOS 트랜지스터인 차동 증폭 회로로 구성되는 경우에도, 상기 제1 및 제2 출력 수단 각각이 적정한 출력이 가능한 범위만으로 사용된다.
이에 의해, 입출력에 왜곡이 없는데, 즉 계조 표시 품위가 좋은 표시를 실현함과 함께, 또한 항상 제1 및 제2 출력 수단의 한쪽만을 사용함으로써 저소비 전력화를 도모할 수 있다.
또한, 상기 표시 구동 장치에서는, 상기 기준 전압 발생 수단은 전압이 서로 다른 2 종류의 입력 전압이 입력되고, 이들 입력 전압값 사이의 전압값을 갖는 계조 수만큼의 기준 전압을 저항 분할에 의해 생성하는 것이며, 상기 입력 전압은 버퍼 증폭기를 통하여 해당 기준 전압 발생 수단에 입력되는 구성으로 할 수 있다.
상기한 구성에 따르면, 기준 전압 발생 수단은 저항 분할에 의해 생성된 복수 레벨의 기준 전압의 각각을, 조정용 버퍼 증폭기에 의해 외부로부터의 기준 전압에 기초하여 γ보정값을 해당 γ보정값 전압 범위 내에서 용이하게 조정할 수 있다. 이 때문에, 표시 구동 장치(예를 들면, 소스 드라이버)를 다시 만들지 않고, 예를 들면 본 발명을 액정 표시 장치에 적용한 경우, 액정 재료나 액정 패널의 특성에 맞추어 γ보정을 간단히 조정할 수 있다.
또한 상기 기준 전압 발생 수단과 버퍼 증폭기와의 구성에 의해 원하는 중간 전압을 발생시킬 수 있기 때문에, 중간조 기준 전압을 외부로부터 공급받을 필요는 없다. 따라서, 회로 규모의 축소나 단자 수의 삭감을 도모할 수 있어서, 해당 표시 구동 장치의 제조 비용을 억제할 수 있다.
또한, 상기 표시 구동 장치는, 상기 기준 전압 발생 수단의 입력단에서 조정용 볼륨을 구비하며, 상기 기준 전압 발생 수단에 입력되는 2 종류의 입력 전압의 각각은 그 전압값이 상기 조정용 볼륨에 의해 임의로 조정 가능한 구성으로 할 수 있다.
예를 들면, 액정 모듈에 의해서는 그때마다, 전원 회로에서의 기준 전압을 새로 다시 만들 필요성이 예상되지만, 상기한 구성에 따르면, 기준 전압 발생 수단에서의 전원 회로를 새로 다시 만들지 않고 γ 보정값을 용이하게 조정할 수 있다.
또한, 상기 표시 구동 장치에서는, 상기 버퍼 증폭기는 외부 제어 단자로부터 공급되는 제어 신호에 따라, 동작 또는 정지를 선택할 수 있는 구성으로 할 수 있다.
상기한 구성에 따르면, 기준 전압 발생 수단에서의 또 다른 저소비 전력화를 도모할 수 있다.
발명의 상세한 설명에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 분명히 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석해서는 안되며, 본 발명의 사상과 다음에 기재하는 특허 청구 사항의 범위 내에서, 다양하게 변경하여 실시할 수 있는 것이다.
본 발명에 따르면, 전압 변조 방식에 의한 계조 표시를 행하는 표시 장치에 있어서, 회로의 소형화, 또한 소비 전력의 저감을 실현할 수 있는 표시 구동 장치 및 이것을 이용한 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태를 도시한 것으로, 액정 구동 장치의 구성을 도시한 블록도.
도 2는 상기 액정 구동 장치를 이용한 액정 표시 장치의 구성을 도시한 블록도.
도 3은 상기 액정 표시 장치에서의 액정 패널의 개략 구성을 도시한 회로도.
도 4는 상기 액정 표시 장치에서의 액정 구동 파형의 일례를 도시한 파형도.
도 5는 상기 액정 표시 장치에서의 액정 구동 파형의 일례를 도시한 파형도.
도 6은 상기 액정 구동 장치에서의 기준 전압 발생 회로의 구성을 도시한 회로도.
도 7은 TFT 액정의 액정 구동 전압과 휘도와의 관계를 도시한 전압 휘도 특성도.
도 8은 상기 액정 구동 장치에서의 기준 전압 발생 회로, 셀렉터 회로, DA 변환 회로, 및 출력 회로의 구성을 도시한 블록도.
도 9는 상기 액정 구동 장치에서의 DA 변환 회로의 구성을 도시한 회로도.
도 10은 액정 구동 출력 전압 및 계조의 특성과, 출력 회로에서의 출력 가능 범위의 관계를 도시한 그래프.
도 11은 입력단의 차동쌍이 NchMOS 트랜지스터의 차동 증폭 회로의 구성예를 도시한 회로도.
도 12는 입력단의 차동쌍이 PchMOS 트랜지스터의 차동 증폭 회로의 구성예를 도시한 회로도.
도 13은 종래의 액정 구동 장치의 구성을 도시한 블록도.
도 14는 종래의 액정 구동 장치에서의 기준 전압 발생 회로의 구성을 도시한 회로도.
도 15는 상기 기준 전압 발생 회로가 포함하는 저항 분할 회로의 구성을 도시한 회로도.
도 16은 종래의 액정 구동 장치에서의 기준 전압 발생 회로, DA 변환 회로, 및 출력 회로의 구성을 도시한 회로도.
도 17은 γ 보정을 행한 경우에서의 계조 표시 데이터와 액정 구동 출력 전압과의 관계를 도시한 그래프.
도 18은 본 발명의 다른 실시 형태를 도시한 것으로, 액정 구동 장치의 구성을 도시한 블록도.
도 19는 상기 액정 구동 장치에서의 기준 전압 발생 회로의 구성을 도시한 회로도.
도 20은 상기 액정 구동 장치에서의 기준 전압 발생 회로의 다른 구성을 도시한 회로도.
도 21은 상기 액정 구동 장치에서의 기준 전압 발생 회로의 또 다른 구성을 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 소스 드라이버
31 : 입력 래치 회로
32 : 스프트 레지스터 회로
33 : 샘플링 메모리 회로
34 : 홀드 메모리 회로
35 : 레벨 시프터 회로
36 : 기준 전압 발생 회로

Claims (16)

  1. 액티브 매트릭스 방식의 표시 패널에 대하여, 소정의 주기로 극성이 반전됨과 함께, 표시 데이터에 따라서 변조되는 계조 표시용 전압을 해당 표시 패널의 데이터 신호선에 인가하는 표시 구동 장치에 있어서,
    계조 수만큼의 기준 전압을 발생시키는 기준 전압 발생부와,
    상기 기준 전압 발생부에 의해 발생시켜진 계조 수만큼의 기준 전압을, 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리하는 분리부와,
    상기 분리부에 의해 분리된 고전압측의 기준 전압의 입력을 받고, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 고전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제1 DA 변환부와,
    상기 분리부에 의해 분리된 저전압측의 기준 전압의 입력을 받아, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 저전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제2 DA 변환부와,
    상기 제1 DA 변환부로부터 출력되는 계조 표시용 전압이 입력되고, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제1 출력부와,
    상기 제2 DA 변환부로부터 출력되는 계조 표시용 전압이 입력되며, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제2 출력부
    를 포함하고,
    상기 제1 및 제2 출력부의 출력이 접속되어 있음과 함께, 상기 표시 데이터의 최상위 비트의 값에 따라, 제1 및 제2 출력부의 어느 한쪽을 동작 상태로 하고 다른 쪽은 비동작 상태로 하는 표시 구동 장치.
  2. 제1항에 있어서,
    상기 제1 DA 변환부는 PchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성되고,
    상기 제2 DA 변환부는 NchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성되는 표시 구동 장치.
  3. 제1항에 있어서,
    상기 기준 전압 발생부는, 정극성의 기준 전압을 발생시키는 제1 기준 전압 발생부와, 부극성의 기준 전압을 발생시키는 제2 기준 전압 발생부를 포함하며,
    상기 계조 표시용 전압의 극성 반전 주기에 따라 상기 제1 및 제2 기준 전압 발생부의 동작을 전환하는 표시 구동 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 출력부는 입력단의 차동쌍이 NchMOS 트랜지스터인 차동 증폭 회로로 구성되고,
    상기 제2 출력부는, 입력단의 차동쌍이 PchMOS 트랜지스터인 차동 증폭 회로로 구성되는 표시 구동 장치.
  6. 제1항에 있어서,
    상기 기준 전압 발생부는, 전압이 서로 다른 2 종류의 입력 전압이 입력되고, 이들 입력 전압값 사이의 전압값을 갖는 계조 수만큼의 기준 전압을 저항 분할에 의해 생성하고,
    상기 입력 전압은, 버퍼 증폭기를 통하여 해당 기준 전압 발생부에 입력되는 표시 구동 장치.
  7. 제6항에 있어서,
    상기 기준 전압 발생부의 입력단에 조정용 볼륨을 포함하며,
    상기 기준 전압 발생부에 입력되는 2 종류의 입력 전압의 각각은, 그 전압값이 상기 조정용 볼륨에 의해 임의로 조정 가능한 표시 구동 장치.
  8. 제6항에 있어서,
    상기 버퍼 증폭기는, 외부 제어 단자로부터 공급되는 제어 신호에 따라 동작 또는 정지를 선택할 수 있는 표시 구동 장치.
  9. 액티브 매트릭스 방식의 표시 패널에 대하여, 소정의 주기로 극성이 반전됨과 함께, 표시 데이터에 따라 변조되는 계조 표시용 전압을 해당 표시 패널의 데이터 신호선에 인가하는 표시 구동 장치를, 데이터선 구동 회로로서 이용하는 표시 장치에 있어서,
    상기 표시 구동 장치는,
    계조 수만큼의 기준 전압을 발생시키는 기준 전압 발생부와,
    상기 기준 전압 발생부에 의해 발생된 계조 수만큼의 기준 전압을, 고전압측의 기준 전압과 저전압측의 기준 전압으로 분리하는 분리부와,
    상기 분리부에 의해 분리된 고전압측의 기준 전압의 입력을 받고, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 고전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제1 DA 변환부와,
    상기 분리부에 의해 분리된 저전압측의 기준 전압의 입력을 받아, 표시 데이터에 따라 스위치의 ON/OFF를 제어함으로써, 입력된 저전압측의 기준 전압 중에서 하나의 기준 전압을 선택하여 계조 표시용 전압으로서 출력하는 제2 DA 변환부와,
    상기 제1 DA 변환부로부터 출력되는 계조 표시용 전압이 입력되고, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제1 출력부와,
    상기 제2 DA 변환부로부터 출력되는 계조 표시용 전압이 입력되며, 그 입력된 계조 표시용 전압을 액정 패널의 데이터 신호선에 출력하는 제2 출력부
    를 포함하고,
    상기 제1 및 제2 출력부의 출력이 접속되어 있음과 함께, 상기 표시 데이터의 최상위 비트의 값에 따라, 제1 및 제2 출력부의 어느 한쪽을 동작 상태로 하고 다른 쪽은 비동작 상태로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 DA 변환부는 PchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성되고,
    상기 제2 DA 변환부는 NchMOS 트랜지스터만으로 이루어지는 스위치군으로 구성되는 표시 장치.
  11. 제9항에 있어서,
    상기 기준 전압 발생부는, 정극성의 기준 전압을 발생시키는 제1 기준 전압 발생부와, 부극성의 기준 전압을 발생시키는 제2 기준 전압 발생부를 포함하며,
    상기 계조 표시용 전압의 극성 반전 주기에 따라, 상기 제1 및 제2 기준 전압 발생부의 동작을 전환하는 표시 장치.
  12. 삭제
  13. 제9항에 있어서,
    상기 제1 출력부는 입력단의 차동쌍이 NchMOS 트랜지스터인 차동 증폭 회로로 구성되고,
    상기 제2 출력부는 입력단의 차동쌍이 PchMOS 트랜지스터인 차동 증폭 회로로 구성되는 표시 장치.
  14. 제9항에 있어서,
    상기 기준 전압 발생부는, 전압이 서로 다른 2 종류의 입력 전압이 입력되고, 이들 입력 전압값 사이의 전압값을 갖는 계조 수만큼의 기준 전압을 저항 분할에 의해 생성하고,
    상기 입력 전압은, 버퍼 증폭기를 통하여 해당 기준 전압 발생부에 입력되는 표시 장치.
  15. 제14항에 있어서,
    상기 기준 전압 발생부의 입력단에 조정용 볼륨을 포함하며,
    상기 기준 전압 발생부에 입력되는 2 종류의 입력 전압 각각은, 그 전압값이 상기 조정용 볼륨에 의해 임의로 조정 가능한 표시 장치.
  16. 제14항에 있어서,
    상기 버퍼 증폭기는 외부 제어 단자로부터 공급되는 제어 신호에 따라, 동작 또는 정지를 선택할 수 있는 표시 장치.
KR10-2003-0003638A 2002-01-21 2003-01-20 표시 구동 장치 및 그것을 이용한 표시 장치 KR100516870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00011975 2002-01-21
JP2002011975 2002-01-21
JPJP-P-2002-00073127 2002-03-15
JP2002073127A JP3926651B2 (ja) 2002-01-21 2002-03-15 表示駆動装置およびそれを用いた表示装置

Publications (2)

Publication Number Publication Date
KR20030063206A KR20030063206A (ko) 2003-07-28
KR100516870B1 true KR100516870B1 (ko) 2005-09-26

Family

ID=26625582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0003638A KR100516870B1 (ko) 2002-01-21 2003-01-20 표시 구동 장치 및 그것을 이용한 표시 장치

Country Status (5)

Country Link
US (1) US7006114B2 (ko)
JP (1) JP3926651B2 (ko)
KR (1) KR100516870B1 (ko)
CN (1) CN1244898C (ko)
TW (1) TW583631B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643132B2 (en) * 2002-03-04 2010-01-05 Larry Holmberg Range finder
US6556245B1 (en) * 1999-03-08 2003-04-29 Larry Allan Holmberg Game hunting video camera
US7574824B2 (en) 2006-01-06 2009-08-18 Larry Holmberg Device mount for a firearm
JP4516280B2 (ja) * 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP4256717B2 (ja) * 2003-05-14 2009-04-22 シャープ株式会社 液晶駆動装置及び液晶表示装置
JP4448910B2 (ja) * 2003-06-05 2010-04-14 株式会社ルネサステクノロジ 液晶駆動方法、液晶表示システム及び液晶駆動制御装置
JP2005010276A (ja) * 2003-06-17 2005-01-13 Seiko Epson Corp ガンマ補正回路、液晶駆動回路、表示装置、電源回路
JP4079873B2 (ja) * 2003-12-25 2008-04-23 Ｎｅｃエレクトロニクス株式会社 表示装置用の駆動回路
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
JP4290627B2 (ja) * 2004-10-04 2009-07-08 シャープ株式会社 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
JP4472507B2 (ja) 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
KR100640617B1 (ko) 2004-12-21 2006-11-01 삼성전자주식회사 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버
JP2006178462A (ja) * 2004-12-21 2006-07-06 Samsung Electronics Co Ltd データによって制御される増幅器を備える集積回路装置及び該集積回路装置の動作方法
TW200625254A (en) * 2005-01-07 2006-07-16 Novatek Microelectronics Corp Reference voltage selection device and source driving device and display device using thereof
TWI307873B (en) * 2005-03-23 2009-03-21 Au Optronics Corp Gamma voltage generator and lcd utilizing the same
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
US20060238473A1 (en) * 2005-04-26 2006-10-26 Nec Electronics Corporation Display driver circuit and display apparatus
JP4721763B2 (ja) * 2005-04-26 2011-07-13 ルネサスエレクトロニクス株式会社 Ｄ／ａ変換回路、ディスプレイドライバ、及び表示装置
JP4647448B2 (ja) * 2005-09-22 2011-03-09 ルネサスエレクトロニクス株式会社 階調電圧発生回路
TWI298860B (en) * 2005-10-24 2008-07-11 Novatek Microelectronics Corp Apparatus for driving display panel and digital-to-analog converter thereof
KR100727410B1 (ko) * 2006-02-14 2007-06-13 한양대학교 산학협력단 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법
JP4947620B2 (ja) * 2006-02-17 2012-06-06 ルネサスエレクトロニクス株式会社 表示装置、データドライバ、及び表示パネル駆動方法
JP2008065286A (ja) * 2006-09-11 2008-03-21 Nec Lcd Technologies Ltd 液晶表示装置および液晶表示装置の制御方法
JP2008065244A (ja) * 2006-09-11 2008-03-21 Sony Corp 駆動回路および表示装置
KR101469468B1 (ko) * 2006-12-19 2014-12-08 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
JP4635020B2 (ja) * 2007-04-04 2011-02-16 株式会社東芝 階調電圧選択回路および表示制御回路
KR101394891B1 (ko) * 2007-05-22 2014-05-14 삼성디스플레이 주식회사 소스 드라이버 및 이를 포함하는 표시 장치
US20080309681A1 (en) * 2007-06-13 2008-12-18 Wei-Yang Ou Device and method for driving liquid crystal display panel
JP5211591B2 (ja) * 2007-09-10 2013-06-12 セイコーエプソン株式会社 データ線駆動回路、電気光学装置及び電子機器
KR20090084444A (ko) 2008-02-01 2009-08-05 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
JP2010169730A (ja) * 2009-01-20 2010-08-05 Renesas Electronics Corp 表示装置の駆動回路
JP2010204296A (ja) * 2009-03-02 2010-09-16 Rohm Co Ltd データドライバ回路およびそれを用いたディスプレイ装置
KR101667218B1 (ko) * 2009-06-09 2016-10-18 삼성전자주식회사 이상 전압 보호장치, 발광 모듈 및 디스플레이 장치
US8161674B2 (en) * 2009-06-16 2012-04-24 Larry Holmberg Electronic device mount system with strap
WO2011048723A1 (ja) * 2009-10-22 2011-04-28 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
JP5848912B2 (ja) 2010-08-16 2016-01-27 株式会社半導体エネルギー研究所 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2012093778A (ja) * 2011-12-20 2012-05-17 Seiko Epson Corp 基準電圧発生回路、データドライバ、表示装置及び電子機器
TWI467538B (zh) * 2012-07-05 2015-01-01 Novatek Microelectronics Corp 驅動電壓產生器及其數位類比轉換器
WO2014021150A1 (ja) * 2012-07-31 2014-02-06 シャープ株式会社 表示装置およびその駆動方法
CN103676256B (zh) * 2013-12-26 2016-03-02 合肥京东方光电科技有限公司 一种液晶显示面板的驱动方法、液晶显示面板及显示装置
US9536485B2 (en) * 2014-08-18 2017-01-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gamma voltage generating module and liquid crystal panel
US9780779B2 (en) * 2015-08-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
CN105047157B (zh) * 2015-08-19 2017-10-24 深圳市华星光电技术有限公司 一种源极驱动电路
JP2018041001A (ja) 2016-09-09 2018-03-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
CN107123401B (zh) 2017-04-19 2018-07-31 惠科股份有限公司 显示器及电子设备
CN111179797B (zh) * 2018-11-13 2021-11-02 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JP2590456B2 (ja) 1993-06-07 1997-03-12 日本電気株式会社 液晶表示装置
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
JP3433337B2 (ja) * 1995-07-11 2003-08-04 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイ用信号線駆動回路
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JP3369875B2 (ja) * 1996-11-12 2003-01-20 株式会社東芝 液晶駆動回路
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
JP2000003159A (ja) * 1998-06-15 2000-01-07 Oki Electric Ind Co Ltd 液晶ディスプレイの階調駆動回路
JP4454705B2 (ja) * 1998-06-19 2010-04-21 東芝モバイルディスプレイ株式会社 表示装置
JP2000137467A (ja) * 1998-11-04 2000-05-16 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP2000250490A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 液晶表示装置
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
JP3481166B2 (ja) * 1999-07-16 2003-12-22 松下電器産業株式会社 液晶駆動装置
JP3718607B2 (ja) 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
KR100344186B1 (ko) * 1999-08-05 2002-07-19 주식회사 네오텍리서치 액정표시장치의 소오스 구동회로 및 그 구동방법
JP4204728B2 (ja) * 1999-12-28 2009-01-07 ティーピーオー ホンコン ホールディング リミテッド 表示装置
JP4031897B2 (ja) * 2000-02-29 2008-01-09 株式会社日立製作所 液晶表示装置
US6483522B1 (en) * 2000-04-20 2002-11-19 Industrial Technology Research Institute Method and circuit for data driving of a display
JP4183222B2 (ja) * 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路

Also Published As

Publication number Publication date
CN1434431A (zh) 2003-08-06
JP3926651B2 (ja) 2007-06-06
US7006114B2 (en) 2006-02-28
TW200303516A (en) 2003-09-01
KR20030063206A (ko) 2003-07-28
TW583631B (en) 2004-04-11
CN1244898C (zh) 2006-03-08
US20030137526A1 (en) 2003-07-24
JP2003280596A (ja) 2003-10-02

Similar Documents

Publication Publication Date Title
KR100516870B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
KR100536871B1 (ko) 표시 구동 장치 및 그것을 이용한 표시 장치
JP3533185B2 (ja) 液晶ディスプレイの駆動回路
KR100375309B1 (ko) 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치
KR100405876B1 (ko) 액정 구동 장치 및 그것을 포함하는 액정 표시 장치
KR100471623B1 (ko) 계조 표시용 전압 발생 장치, 및 그것을 포함하는 계조표시 장치
JP3533187B2 (ja) カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
US6310616B1 (en) Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device
JP4425556B2 (ja) 駆動装置およびそれを備えた表示モジュール
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
JPH06295162A (ja) アクティブマトリックス型液晶表示装置
JP4256717B2 (ja) 液晶駆動装置及び液晶表示装置
KR20020059217A (ko) 디스플레이 구동장치 및 디스플레이 장치모듈
US7427880B2 (en) Sample/hold apparatus with small-sized capacitor and its driving method
JP3346323B2 (ja) 表示装置の駆動回路
JP2004117598A (ja) 液晶パネルの駆動方法、液晶表示装置及びモニタ
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
KR20060079044A (ko) 액정표시장치
JPH07121140A (ja) 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路
JPH11161245A (ja) 液晶駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee