JPH08327974A - 液晶表示素子のバイアス抵抗回路及び駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 ブリーダー抵抗部（バイアス抵抗回路）１０
を内蔵したＬＳＩチップ１において、汎用入力ポートＩ
１，Ｉ２の設定、つまり該汎用入力ポートにつながるＬ
ＳＩチップ外部の配線の構成のみにより、液晶表示素子
の駆動用電圧を発生するためのブリーダー抵抗部１０の
抵抗値を、外付け抵抗等を用いることなく、コストアッ
プを抑えて簡単に微調整できるようにする。 【構成】 あらかじめ表示用電圧を発生するためのブリ
ーダー抵抗部１０として、その抵抗値を微調整するため
の微調整用抵抗を、該微調整用抵抗を短絡及び短絡解放
するスイッチとともにＬＳＩチップ１の内部に作り込ん
でおき、ＬＳＩチップ１の汎用入力ポートＩ１，Ｉ２の
設定電位により、上記スイッチの開閉を行うようにし
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示素子のバイア
ス抵抗回路及び駆動装置に関し、特に液晶表示素子の駆
動用ＬＳＩチップ内に構成されたバイアス抵抗回路を、
その抵抗値をチップ外部からの信号等により調整可能に
構成したものに関する。

【０００２】

【従来の技術】従来から液晶表示素子のバイアス回路と
して、電源回路の２つの出力端子間に複数の分割抵抗を
直列に接続し、液晶表示素子の駆動に必要な複数の表示
用電圧を発生するようにしたものがある。

【０００３】例えば、特開平３−２７４０８９号公報や
特開平３−２７４０９０号公報には、このような分割抵
抗方式のバイアス回路において、液晶表示素子の駆動に
用いる補正電圧を調整する構成が開示されている。

【０００４】また、特開平４−１４９５９０号公報に
は、上記のような分割抵抗方式のバイアス回路におい
て、外乱光に応じて液晶表示デバイス（ＬＣＤ）の輝度
調整を自動的に行うよう構成したものが開示されてい
る。

【０００５】また、このような分割抵抗方式のバイアス
回路として、部品点数の削減により液晶表示装置の製造
コストの低減を図るため、分割抵抗を液晶表示素子の駆
動用ＬＳＩ内に組み込んだものもすでに開発されてい
る。

【０００６】ところが、分割抵抗をドライバＬＳＩ内に
組み込むと、ＬＳＩの製造上の理由から分割抵抗のばら
つきが大きくなるという問題がある。

【０００７】また、近年、液晶表示デバイス（ＬＣＤ）
を搭載した電卓等の小型電子機器では、上記のような表
示用電圧を発生するための分割抵抗を、ＣＰＵ内に内蔵
したものがあるが、このような分割抵抗内蔵型ＣＰＵに
おいても、上記ドライバＬＳＩと同様、分割抵抗の抵抗
値のばらつきが問題となっている。

【０００８】そこで、特開平４−３６１２２５号公報に
は、ドライバＬＳＩに組み込まれる複数の分割抵抗間で
の抵抗値の比率についてはそのばらつきが非常に小さい
という点に着目し、ドライバＬＳＩ内に差動増幅器を組
み込むことにより、分割抵抗の抵抗値に拘らす自動的に
一定の表示コントラスト設定電圧が得られるようにした
ものが開示されている。

【０００９】

【発明が解決しようとする課題】このようなＬＳＩによ
り構成される分割抵抗内蔵型ＣＰＵ及びＬＣＤドライバ
についての問題点をまとめると、以下の（１）及び
（２）に示すものとなる。

【００１０】（１）ＬＳＩチップに内蔵された表示用電
圧を発生するための分割抵抗（以下、ブリーダー抵抗と
いう。）は、ＬＳＩチップの製造プロセスにより作成さ
れるため、ウェハの製造ロット、製造プロセスの改良等
により、どうしてもその抵抗値のばらつきが発生するこ
ととなる。

【００１１】また、このばらつきを、ＬＳＩチップの外
付け回路、例えば外付け抵抗等により、最適値に調整し
ようとすれば、外付け部品分が必要となってコストアッ
プを招くことになってしまう。

【００１２】（２）従来のＬＳＩチップ内に構成された
ブリーダー抵抗内蔵型ＣＰＵ及びＬＣＤドライバにおい
ては、使用するＬＣＤのタイプにより１度ブリーダー抵
抗値を決定すると、ＬＳＩのマスクを変更しなければ抵
抗値を変更することができない。このため、抵抗値の変
更のためだけにマスク変更を行うとすれば、１つのマス
クに対するＬＳＩ生産個数の減少を招き、マスクにかか
る費用等が増大し、ひいてはＬＳＩのコストアップにつ
ながってしまう。

【００１３】また、上記特開平４−３６１２２５号公報
に開示の液晶表示素子のバイアス回路においても、表示
コントラスト設定電位が回路構成により所定の値に設定
されてしまうと、その後は、タイプの異なるＬＣＤに対
応させて表示コントラスト設定電位を変更することはで
きない。また、このバイアス回路では、差動増幅器等を
用いているため、回路構成も複雑となり、コストアップ
にもつながる。

【００１４】本発明は上記のような問題点を解決するた
めになされたもので、ＬＳＩチップの外部入力ポートの
設定のみで、液晶表示素子の駆動用電圧を発生するため
の、ＬＳＩチップ内蔵の分割抵抗の抵抗値を微調整する
ことができ、しかもこのような抵抗値調整のための構成
を簡単にコストアップを招くことなく実現できる液晶表
示素子のバイアス抵抗回路及び駆動装置を得ることを目
的とする。

【００１５】本発明は、外部入力ポートの設定のみで、
ＬＳＩチップ内部にあらかしめ数通り用意された、ＬＣ
Ｄ駆動用電圧を発生するための分割抵抗を選択すること
ができ、これによりＬＳＩチップ内の分割抵抗の抵抗値
を、コストアップを招くことなく変更可能とすることが
できる液晶表示素子のバイアス抵抗回路及び駆動装置を
得ることを目的とする。

【００１６】

【課題を解決するための手段】この発明（請求項１）に
係る液晶表示素子のバイアス抵抗回路は、液晶表示素子
を駆動するためのバイアス値設定用の表示用電圧を発生
するものであって、ＬＳＩチップ内に組み込まれ、電源
電圧を分割して電位が異なる表示用電圧を複数発生する
複数の分割抵抗を有している。そして、該複数の分割抵
抗のうちの所定のものは、該ＬＳＩチップの外部信号入
力ポートに設定された設定電位に基づいて、その抵抗値
が変化する可変抵抗回路から構成されている。そのこと
により上記目的が達成される。

【００１７】この発明（請求項２）は、請求項１記載の
液晶表示素子のバイアス抵抗回路において、前記可変抵
抗回路が、前記表示用電圧を規定する分割抵抗を構成す
るものであり、該分割抵抗として要求される抵抗値に近
い抵抗値を持つ主抵抗素子と、該主抵抗素子と直列に接
続された補助抵抗素子と、該補助抵抗素子と並列に接続
され、前記設定電位に基づいて補助抵抗素子の両端を短
絡及び開放するスイッチ素子とから構成され、該スイッ
チ素子の開閉により該分割抵抗の抵抗値を調整するよう
にしたものである。

【００１８】ここで、上記補助抵抗素子としては、該可
変抵抗回路において、１種類の抵抗素子を設けても、複
数種類の抵抗素子を設けてもよい。

【００１９】この発明（請求項３）は、請求項１記載の
液晶表示素子のバイアス抵抗回路において、前記可変抵
抗回路が、前記表示用電圧を規定する分割抵抗を構成す
るものであり、異なる抵抗値を有する複数の抵抗素子
と、前記設定電位に基づいて、回路内部での電流経路
を、該複数の抵抗素子のうちの所定のものを含む電流経
路に切り換えるスイッチ回路とを有し、該電流経路の切
り換えにより、該分割抵抗の抵抗値を変更するようにし
たものである。

【００２０】この発明（請求項４）は、請求項１記載の
液晶表示素子のバイアス抵抗回路において、前記可変抵
抗回路が、前記液晶表示素子における表示濃度を規定す
る分割抵抗を構成するものであり、該分割抵抗として要
求される抵抗値に近い抵抗値を持つ主抵抗素子と、該主
抵抗素子と直列に接続された補助抵抗素子と、該補助抵
抗素子と並列に接続され、前記設定電位に基づいて補助
抵抗素子の両端を短絡及び開放するスイッチ素子とから
構成され、該スイッチ素子の開閉により、該分割抵抗の
抵抗値を調整するようにしたものである。

【００２１】ここで、上記補助抵抗素子としては、該可
変抵抗回路において１種類の抵抗素子を設けても、複数
種類の抵抗素子を設けてもよい。

【００２２】この発明（請求項５）は、請求項１記載の
液晶表示素子のバイアス抵抗回路において、前記可変抵
抗回路が、前記液晶表示素子における表示濃度を規定す
る分割抵抗を構成するものであり、異なる抵抗値を有す
る複数の抵抗素子と、前記設定電位に基づいて、回路内
部での電流経路を、該複数の抵抗素子のうちの所定のも
のを含む電流経路に切り換えるスイッチ回路とを有し、
該電流経路の切り換えにより、該分割抵抗の抵抗値を変
更するようにしたものである。

【００２３】この発明（請求項６）に係る液晶表示素子
のバイアス抵抗回路は、ＬＳＩチップ内に組み込まれ
た、液晶表示素子を駆動するためのバイアス値設定用の
表示用電圧を発生するものであって、電源電圧を分割し
て、電位が異なる表示用電圧を複数発生する複数の分割
抵抗を有している。そして、該複数の分割抵抗のうちの
所定のものは、その両端の接続ノードを配線により該Ｌ
ＳＩチップの外部に取り出してなる外部端子を有してい
る。そのことにより上記目的が達成される。

【００２４】この発明（請求項７）に係る液晶表示素子
の駆動装置は、ＬＳＩチップ内に組み込まれた、液晶表
示素子を駆動するものであって、電源電圧を分割する複
数の分割抵抗を有し、該分割抵抗により、電位が異なる
表示用電圧を複数発生するバイアス抵抗回路と、該表示
用電圧を用いて、表示データに基づいて該液晶表示素子
を駆動するダイナミック駆動型ＬＣＤドライバとを備え
ている。そして、該複数の分割抵抗のうちの所定のもの
は、該ＬＳＩチップの外部信号入力ポートに設定された
設定電位に基づいて、その抵抗値が変化するよう構成し
た可変抵抗回路から構成されている。そのことにより上
記目的が達成される。

【００２５】この発明（請求項８）に係る液晶表示素子
の駆動装置は、ＬＳＩチップ内に組み込まれた、液晶表
示素子を駆動するものであって、電源電圧を分割する複
数の分割抵抗を有し、該分割抵抗により、電位が異なる
表示用電圧を複数発生するバイアス抵抗回路と、該表示
用電圧を用いて、表示データに基づいて該液晶表示素子
を駆動するダイナミック駆動型ＬＣＤドライバとを備え
ている。そして、該複数の分割抵抗のうちの所定のもの
は、その両端の接続ノードを配線により該ＬＳＩチップ
の外部に取り出してなる外部端子を有している。そのこ
とにより上記目的が達成される。

【００２６】

【作用】この発明（請求項１）においては、ＬＳＩチッ
プ内に組み込まれた、表示用電圧を発生するための複数
の分割抵抗のうちの所定のものを、該ＬＳＩチップの外
部信号入力ポートに設定された設定電位に基づいて、そ
の抵抗値が変化する可変抵抗回路から構成したから、外
部入力ポートを、これに例えば電源電位や接地電位が印
加されるよう設定することにより、ＬＳＩチップ内部の
分割抵抗の抵抗値を変更することができる。このため、
ＬＳＩチップに組み込まれた分割抵抗の抵抗値を、外付
けの抵抗等を用いることなくＬＳＩチップの外部信号入
力ポートの設定電位により調整でき、その抵抗値のばら
つきを簡単に修正することができる。

【００２７】この発明（請求項２）においては、前記可
変抵抗回路を、前記表示用電圧を規定する分割抵抗を構
成するものとし、該分割抵抗として要求される抵抗値に
近い抵抗値を持つ主抵抗素子と、該主抵抗素子と直列に
接続された補助抵抗素子と、該補助抵抗素子と並列に接
続され、前記設定電位に基づいて補助抵抗素子の両端を
短絡及び開放するスイッチ素子とから構成し、該スイッ
チ素子の開閉により該分割抵抗の抵抗値を調整するよう
にしたので、外部入力ポートに、上記スイッチ素子の開
閉用電圧、例えば電源電位や接地電位が印加されるよう
にすることにより、ＬＳＩチップに組み込まれた表示電
圧発生用の分割抵抗の抵抗値を、そのばらつきが吸収さ
れるよう修正することができる。

【００２８】この発明（請求項３）においては、前記可
変抵抗回路を、前記表示用電圧を規定する分割抵抗を構
成するものとし、異なる抵抗値を有する複数の抵抗素子
と、前記設定電位に基づいて、回路内部での電流経路
を、該複数の抵抗素子のうちの所定のものを含む電流経
路に切り換えるスイッチ回路とを有し、該電流経路の切
り換えにより、前記表示用電圧を規定する分割抵抗の抵
抗値を変更するようにしたので、外部入力ポートに上記
スイッチ回路の制御信号が印加されるよう設定すること
により、ＬＳＩチップ内のスイッチ回路の働きにより、
表示電圧発生用の分割抵抗の抵抗値を、タイプの異なる
ＬＣＤに応じた値にできる。

【００２９】この発明（請求項４）においては、前記可
変抵抗回路を、前記液晶表示素子における表示濃度を規
定する分割抵抗を構成するものとし、該分割抵抗として
要求される抵抗値に近い抵抗値を持つ主抵抗素子と、該
主抵抗素子と直列に接続された補助抵抗素子と、該補助
抵抗素子と並列に接続され、前記設定電位に基づいて補
助抵抗素子の両端を短絡及び開放するスイッチ素子とか
ら構成し、該スイッチ素子の開閉により、該分割抵抗の
抵抗値を調整するようにしたので、外部入力ポートに、
上記スイッチ素子の開閉用電圧が印加されるようにする
ことにより、ＬＳＩチップに組み込まれた表示濃度調整
用の分割抵抗の抵抗値を、そのばらつきが吸収されるよ
う修正することができる。

【００３０】この発明（請求項５）においては、前記可
変抵抗回路を、前記液晶表示素子における表示濃度を規
定する分割抵抗を構成するものとし、異なる抵抗値を有
する複数の抵抗素子と、前記設定電位に基づいて、回路
内部での電流経路を、該複数の抵抗素子のうちの所定の
ものを含む電流経路に切り換えるスイッチ回路とを有
し、該電流経路の切り換えにより、該分割抵抗の抵抗値
を変更するようにしたので、外部入力ポートに、上記ス
イッチ素子の開閉用電圧が印加されるようにすることに
より、ＬＳＩチップに組み込まれた表示濃度調整用の分
割抵抗の抵抗値を、タイプの異なるＬＣＤに応じた値に
できる。

【００３１】この発明（請求項６）においては、電源電
圧を分割して、電位が異なる表示用電圧を複数発生する
複数の分割抵抗のうちの所定のものを、その両端の接続
ノードを配線により該ＬＳＩチップの外部に取り出して
なる外部端子を有する構造としたので、該ＬＳＩチップ
の外部の配線により、該分割抵抗の両外部端子間を、開
放あるいは短絡することにより、所定の分割抵抗の使
用，不使用を選択できる。

【００３２】この発明（請求項７）においては、ＬＳＩ
チップ内に、電源電圧を分割する複数の分割抵抗を有
し、該分割抵抗により、電位が異なる表示用電圧を複数
発生するバイアス抵抗回路と、該表示用電圧を用いて、
表示データに基づいて該液晶表示素子を駆動するダイナ
ミック駆動型ＬＣＤドライバとを備え、該複数の分割抵
抗のうちの所定のものを、該ＬＳＩチップの外部信号入
力ポートに設定された設定電位に基づいて、その抵抗値
が変化するよう構成したので、ＬＳＩチップに組み込ま
れた分割抵抗の抵抗値を、ＬＳＩチップの外部信号入力
ポートの設定電位により調整できるダイナミック駆動型
ドライバ内蔵のＬＳＩチップを得ることができる。

【００３３】この発明（請求項８）においては、ＬＳＩ
チップ内に、電源電圧を分割する複数の分割抵抗を有
し、該分割抵抗により、電位が異なる表示用電圧を複数
発生するバイアス抵抗回路と、該表示用電圧を用いて、
表示データに基づいて該液晶表示素子を駆動するダイナ
ミック駆動型ＬＣＤドライバとを備え、該複数の分割抵
抗のうちの所定のものを、その両端の接続ノードを配線
により該ＬＳＩチップの外部に取り出してなる外部端子
を有する構造としているため、ＬＳＩチップに組み込ま
れた分割抵抗の抵抗値を、ＬＳＩチップの外部の配線に
より調整できるダイナミック駆動型ドライバ内蔵のＬＳ
Ｉチップを得ることができる。

【００３４】

【実施例】以下、本発明の実施例について説明する。

【００３５】（実施例１）図１は本発明の第１の実施例
による液晶表示素子のバイアス抵抗回路を含む駆動装置
を説明するための図である。

【００３６】図において、１はダイナミック駆動型ＬＣ
Ｄドライバ内蔵のＬＳＩチップで、このＬＳＩチップ１
には、液晶表示素子を駆動するための表示用電圧を発生
するブリーダー抵抗部（ＢＤ）（バイアス抵抗回路）１
０が内蔵されている。ここでは、該ＬＳＩチップ１は、
液晶表示デバイス（ＬＣＤ）を搭載した電卓等の小型電
子機器に用いられるもので、演算用ＣＰＵを搭載したＬ
ＳＩチップに、ＬＣＤドライバ及びバイアス抵抗回路を
内蔵したものであるが、本発明のＬＣＤドライバ内蔵の
ＬＳＩチップは、単にドライバＬＳＩに上記バイアス抵
抗回路を内蔵したものでもよい。

【００３７】上記ブリーダー抵抗部１０は、一端が電源
ＶＤＤに接続されたコントラスト調整用抵抗ＲＶと、該
抵抗ＲＶの他端と接地ＧＮＤとの間に直列接続された第
２，第１のブリーダー抵抗Ｒ２，Ｒ１とからなり、該両
ブリーダー抵抗の接続ノードには第１の表示用電圧Ｖ１
が、また抵抗ＲＶと抵抗Ｒ２との接続ノードには、２の
表示用電圧Ｖ２が発生するようになっている。ここで、
第１，第２のブリーダー抵抗Ｒ１，Ｒ２は、それそれＬ
ＣＤのダイナミック表示を行う際の表示用出力電圧Ｖ
１、Ｖ２を抵抗分圧により作り出すためのものであり、
上記コントラスト調整用抵抗ＲＶは、液晶表示素子での
表示濃度を規定するものである。

【００３８】また、上記ＬＳＩチップ１は、２ビットの
汎用入力ポートＩ１、Ｉ２と、該各入力ポートに対応し
て設けられ、それぞれの入力ポートに印加された設定電
位に対応する値を記憶する記憶用レジスタＦＦ１，ＦＦ
２とを備えている。

【００３９】そして、上記第１，第２のブリーダー抵抗
Ｒ１，Ｒ２及びコントラスト調整用抵抗ＲＶは、各々汎
用入力ポートＩ１、Ｉ２に対応する設定記憶用レジスタ
ＦＦ１、ＦＦ２の値ＩＩ１，ＩＩ２によってその抵抗値
を変更できるよう構成されている。

【００４０】上記設定記憶用レジスタＦＦ１、ＦＦ２へ
の入力ポードの設定電位の読み込みは、ＣＰＵからの設
定読み込み命令ＣＯＭ１により、電源投入時等に行われ
るようになっている。

【００４１】なお、図１に示す構成は、汎用入力ポート
への入力ビットが２ビットであり、ＬＣＤ表示が１／２
バイアスに設定されている場合のものであるが、これ
は、もちろん他の入力ビット数及びバイアス設定であっ
てもよい。

【００４２】図２は、上記ブリーダー抵抗Ｒ１、Ｒ２の
具体的な回路構成を説明するための図である。図におい
て、Ｒ１は第１のブリーダー抵抗で、直列に接続された
第１，第２の補助抵抗素子Ｒ−ＳＵＢ１，Ｒ−ＳＵＢ２
（以下、第１，第２の電圧調整用抵抗１１，１２とい
う。）と、該各電圧調整用抵抗１１，１２に並列に接続
された第１，第２のスイッチ素子ＳＷ１，ＳＷ２と、該
第２の電圧調整用抵抗１２の一端に接続された主抵抗素
子Ｒ−ＭＡＩＮ（以下、メインブリーダー抵抗１５とい
う。）とから構成されている。また、ここでは図示して
いないが、第２のブリーダー抵抗Ｒ２も上記第１のブリ
ーダー抵抗Ｒ１と同一の回路構成となっている。ここ
で、上記メインブリーダー抵抗１５は、その抵抗値が、
それぞれのブリーダー抵抗Ｒ１，Ｒ２として要求される
抵抗値に近い値に設定されている。

【００４３】そして、上記各ブリーダー抵抗Ｒ１，Ｒ２
は、上記記憶用レジスタＦＦ１、ＦＦ２の記憶値ＩＩ
１、ＩＩ２（１または０を値として取る）によりスイツ
チＳＷ１、ＳＷ２がオン，オフして、第１，第２の電圧
調整用抵抗１１，１２の両端が短絡，短絡解除されるよ
うになっている。

【００４４】図３は、上記記憶用レジスタに記憶されて
いる値（フラグの値）と、該フラグの値に対応する、上
記各電圧調整用抵抗の入力端子ＩＮ，出力端子ＯＵＴ間
での抵抗値を示しており、図３から分かるように、本実
施例では４通りの抵抗値を選択することが可能となって
いる。

【００４５】つまり、本実施例では、上記ＬＳＩチップ
１の２ビットの汎用入力ポートＩ１、Ｉ２には、チップ
外部のプリント基板上での配線により所定の電位，例え
ば電源電位や接地電位を供給するようにすることによ
り、上記記憶用レジスタＦＦ１，ＦＦ２に記憶されるフ
ラグの値の組み合わせを、上記図３に示す４通りの中か
ら選択することができる。

【００４６】図４は、上記コントラスト調整用抵抗ＲＶ
の具体的な回路構成を示しており、図中、ＲＶはコント
ラスト調整用抵抗で、上記第１，第２のブリーダー抵抗
と同様、直列接続の第１，第２の電圧調整用抵抗１１，
１２と、該各電圧調整用抵抗１１，１２に並列に接続さ
れた第１，第２のスイッチ素子ＳＷ１，ＳＷ２とを有し
ている。そして、このコントラスト調整用抵抗ＲＶで
は、該第２の電圧調整用抵抗１２の一端には、主抵抗素
子として、その抵抗値を連続的に変更可変であるメイン
ブリーダー抵抗１５ｃが接続されている。

【００４７】次に作用効果について説明する。

【００４８】このような構成のバイアス抵抗回路を内蔵
したＬＳＩチップでは、電源が投入されると、汎用入力
ポートＩ１、Ｉ２には、ＬＳＩチップ外部の配線により
所定の電位が印加されるとともに、ＣＰＵから設定読み
込み命令ＣＯＭ１が出される。これにより上記記憶用レ
ジスタＦＦ１，ＦＦ２には、汎用入力ポートＩ１、Ｉ２
に設定されている電位が読み込まれ、各記憶用レジスタ
ＦＦ１，ＦＦ２からは、該汎用入力ポートの設定電位に
対応したフラグの値ＩＩ１，ＩＩ２が上記各ブリーダー
抵抗Ｒ１，Ｒ２及びコントラスト調整用抵抗ＲＶに印加
される。

【００４９】この時、上記各抵抗Ｒ１，Ｒ２，Ｒ３で
は、スイッチＳＷ１，ＳＷ２がフラグの値ＩＩ１，ＩＩ
２に応じた開閉状態となり、上記各抵抗Ｒ１，Ｒ２，Ｒ
３は、所望の抵抗値に設定される。

【００５０】これによって、上記ブリーダー抵抗部（バ
イアス抵抗回路）１０からは、ＬＳＩチップの製造プロ
セスに起因する抵抗値のばらつきの影響が修正された表
示用電圧Ｖ１，Ｖ２が出力されることとなる。

【００５１】このように本実施例では、あらかじめ表示
用電圧を発生するためのブリーダー抵抗部１０として、
その抵抗値を微調整するための微調整用抵抗１１，１２
を、該各微調整用抵抗１１，１２を短絡及び短絡解放す
るスイッチＳＷ１，ＳＷ２とともにＬＳＩチップ１の内
部に作り込んでおき、ＬＳＩチップ１の汎用入力ポート
Ｉ１，Ｉ２の設定電位により、上記スイッチＳＷ１，Ｓ
Ｗ２の開閉を行うようにしたので、汎用入力ポートの設
定、つまり該汎用入力ポートにつながるＬＳＩチップ外
部の配線の構成のみにより、液晶表示素子の駆動用電圧
を発生するためのブリーダー抵抗部１０の抵抗値を簡単
に微調整できる。このため、該抵抗値を調整するための
ＬＳＩチップの外付け抵抗等は不要であり、コストアッ
プを招くこともない。

【００５２】なお、上記実施例では、ブリーダー抵抗部
の抵抗値を微調整するための微調整用抵抗として、第１
及び第２のブリーダー抵抗Ｒ１，Ｒ２の２種類設けてい
るが、微調整用抵抗は、１種類でも、複数種類でもよ
い。

【００５３】（実施例２）図５は、本発明の第２の実施
例による液晶表示素子のバイアス抵抗回路の構成を説明
するための図であり、該バイアス抵抗回路を構成する分
割抵抗の具体的な回路構成を示している。

【００５４】本実施例においても、上記バイアス抵抗回
路は、上記第１の実施例と同様、液晶表示素子の駆動用
ＬＳＩチップに内蔵されたものであるが、この実施例で
は、ＬＳＩチップの、４ビット分の汎用入力ポートを、
バイアス抵抗回路の抵抗値調整用として用いており、該
各汎用入力ポートに対応させて、４つの記憶用レジスタ
（図示せず）を設けており、上記バイアス抵抗回路を構
成する第１，第２のブリーダー抵抗，及びコントラスト
調整用抵抗も、該４ビット分の汎用入力ポートにより抵
抗値を調整する構成に対応したものとなっている。その
他の構成は、上記第１の実施例と同一である。

【００５５】図において、Ｒ１２は、本実施例のバイア
ス抵抗回路を構成するブリーダー抵抗であり、これは上
記第１の実施例の第１のブリーダー抵抗Ｒ１における電
圧調整用抵抗１２とメインブリーダー抵抗１５の間に、
第３及び第４のブリーダー抵抗Ｒ３，Ｒ４を直列に挿入
し、該各ブリーダー抵抗Ｒ３，Ｒ４と並列に第３，第４
のスイッチＳＷ３，ＳＷ４を接続したものである。ま
た、本実施例では、第１実施例の第２のブリーダー抵抗
Ｒ２に対応する第２のブリーダー抵抗も、上記第１のブ
リーダー抵抗Ｒ１２と同一構成となっており、さらに、
コントラスト調整用抵抗は、上記第１のブリーダー抵抗
Ｒ１２におけるメインブリーダー抵抗１５を、その抵抗
値を連続的に変更可能な構成としたものとなっている。

【００５６】このような構成の本実施例では、上記第１
の実施例の効果に加えて、上記第１，第２のブリーダー
抵抗、及びコントラスト調整用抵抗の抵抗値を、より細
かく微調整できるという効果がある。

【００５７】（実施例３）図６は、本発明の第３の実施
例による液晶表示素子のバイアス抵抗回路の構成を説明
するための図であり、該バイアス抵抗回路を構成する分
割抵抗の具体的な回路構成を示している。

【００５８】この実施例は、上記第１の実施例における
第１，第２のブリーダー抵抗及びコントラスト調整用抵
抗の回路構成を変更したものであり、その他の構成は、
上記第１の実施例と同一となっている。

【００５９】図において、Ｒ１３は、本実施例のバイア
ス抵抗回路を構成するブリーダー抵抗で、これは上記第
１の実施例の第１のブリーダー抵抗Ｒ１に相当する。こ
のブリーダー抵抗Ｒ１３は、メインブリーダー抵抗１５
と並列に、直列接続の第１の電圧調整用抵抗１１及びス
イッチＳＷ１を接続し、さらにこれらと並列に直列接続
の第２の電圧調整用抵抗１２及びスイッチＳＷ２を接続
してなるものである。

【００６０】また、本実施例では、第１実施例の第２の
ブリーダー抵抗Ｒ２に対応する第２のブリーダー抵抗
も、上記第１のブリーダー抵抗Ｒ１３と同一構成となっ
ており、さらに、コントラスト調整用抵抗は、上記第１
のブリーダー抵抗Ｒ１３におけるメインブリーダー抵抗
１５を、その抵抗値を連続的に変更可能な構成としたも
のとなっている。

【００６１】このような構成の第３の実施例においても
上記第１の実施例と同様の効果が得られる。

【００６２】なお、上述した第１〜第３の実施例は、ブ
リーダー抵抗やコントラスト調整用抵抗の抵抗値を微調
整する場合に有用なものであるが、上記実施例の構成で
は、抵抗値を変更できる範囲が狭いため、これらの抵抗
の抵抗値を、汎用入力ポートの設定により全く異なった
抵抗値に設定変更したい場合には、あまり有用なものと
は言えない。

【００６３】そこで、このようにバイアス抵抗回路を構
成する分割抵抗の抵抗値を、全く異なったものに設定変
更する場合に有効な構成を、以下に第４の実施例として
説明する。

【００６４】（実施例４）図７は、本発明の第４の実施
例による液晶表示素子のバイアス抵抗回路の構成を説明
するための図であり、該バイアス抵抗回路を構成する分
割抵抗の具体的な回路構成を示している。

【００６５】この実施例は、上記第１の実施例における
第１，第２のブリーダー抵抗及びコントラスト調整用抵
抗の回路構成を変更したものであり、その他の構成は、
上記第１の実施例と同一となっている。

【００６６】図において、Ｒ１４は、本実施例のバイア
ス抵抗回路を構成するブリーダー抵抗で、これは上記第
１の実施例の第１のブリーダー抵抗Ｒ１に相当する。こ
のブリーダー抵抗Ｒ１４は、直列接続の第１の主抵抗素
子Ｒ−ＭＡＩＮ１（以下、メインブリーダー抵抗１５ａ
という。）及び第１のスイッチＳ１ａと、直列接続の第
２の主抵抗素子Ｒ−ＭＡＩＮ２（以下、メインブリーダ
ー抵抗１５ｂという。）及び第２のスイッチＳ２ａとを
並列に接続してなるものである。

【００６７】また、本実施例では、第１実施例の第２の
ブリーダー抵抗Ｒ２に対応する第２のブリーダー抵抗
も、上記第１のブリーダー抵抗Ｒ１４と同一構成となっ
ており、さらに、コントラスト調整用抵抗は、上記第１
のブリーダー抵抗Ｒ１４におけるメインブリーダー抵抗
１５ａ及び１５ｂをそれぞれ、その抵抗値を連続的に変
更可能な構成としたものとなっている。

【００６８】また、この実施例では、上記第１及び第２
のスイッチＳ１ａ及びＳ１ｂは、１つの記憶用レジスタ
からのフラグ値に基づいて、相補的に開閉動作するよう
になっており、ブリーダー抵抗Ｒ１４における、メイン
ブリーダー抵抗１５ａを含む電流経路と、メインブリー
ダー抵抗１５ｂを含む電流経路とを選択するセレクタ部
Ｓ１を構成している。また、この実施例では、バイアス
抵抗回路の抵抗値調整用としてＬＳＩチップの１つの汎
用入力ポートが設定されており、またこれに対応する記
憶用レジスタも１つだけ設けられている。

【００６９】ちなみに、上記記憶用レジスタの記憶値
（フラグの値）ＩＩ１’が「１」なら、上記第１のメイ
ンブリーダー抵抗１５ａが、一方、該フラグの値ＩＩ
１’が「０」なら、第２のメインブリーダー抵抗１５ｂ
がブリーダー抵抗Ｒ１４として選択されるようになって
いる。

【００７０】このような構成の第４の実施例において
は、上記第１の実施例の効果に加えて、ＬＳＩチップに
内蔵されたバイアス抵抗回路の抵抗値を、汎用入力ポー
トの設定により全く異なった抵抗値に設定変更したい場
合に有用なダイナミック駆動型ＬＣＤドライバ内蔵のＬ
ＳＩチップを得ることができる。

【００７１】このため、同一のバイアス抵抗回路内蔵の
ＬＳＩチップにより、異なったタイフのＬＣＤを表示駆
動させることも可能となる。

【００７２】なお、この実施例では、ブリーダー抵抗に
おける抵抗値設定用の抵抗として、第１及び第２のメイ
ンブリーダー抵抗を設けているが、該抵抗値設定用の抵
抗は、３つ以上であってもよく、この場合、設定可能な
抵抗値の選択数を増やすことができる。

【００７３】（実施例５）図８は、本発明の第５の実施
例による液晶表示素子のバイアス抵抗回路の構成を説明
するための図であり、該バイアス抵抗回路を構成する分
割抵抗の具体的な回路構成を示している。

【００７４】図において、１ａは本実施例のダイナミッ
ク駆動型ＬＣＤドライバ内蔵のＬＳＩチップで、このＬ
ＳＩチップ１ａには、液晶表示素子を駆動するための表
示用電圧を発生するブリーダー抵抗部（バイアス抵抗回
路）（図示せず）が内蔵されている。このブリーダー抵
抗部は、第１の実施例と同様、一端が電源ＶＤＤに接続
されたコントラスト調整用抵抗と、該抵抗の他端と接地
ＧＮＤとの間に直列接続された第２，第１のブリーダー
抵抗とから構成されている。

【００７５】そして、この実施例では、例えば、上記第
１のブリーダー抵抗Ｒ１ａは、図に示すように、直列に
接続された第１，第２の電圧調整用抵抗１１，１２と、
該第２の電圧調整用抵抗１２の一端に接続されたメイン
ブリーダー抵抗１５とから構成されており、第１の電圧
調整用抵抗１１の入力側ノード、第１及び第２の電圧調
整用抵抗の接続ノード、及び第２の電圧調整用抵抗１２
とメインブリーダー抵抗１５の接続ノードがそれぞれ配
線により、ＬＳＩチップ外部に引き出されて、該第１及
び第２の電圧調整用抵抗を選択するため抵抗選択端子Ｔ
１，Ｔ２，Ｔ３となっている。

【００７６】そして、本実施例では、上記ＬＳＩチップ
外部のプリント基板上での配線により、上記抵抗選択端
子Ｔ１，Ｔ２，Ｔ３のうちの所定の端子間を短絡するこ
とにより、上記第１のブリーダー抵抗Ｒ１ａの抵抗値を
所望の値に設定している。

【００７７】つまり、ＬＳＩチップ１の外部に出された
抵抗選択端子Ｔ１とＴ２とを短絡すれば、第１の電圧調
整用抵抗１１は不使用となり、該両端子間を開放すれば
使用可能な状態となる。また、第２の電圧調整用抵抗１
２についても、抵抗選択端子Ｔ２とＴ３との間の短絡，
開放により、これを不使用状態，使用状態との間で選択
できる。

【００７８】また、本実施例では、第１実施例の第２の
ブリーダー抵抗Ｒ２に対応する第２のブリーダー抵抗
も、上記第１のブリーダー抵抗Ｒ１ａと同一構成となっ
ており、さらに、コントラスト調整用抵抗は、上記第１
のブリーダー抵抗Ｒ１ａにおけるメインブリーダー抵抗
１５を、その抵抗値を連続的に変更可能な構成としたも
のとなっている。

【００７９】このような構成の第５の実施例において
は、あらかじめ表示用電圧を発生するためのブリーダー
抵抗部として、その抵抗値を微調整するための微調整用
抵抗１１，１２をＬＳＩチップ１ａの内部に作り込んで
おき、該各微調整用抵抗１１，１２の両端子をＬＳＩチ
ップ外部に引き出して、抵抗選択端子Ｔ１，Ｔ２，Ｔ３
としているため、該抵抗選択端子Ｔ１，Ｔ２，Ｔ３の所
定のものの間を、配線により短絡することにより、ＬＳ
Ｉチップ内に内蔵されたバイアス抵抗回路の抵抗値を調
整できる。

【００８０】なお、本発明は、上述した各実施例の構成
の限定されるものではなく、ＬＳＩチップの汎用入力ポ
ートの設定や、ＬＳＩチップ外部に導出された抵抗選択
端子間の選択により、ＬＳＩチップ内に内蔵されたバイ
アス抵抗回路の抵抗値を調整できるものであればよい。

【００８１】

【発明の効果】以上のように本発明（請求項１，２，
７）によれば、ＬＣＤ表示用電圧を発生するバイアス抵
抗回路を内蔵したＬＳＩチップの使用時に、該ＬＳＩチ
ップの外部入力ポートを設定することにより、ＬＳＩ生
産ロットにより規定されたバイアス抵抗回路の抵抗値を
調節できる効果がある。

【００８２】本発明（請求項３）によれば、ＬＣＤ表示
用電圧を発生するバイアス抵抗回路を内蔵したＬＳＩチ
ップの使用時に、該ＬＳＩチップの外部入力ポートを設
定することにより、ＬＣＤのタイプに応じてバイアス抵
抗回路の抵抗値を設定変更できる効果がある。

【００８３】本発明（請求項４）によれば、ＬＣＤ表示
用電圧を発生するバイアス抵抗回路を内蔵したＬＳＩチ
ップの使用時に、該ＬＳＩチップの外部入力ポートを設
定することにより、ＬＳＩ生産ロットにより規定された
表示濃度調整用抵抗の抵抗値を調節できる効果がある。

【００８４】本発明（請求項５）によれば、ＬＣＤ表示
用電圧を発生するバイアス抵抗回路を内蔵したＬＳＩチ
ップの使用時に、該ＬＳＩチップの外部入力ポートを設
定することにより、ＬＣＤのタイプに応じて表示濃度調
整用抵抗の抵抗値を設定変更できる効果がある。

【００８５】本発明（請求項６，８）によれば、ＬＳＩ
チップ内のバイアス抵抗回路を構成する分割抵抗の、Ｌ
ＳＩチップ外部に引き出した外部端子間を、開放あるい
は短絡することにより、上記バイアス抵抗回路の抵抗値
を変更でき、スイッチ及び入力ポートを必要としないた
め、上記汎用入力ポートを使用するものに比べてコスト
がかからないという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例による液晶表示素子のバ
イアス抵抗回路を含む駆動装置を説明するための図であ
り、ダイナミック駆動型ＬＣＤドライバ内蔵のＬＳＩチ
ップの一部を示している。

【図２】上記バイアス抵抗回路を構成するブリーダー抵
抗Ｒ１，Ｒ２の詳細な回路構成を示す図である。

【図３】上記ＬＳＩチップにおける記憶用レジスタに記
憶されている値（フラグの値）と、該フラグの値に対応
する、上記ブリーダー抵抗Ｒ１，Ｒ２における抵抗値を
示す図である。

【図４】上記バイアス抵抗回路を構成する濃度調整用抵
抗ＲＶの詳細な回路構成を示す図である。

【図５】本発明の第２の実施例によるバイアス抵抗回路
を説明するための図であり、ブリーダー抵抗の抵抗値調
整に４ビット分の汎用入力ポートを用いる場合のブリー
ダー抵抗の回路構成を示す図である。

【図６】本発明の第３の実施例によるバイアス抵抗回路
を説明するための図であり、電圧調整用抵抗をメインブ
リーダー抵抗に並列に接続した回路構成を示す図であ
る。

【図７】本発明の第４の実施例によるバイアス抵抗回路
を説明するための図であり、ブリーダー抵抗Ｒ１４とし
て、セレクタ部Ｓ１によりメインブリーダー抵抗１５ａ
及び１５ｂを選択する回路構成を示している。

【図８】本発明の第５の実施例によるバイアス抵抗回路
を説明するための図であり、汎用入力ポートを使用しな
い場合の駆動用ＬＳＩチップの構成を示す図である。

【符号の説明】

１，１ａ 駆動用ＬＳＩチップ １０ ブリーダー抵抗部ＢＤ（バイアス抵抗回路） １１〜１４ 第１〜第４の電圧調整用抵抗（補助抵抗素
子Ｒ−ＳＵＢ１〜Ｒ−ＳＵＢ４） １５ メインブリーダー抵抗（主抵抗素子Ｒ−ＭＡＩ
Ｎ） １５ａ，１５ｂ 第１，第２のメインブリーダー抵抗
（第１，第２の主抵抗素子Ｒ−ＭＡＩＮ１，Ｒ−ＭＡＩ
Ｎ２） ＦＦ１、ＦＦ２ 記憶用レジスタ Ｉ１、Ｉ２ 汎用入力ポート ＩＩ１、ＩＩ２ フラグの値 ＲＶ 濃度調整用抵抗 Ｒ１、Ｒ２，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１ａ ブリー
ダー抵抗 ＳＷ１〜ＳＷ４ 第１〜第４のスイッチ Ｓ１ 抵抗用のセレクタ部 Ｔ１、Ｔ２、Ｔ３ 選択用端子 Ｖ１、Ｖ２ 表示用電圧

Claims (8)

【特許請求の範囲】
1. 【請求項１】 液晶表示素子を駆動するためのバイアス
   値設定用の表示用電圧を発生するバイアス抵抗回路であ
   って、 ＬＳＩチップ内に組み込まれ、電源電圧を分割して電位
   が異なる表示用電圧を複数発生する複数の分割抵抗を有
   し、 該複数の分割抵抗のうちの所定のものは、該ＬＳＩチッ
   プの外部信号入力ポートに設定された設定電位に基づい
   て、その抵抗値が変化するよう構成した可変抵抗回路か
   らなる液晶表示素子のバイアス抵抗回路。
2. 【請求項２】 請求項１記載の液晶表示素子のバイアス
   抵抗回路において、 前記可変抵抗回路は、前記表示用電圧を規定する分割抵
   抗を構成するものであり、 該分割抵抗として要求される抵抗値に近い抵抗値を持つ
   主抵抗素子と、 該主抵抗素子と直列に接続された補助抵抗素子と、 該補助抵抗素子と並列に接続され、前記設定電位に基づ
   いて補助抵抗素子の両端を短絡及び開放するスイッチ素
   子とからなり、 該スイッチ素子の開閉により、前記分割抵抗の抵抗値を
   調整するものである液晶表示装置のバイアス抵抗回路。
3. 【請求項３】 請求項１記載の液晶表示素子のバイアス
   抵抗回路において、 前記可変抵抗回路は、前記表示用電圧を規定する分割抵
   抗を構成するものであり、 異なる抵抗値を有する複数の抵抗素子と、 前記設定電位に基づいて、回路内部での電流経路を、該
   複数の抵抗素子のうちの所定のものを含む電流経路に切
   り換えるスイッチ回路とを有し、 該電流経路の切り換えにより、該分割抵抗の抵抗値を変
   更するものである液晶表示素子のバイアス抵抗回路。
4. 【請求項４】 請求項１記載の液晶表示素子のバイアス
   抵抗回路において、 前記可変抵抗回路は、前記液晶表示素子における表示濃
   度を規定する分割抵抗を構成するものであり、 該分割抵抗として要求される抵抗値に近い抵抗値を持つ
   主抵抗素子と、 該主抵抗素子と直列に接続された補助抵抗素子と、 該補助抵抗素子と並列に接続され、前記設定電位に基づ
   いて補助抵抗素子の両端を短絡及び開放するスイッチ素
   子とからなり、 該スイッチ素子の開閉により、該分割抵抗の抵抗値を調
   整するものである液晶表示装置のバイアス抵抗回路。
5. 【請求項５】 請求項１記載の液晶表示素子のバイアス
   抵抗回路において、 前記可変抵抗回路は、前記液晶表示素子での表示濃度を
   規定する分割抵抗を構成するものであり、 異なる抵抗値を有する複数の抵抗素子と、 前記設定電位に基づいて、回路内部での電流経路を、該
   複数の抵抗素子のうちの所定のものを含む電流経路に切
   り換えるスイッチ回路とを有し、 該電流経路の切り換えにより、該分割抵抗の抵抗値を変
   更するものである液晶表示素子のバイアス抵抗回路。
6. 【請求項６】 ＬＳＩチップ内に組み込まれた、液晶表
   示素子を駆動するためのバイアス値設定用の表示用電圧
   を発生するバイアス抵抗回路であって、 電源電圧を分割して、電位が異なる表示用電圧を複数発
   生する複数の分割抵抗を有し、 該複数の分割抵抗のうちの所定のものは、その両端の接
   続ノードを配線により該ＬＳＩチップの外部に取り出し
   てなる外部端子を有する液晶表示素子のバイアス抵抗回
   路。
7. 【請求項７】 ＬＳＩチップ内に組み込まれた、液晶表
   示素子を駆動する駆動装置であって、 電源電圧を分割する複数の分割抵抗を有し、該分割抵抗
   により、電位が異なる表示用電圧を複数発生するバイア
   ス抵抗回路と、 該表示用電圧を用いて、表示データに基づいて該液晶表
   示素子を駆動するダイナミック駆動型ＬＣＤドライバと
   を備え、 該複数の分割抵抗のうちの所定のものは、該ＬＳＩチッ
   プの外部信号入力ポートに設定された設定電位に基づい
   て、その抵抗値が変化するよう構成した可変抵抗回路か
   らなる液晶表示素子の駆動装置。
8. 【請求項８】 ＬＳＩチップ内に組み込まれた、液晶表
   示素子を駆動する駆動装置であって、 電源電圧を分割する複数の分割抵抗を有し、該分割抵抗
   により、電位が異なる表示用電圧を複数発生するバイア
   ス抵抗回路と、 該表示用電圧を用いて、表示データに基づいて該液晶表
   示素子を駆動するダイナミック駆動型ＬＣＤドライバと
   を備え、 該複数の分割抵抗のうちの所定のものは、その両端の接
   続ノードを配線により該ＬＳＩチップの外部に取り出し
   てなる外部端子を有する液晶表示素子の駆動装置。