JP2519444Y2 - Ｉｄーｔｖのダブルスキャン回路 - Google Patents
Ｉｄーｔｖのダブルスキャン回路Info
- Publication number
- JP2519444Y2 JP2519444Y2 JP1989143564U JP14356489U JP2519444Y2 JP 2519444 Y2 JP2519444 Y2 JP 2519444Y2 JP 1989143564 U JP1989143564 U JP 1989143564U JP 14356489 U JP14356489 U JP 14356489U JP 2519444 Y2 JP2519444 Y2 JP 2519444Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- double
- line memory
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案はID−TV（Improved Definition TV）のダブル
スキャン回路に係るもので、より詳細には色信号又は輝
度信号と補間信号である色信号又は輝度信号を順次的に
走査することによって画面の解像度を高め、ラスタを除
去し得るダブルスキャン回路に係るものである。
スキャン回路に係るもので、より詳細には色信号又は輝
度信号と補間信号である色信号又は輝度信号を順次的に
走査することによって画面の解像度を高め、ラスタを除
去し得るダブルスキャン回路に係るものである。
従来の技術 従来のカラーTVはアナログ信号を処理してTVを動作さ
せるため、輝度Ｙ信号と色Ｃ信号とを各々のフィルタを
経て出力することによって、三色信号R,G,Bの形態に飛
越走査方式を採択して画面を走査している。
せるため、輝度Ｙ信号と色Ｃ信号とを各々のフィルタを
経て出力することによって、三色信号R,G,Bの形態に飛
越走査方式を採択して画面を走査している。
考案が解決しようとする課題 しかし、このような既存の処理方式は、TVが大型化す
る程ラスタが顕著に現われ、解像度が急激に低下する短
所がある。
る程ラスタが顕著に現われ、解像度が急激に低下する短
所がある。
特に、ラスタが人間によって認識される程度に現われ
ることにより、TV放送を視聴するのに臨場感も不足し、
視覚の疲労を一層増加させる問題点があった。
ることにより、TV放送を視聴するのに臨場感も不足し、
視覚の疲労を一層増加させる問題点があった。
本考案の目的は、上記の問題点を解決しようとするも
ので、ダブルスキャン回路をNTSC放送式のディジタル信
号で処理し、飛越走査方式を採択しないで、原信号の色
信号又は輝度信号と補間信号である色信号又は輝度信号
をラインメモリを利用して漸次的に２倍速走査すること
により解像度を高めることである。
ので、ダブルスキャン回路をNTSC放送式のディジタル信
号で処理し、飛越走査方式を採択しないで、原信号の色
信号又は輝度信号と補間信号である色信号又は輝度信号
をラインメモリを利用して漸次的に２倍速走査すること
により解像度を高めることである。
課題を解決するための手段 上記の目的を達成するための手段は、８ビットの原信
号S1と補間信号S2を３状態バッファー回路と３状態トラ
ンシーバ回路を通じてラインメモリに入力し、このライ
ンメモリに入力された原信号S1と補間信号S2を交互にマ
ルチプレクサを通じて出力することによってダブルスキ
ャンを実現するように構成したことを特徴とする。
号S1と補間信号S2を３状態バッファー回路と３状態トラ
ンシーバ回路を通じてラインメモリに入力し、このライ
ンメモリに入力された原信号S1と補間信号S2を交互にマ
ルチプレクサを通じて出力することによってダブルスキ
ャンを実現するように構成したことを特徴とする。
実施例 以下、添付図面を参照して説明する。
添付図面は本考案の回路図である。８ビットの原信号
S1である色信号と輝度信号を３状態バッファー回路11、
13に印加するように連結し、８ビットの補間信号S2であ
る色信号と輝度信号を３状態バッファー回路12、14に印
加するように連結する。そして、15.75KHzの水平周波数
fhと31.5KHz周波数2fhをフリップフロップ51、52クロッ
ク端子に連結する。
S1である色信号と輝度信号を３状態バッファー回路11、
13に印加するように連結し、８ビットの補間信号S2であ
る色信号と輝度信号を３状態バッファー回路12、14に印
加するように連結する。そして、15.75KHzの水平周波数
fhと31.5KHz周波数2fhをフリップフロップ51、52クロッ
ク端子に連結する。
上記フリップフロップ51の出力Ｑは、３状態バッファ
ー11、12のエネイブル端子と、ラインメモリ23、24の
読み・書き端子▲▼に連結するとと共にNANDゲート
61、63の一方の端子に連結されている。反転出力は、
フイードバックされて上記フリップフロップ51のデータ
入力端Ｄに連結されると同時に、上記３状態バッファー
回路13、14のエネイブル端子、ラインメモリ21、22の
読み・書き端子▲▼、３状態トランシーバ回路33、
34の端子DIRに連結され、更にNANDゲート62、64の一方
の端子にも連結されている。
ー11、12のエネイブル端子と、ラインメモリ23、24の
読み・書き端子▲▼に連結するとと共にNANDゲート
61、63の一方の端子に連結されている。反転出力は、
フイードバックされて上記フリップフロップ51のデータ
入力端Ｄに連結されると同時に、上記３状態バッファー
回路13、14のエネイブル端子、ラインメモリ21、22の
読み・書き端子▲▼、３状態トランシーバ回路33、
34の端子DIRに連結され、更にNANDゲート62、64の一方
の端子にも連結されている。
また、28.6MHz周波数8fscは上記NANDゲート62、63の
他方の端子に連結され、14.3MHz周波数4fscは上記NAND
ゲート61、64の各々の出力に連結されたインバータ71、
74を介してORゲート81、82の一方の入力端子に連結され
ている。ORゲート82の出力は、上記ラインメモリ23、24
と３状態トランシーバ回路33、34のクロック端子に連結
されている。上記ラインメモリ21〜24と３状態トランシ
ーバ回路31〜34は、相互に８ビットデータを送信し、又
受信するように連結されている。
他方の端子に連結され、14.3MHz周波数4fscは上記NAND
ゲート61、64の各々の出力に連結されたインバータ71、
74を介してORゲート81、82の一方の入力端子に連結され
ている。ORゲート82の出力は、上記ラインメモリ23、24
と３状態トランシーバ回路33、34のクロック端子に連結
されている。上記ラインメモリ21〜24と３状態トランシ
ーバ回路31〜34は、相互に８ビットデータを送信し、又
受信するように連結されている。
一方、上記フリップフロップ52の出力Ｑは、２×１マ
ルチプレクサ41、42のセレクト端子SELに連結されてい
る。上記３状態バッファー回路11〜14の出力は、上記３
状態トランシーバ回路31〜34に各々連結されると共に、
上記マルチプレクサ41、42の二つの入力端子Ａ、Ｂに各
々連結されている。上記マルチプレクサ41、42の各々の
出力Ｙは、マルチプレクサ43の入力Ａ、Ｂに各々連結さ
れており、このマルチプレクサ43の出力Ｙは、原信号S1
と補間信号S2が交互に出力される出力信号Ｑを発生す
る。上記マルチプレクサ43のセレクタ端子SELには上記
フリップフロップ51の反転出力が連結されている。
ルチプレクサ41、42のセレクト端子SELに連結されてい
る。上記３状態バッファー回路11〜14の出力は、上記３
状態トランシーバ回路31〜34に各々連結されると共に、
上記マルチプレクサ41、42の二つの入力端子Ａ、Ｂに各
々連結されている。上記マルチプレクサ41、42の各々の
出力Ｙは、マルチプレクサ43の入力Ａ、Ｂに各々連結さ
れており、このマルチプレクサ43の出力Ｙは、原信号S1
と補間信号S2が交互に出力される出力信号Ｑを発生す
る。上記マルチプレクサ43のセレクタ端子SELには上記
フリップフロップ51の反転出力が連結されている。
以下、これらの動作及び作用・効果を説明する。第１
図は本考案を示すID−TVのダブルスキャン回路図であっ
て、基本水平周波数15.75KHzである飛越走査で動作する
ものを31.5KHzの順次走査に変換する回路図でラインメ
モリを使用して構成したものである。
図は本考案を示すID−TVのダブルスキャン回路図であっ
て、基本水平周波数15.75KHzである飛越走査で動作する
ものを31.5KHzの順次走査に変換する回路図でラインメ
モリを使用して構成したものである。
原信号S1の色信号及び輝度信号は、３状態バッファー
回路11、13と３状態トランシーバ回路31、33を介して水
平一周期の間ラインメモリ21、23に書き込まれ、一方補
間信号S2の色信号及び輝度信号は、３状態バッファー回
路12、14と３状態トランシーバ回路32、34を介して水平
一周期の間ラインメモリ22、24に書き込まれる。
回路11、13と３状態トランシーバ回路31、33を介して水
平一周期の間ラインメモリ21、23に書き込まれ、一方補
間信号S2の色信号及び輝度信号は、３状態バッファー回
路12、14と３状態トランシーバ回路32、34を介して水平
一周期の間ラインメモリ22、24に書き込まれる。
この時、フリップフロップ51の出力Ｑ、を利用して
上記二つの信号S1、S2を交互にラインメモリ21〜24に書
き込むことも行う。即ち、上記フリップフロップ51の出
力がラインメモリ21〜24の端子▲▼に印加される
時、端子▲▼にハイ信号が印加されると書き込み動
作をし、ロウ信号が印加されると読み出し動作をする。
上記二つの信号S1、S2を交互にラインメモリ21〜24に書
き込むことも行う。即ち、上記フリップフロップ51の出
力がラインメモリ21〜24の端子▲▼に印加される
時、端子▲▼にハイ信号が印加されると書き込み動
作をし、ロウ信号が印加されると読み出し動作をする。
上記書き込み動作と読み出し動作は凡て３状態トラン
シーバ回路31〜34を介して行われ、この時クロック周波
数は14.3MHzである周波数4fscを選択する。この信号4fs
cをNANDゲート61、64、インバーター71、74及びORゲー
ト81、82を通過させて上記ラインメモリ21〜24及び３状
態トランシーバ回路31〜34のクロックとして使用する。
即ち、4fscのクロック一周期の間上記３状態トランシー
バ回路31〜34を介して書き込み動作をし、8fscのクロッ
ク一周期の間読み出し動作をすることによりダブルスキ
ャンを実現する。
シーバ回路31〜34を介して行われ、この時クロック周波
数は14.3MHzである周波数4fscを選択する。この信号4fs
cをNANDゲート61、64、インバーター71、74及びORゲー
ト81、82を通過させて上記ラインメモリ21〜24及び３状
態トランシーバ回路31〜34のクロックとして使用する。
即ち、4fscのクロック一周期の間上記３状態トランシー
バ回路31〜34を介して書き込み動作をし、8fscのクロッ
ク一周期の間読み出し動作をすることによりダブルスキ
ャンを実現する。
ここで、既存のダブルスキャン回路との差異点は、補
間信号S2を使用して原信号S1と共に二倍速走査をした点
にある。この時二倍速走査のためのクロック周波数は2
8.6MHzの周波数8fscが選択される。
間信号S2を使用して原信号S1と共に二倍速走査をした点
にある。この時二倍速走査のためのクロック周波数は2
8.6MHzの周波数8fscが選択される。
また、上記原信号S1と補間信号S2のデータ選択はマル
チプレクサ41、42によって選択されたのち、又他のマル
チプレクサ43を通じて出力される。
チプレクサ41、42によって選択されたのち、又他のマル
チプレクサ43を通じて出力される。
上記マルチプレクサ41〜43の選択制御信号は、周波数
2fhのフリップフロップ52の出力信号Ｑを利用すると共
に、上記フリップフロップ51の反転出力を利用する。
2fhのフリップフロップ52の出力信号Ｑを利用すると共
に、上記フリップフロップ51の反転出力を利用する。
上記ラインメモリの読み込みと書き出しとの動作をよ
り詳細に説明する。データを書き出す時には端子▲
▼信号がハイ信号として印加される状態であり、クロッ
ク周波数は14.36−363MHzの周波数4fscを受けてデータ
が記憶されるようにしている。データを読み出す時は上
記端子▲▼信号がロウ信号として印加される状態で
あり、クロック周波数は28.63636MHzの周波数8fscを受
けてデータを出力するようにしている。
り詳細に説明する。データを書き出す時には端子▲
▼信号がハイ信号として印加される状態であり、クロッ
ク周波数は14.36−363MHzの周波数4fscを受けてデータ
が記憶されるようにしている。データを読み出す時は上
記端子▲▼信号がロウ信号として印加される状態で
あり、クロック周波数は28.63636MHzの周波数8fscを受
けてデータを出力するようにしている。
即ち、上記ラインメモリの中でラインメモリ21、22が
原信号S1と補間信号S2を読む込む時には、ラインメモリ
23、24が原信号S2と補間信号S2を書き込み動作をするよ
うにしたことによって上記二つの信号S1、S2を交互に二
つの周波数4fsc、8fscとして倍速走査をして読み出し・
書き込み動作をし得るものである。
原信号S1と補間信号S2を読む込む時には、ラインメモリ
23、24が原信号S2と補間信号S2を書き込み動作をするよ
うにしたことによって上記二つの信号S1、S2を交互に二
つの周波数4fsc、8fscとして倍速走査をして読み出し・
書き込み動作をし得るものである。
一方、上記TTLゲートは凡て30MHzの高周波で動作する
高速度のゲートを使用している。上記二つの信号S1、S2
は色信号Ｃと輝度信号Ｙとの二倍速の走査として何れか
のものを使用しても無難である。
高速度のゲートを使用している。上記二つの信号S1、S2
は色信号Ｃと輝度信号Ｙとの二倍速の走査として何れか
のものを使用しても無難である。
考案の効果 以上説明したように、本考案は、放送信号をディジタ
ル信号に処理する回路においてラインメモリを利用して
読み出しと書き込み動作時に二倍速走査で原信号と補間
信号を処理することにより、画面の解像度を倍加させる
効果がある。更に、この二倍速走査処理によって、画面
のラスタが除去される効果がある。
ル信号に処理する回路においてラインメモリを利用して
読み出しと書き込み動作時に二倍速走査で原信号と補間
信号を処理することにより、画面の解像度を倍加させる
効果がある。更に、この二倍速走査処理によって、画面
のラスタが除去される効果がある。
第１図は本考案の回路図である。 11〜14:3状態バッファー回路、21〜24:ラインメモリ、3
1〜34:3状態トランシーバ回路、41〜43:マルチプレク
サ、51〜52:フリップフロップ、61〜64:NANDゲート、71
〜74:インバータ、81〜82:ORゲート。
1〜34:3状態トランシーバ回路、41〜43:マルチプレク
サ、51〜52:フリップフロップ、61〜64:NANDゲート、71
〜74:インバータ、81〜82:ORゲート。
Claims (3)
- 【請求項１】放送信号をディジタル倍速処理するダブル
スキャン回路において、 論理ゲートとラインメモリを利用して原信号と補間信号
の色信号や輝度信号を少なくとも二つのラインメモリに
書き込み始めるNfscの周波数クロックとして使用し、残
余ラインメモリに読み出し動作時はＮ×2fscの周波数ク
ロックを使用して２倍速走査を交互に出力し、 前記ラインメモリの読み出し・書き込み動作時のデータ
は３状態トランシーバ回路（31〜34）を通じて成される
ように構成したことを特徴とするID−TVのダブルスキャ
ン回路。 - 【請求項２】放送信号をディジタル倍速処理するダブル
スキャン回路において、 論理ゲートとラインメモリを利用して原信号と補間信号
の色信号や輝度信号を少なくとも二つのラインメモリに
書き込み始めるNfscの周波数クロックとして使用し、残
余ラインメモリに読み出し動作時はＮ×2fscの周波数ク
ロックを使用して２倍速走査を交互に出力し、 前記ラインメモリの読み出しと書き込み動作は、周波数
（fh）が入力されるようにフリップフロップ（51）の出
力（Ｑ、）としてラインメモリの端子（▲▼）を
制御して実現するように構成したことを特徴とするID−
TVのダブルスキャン回路。 - 【請求項３】前記ラインメモリの読み出し・書き込み動
作時のデータは３状態トランシーバ回路（31〜34）を通
じて成されるように構成したことを特徴とするID−TVの
請求項２記載のダブルスキャン回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880020486U KR920004067Y1 (ko) | 1988-12-12 | 1988-12-12 | Id-tv의 더블 스캔회로 |
| KR20486 | 1988-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116181U JPH02116181U (ja) | 1990-09-18 |
| JP2519444Y2 true JP2519444Y2 (ja) | 1996-12-04 |
Family
ID=19282065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989143564U Expired - Fee Related JP2519444Y2 (ja) | 1988-12-12 | 1989-12-12 | Ｉｄーｔｖのダブルスキャン回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5115312A (ja) |
| JP (1) | JP2519444Y2 (ja) |
| KR (1) | KR920004067Y1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308599A (ja) * | 1991-12-30 | 1993-11-19 | Samsung Electron Co Ltd | プリンティング方法及びこれに適合したプリンティング装置 |
| KR0126330Y1 (ko) * | 1993-10-23 | 1998-12-15 | 김광호 | 텔레비젼 수상기의 더블스캔 제어회로 |
| US5767987A (en) * | 1994-09-26 | 1998-06-16 | Ricoh Corporation | Method and apparatus for combining multiple image scans for enhanced resolution |
| KR100223644B1 (ko) * | 1997-01-14 | 1999-10-15 | 윤종용 | 개인용 컴퓨터 모니터 겸용 멀티시스템 텔레비젼 수상기 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879378A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
| US4415931A (en) * | 1982-03-18 | 1983-11-15 | Rca Corporation | Television display with doubled horizontal lines |
| US4583113A (en) * | 1983-08-26 | 1986-04-15 | Rca Corporation | Progressive scan television display system employing interpolation in the luminance channel |
| US4630098A (en) * | 1985-07-31 | 1986-12-16 | Rca Corporation | Progressive scan display system with correction for non-standard signals |
| US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
| JPS63132593A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 信号処理回路 |
-
1988
- 1988-12-12 KR KR2019880020486U patent/KR920004067Y1/ko not_active IP Right Cessation
-
1989
- 1989-12-11 US US07/448,692 patent/US5115312A/en not_active Expired - Fee Related
- 1989-12-12 JP JP1989143564U patent/JP2519444Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR920004067Y1 (ko) | 1992-06-20 |
| KR900013776U (ko) | 1990-07-06 |
| US5115312A (en) | 1992-05-19 |
| JPH02116181U (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519444Y2 (ja) | Ｉｄーｔｖのダブルスキャン回路 | |
| JPH01189285A (ja) | フリツカ障害抑圧装置を備えているテレビジョン受信機 | |
| JPH0468685A (ja) | 映像信号処理装置 | |
| JPS5941667Y2 (ja) | テレビジヨン受像機 | |
| JP2687346B2 (ja) | 映像処理方法 | |
| JPH066764A (ja) | 映像信号処理回路 | |
| JPH06261299A (ja) | スキャンコンバータ | |
| JP2696988B2 (ja) | 映像信号処理装置 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| JP2600451B2 (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータの時間軸変換回路 | |
| US5812211A (en) | Image signal processing apparatus for prompter | |
| JPH05316487A (ja) | テレビジョン信号処理装置 | |
| JP2786511B2 (ja) | リアルタイムデータ処理装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPH01198194A (ja) | 映像信号処理装置 | |
| JPH05252489A (ja) | 倍速変換水平圧縮装置 | |
| JPH02154595A (ja) | 色信号処理回路 | |
| JPH0348710B2 (ja) | ||
| JPS63171091A (ja) | 映像信号処理回路 | |
| JPH09247527A (ja) | プロンプターの映像信号処理装置 | |
| JPH0715662A (ja) | 映像信号処理方法および映像信号処理回路 | |
| JPH01190180A (ja) | 非標準信号検出回路 | |
| JPH0545120B2 (ja) | ||
| JPS6113380A (ja) | 座標変換回路 | |
| JPH04227195A (ja) | テレビ受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |