KR100343374B1 - 영상 신호 처리 장치 및 그 처리 방법 - Google Patents

영상 신호 처리 장치 및 그 처리 방법 Download PDF

Info

Publication number
KR100343374B1
KR100343374B1 KR1019990058935A KR19990058935A KR100343374B1 KR 100343374 B1 KR100343374 B1 KR 100343374B1 KR 1019990058935 A KR1019990058935 A KR 1019990058935A KR 19990058935 A KR19990058935 A KR 19990058935A KR 100343374 B1 KR100343374 B1 KR 100343374B1
Authority
KR
South Korea
Prior art keywords
data
operation mode
field
signal
image signal
Prior art date
Application number
KR1019990058935A
Other languages
English (en)
Other versions
KR20010057149A (ko
Inventor
김신행
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990058935A priority Critical patent/KR100343374B1/ko
Publication of KR20010057149A publication Critical patent/KR20010057149A/ko
Application granted granted Critical
Publication of KR100343374B1 publication Critical patent/KR100343374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 영상 신호 처리 장치 및 그 처리 방법에 관한 것으로서, 인터레이스 방식으로 생성되어 제1 및 제2 필드 데이터로 구성된 영상 신호를 수신하여 필드 단위로 저장하는 저장 수단과, 기 설정된 제1 또는 제2 동작 모드에 의해 상기 저장 수단의 데이터를 읽어 상기 동작 모드에서 선택한 영상신호로 변환하는 변환 수단과, 상기 저장 수단에서 제1 및 제2 필드 데이터를 읽어 외부에서 인가되는 제어 신호에 의해 상기 제1 또는 제2 필드 데이터 중 하나의 데이터를 선택하여 출력하는 다중화 수단과, 외부에서 인가되는 제어 신호에 의해 상기 변환 수단과 다중화 수단의 신호를 받아 수직 확장시키는 확대 수단과, 상기 제1 또는 제2 동작 모드에 의해 상기 저장 수단, 변환 수단, 다중화 수단 및 확대 수단으로 제어 신호를 출력하는 제어 수단으로 구성되며, 이 때, 상기 변환 수단은 상기 동작 모드가 제1 동작 모드로 설정된 경우, 상기 저장 수단에 저장된 필드 단위의 영상 신호를 프레임 단위로 읽어서, 프로그레시브(Progressive) 방식으로 변환하고, 상기 동작 모드가 제2 동작 모드로 설정된 경우, 상기 저장 수단에서 제1 및 제2 필드의 데이터를 동시에 읽어서, 그 두 필드 데이터 입력을 이용하여 인터폴레이션을 수행하도록 함으로써, 확장시 발생된 잘못된 신호를 가지고 변환하기 때문에 화질이 떨어지던 종래의 단점을 해결할 수 있다는 특징이 있다.

Description

영상 신호 처리 장치 및 그 처리 방법{Apparatus and method for managing video signal}
본 발명은 영상 신호 처리 장치 및 그 처리 방법에 관한 것으로서, 특히 인터레이스(Interlace) 방식의 영상 신호를 확대된 프로그레시브(Progressive) 또는 이중 인터레이스(Double Rate Interlace) 방식의 영상 신호로 변환하여 출력하는 영상 디스플레이 장치에 있어서, 먼저 영상 신호의 변환을 수행하고, 그 변환된 신호를 확장하여 출력하도록 함으로써, 확장된 신호의 화질을 개선하도록 하는 영상 신호 처리 장치 및 그 처리 방법에 관한 것이다.
영상 신호 처리 기술의 발달에 따라 다양한 주사 방식에 의해 생성된 영상 신호들을 텔레비젼(TV)과 같은 종래의 영상 신호 처리 장치에서 처리할 수 있도록 하기 위해서는 수신측에서 수신된 신호들을 자신이 처리할 수 있는 형태로 변환하여 처리하도록 하여야한다.
특히, 대형 텔레비젼의 사용이 증가함에 따라 방송국 등에서 생성된 신호를 수신하여 확대하는 작업이 꼭 필요하다.
종래에는 이와 같이 인터레이스(Interlace) 방식으로 생성된 영상 신호들을 프로그레시브(Progressive) 또는 이중 인터레이스(Dual Rate Interlace) 방식의 신호로 변환함과 동시에 필요한 크기로 확장하여 출력하도록 하기 위해 도 1에 나타난 것과 같은 장치를 사용하였다.
도 1은 일반적인 영상 디스플레이 장치에 대한 개략적인 구성도로서, 도 1을 참조하면, 종래의 영상 디스플레이 장치는 외부 영상 신호를 수신하는 영상 신호수신부(10)와, 그 영상 신호를 원하는 방식의 영상신호 또는 크기로 변환하여 출력하는 영상 신호 처리부(20)와, 상기 영상 신호 처리부(20)에서 출력되는 영상을 사용자에게 표시하는 디스플레이 장치(30)로 구성된다.
상기 영상 신호 처리부(20)는 상기 영상 신호 수신부(10)에서 수신된 인터레이스(Interlace) 방식의 영상 신호를 수신하여 필드 단위로 저장하는 필드 메모리(21)와, 상기 필드 메모리(21)에 저장된 필드 데이터를 읽어서 수직 확장하는 확대부(zoom block)(22)와, 상기 확대부(22)의 신호를 프로그레시브(Progressive) 방식의 영상 신호 또는 이중 인터레이스(Dual Rate Interlace) 방식의 영상 신호로 변환하여 출력하는 변환부(23)와, 상기 필드 메모리(21), 확대부(22) 및 변환부(23)로 제어 신호를 출력하는 제어부(24)로 구성된다.
상기와 같이 구성된 종래의 영상 디스플레이 장치는 영상 신호 수신부(10)로부터 수신된 신호를 원하는 신호로 변환하기 위해, 먼저, 수직 확장을 수행한 후 신호 방식의 변환을 수행한다.
먼저, 인터레이스(Interlace) 신호를 프로그레시브(Progressive) 신호로 변환하는 경우, 상기 영상 신호 수신부(10)를 통해 수신되는 신호를 필드 단위로 메모리(21)에 저장하였다가 그 필드 신호를 프레임 단위로 읽은 후 확대부(22)에서 프레임 단위로 들어오는 신호의 라인(line)을 메모리에 내부 메모리에 저장해가면서, 해당 라인(line)을 확장한다.
그러면, 상기 변환부(23)에서는 이와 같이 확장된 프레임을 받아서 프로그레시브(Progressive) 신호로 변환한다.
한편, 인터레이스(Interlace) 신호를 이중 인터레이스(Dual Rate Interlace) 신호로 변환하는 경우, 상기 영상 신호 수신부(10)를 통해 수신되는 신호를 필드 단위로 메모리(21)에 저장하였다가 그 필드 신호를 상기 확대부(22)에서 읽어들이는데, 이 때는 상기 메모리(21)의 신호를 프레임으로 만들어서 읽어들이는 것이 아니라, 상기 메모리(21)에 저장된 신호에서 짝수, 홀수의 두 필드 신호를 동시에 읽어들인다. 그리고, 상기 두 필드의 신호를 상기 확대부(22)에서 각 필드 별로 수직 확장한 후 변환부(23)로 출력하면, 상기 변환부(23)에서는 그 신호를 인터폴레이션(Interpolation)하여 이중 인터레이스(Dual Rate Interlace) 신호로 변환하여 출력한다.
도 2 및 도 3은 종래의 영상 신호 처리 장치에 대한 동작 및 신호 타이밍도로서, 이들을 참조하여 종래의 방식으로 인터레이스(Interlace) 신호를 이중 인터레이스(Dual Rate Interlace) 신호로 변환하여 출력하는 과정을 좀 더 상세히 설명하면 다음과 같다.
먼저, 도 2는 종래의 영상 신호 처리 장치에 대한 동작 설명도로서, 도 2를 참조하면, 상기 확대부(22)에서는 한 프레임을 구성하는 두 필드의 신호(a, b)를 동시에 읽어들인 후, 그 신호를 필드별로 확장(A, B)하여 출력한다. 그러면, 상기 변환부(23)에서는 그 확장된 신호(A, B)를 참조하여 인터폴레이션을 수행하여, 결과 신호(A/A*/B*/B)를 출력한다.
도 3은 종래의 영상 신호 처리 장치의 신호 타이밍도로서, 도 3a는 상기 확대부(22)로 입력되는 두 필드의 신호(a, b)를 나타내고, 도 3b는 상기 확대부(22)에서 출력되는 각 필드의 확대 신호(A, B)를 나타내고, 도 3c는 상기 변환부(23)에서 출력되는 최종 신호(A/A*/B*/B)를 나타낸다.
이 때, 각 신호들은 시스템에서 공통적으로 제공되는 시스템 클럭에 동기를 맞추어 출력되는데, 먼저, 도 3a를 참조하면, 각 필드의 신호들(a, b)은 상기 시스템 클럭의 4구간씩 반복되어 출력되며, 그 각각의 필드 신호들(a, b)은 도 3b와 같이 각각 확대(A, B)되어, 상기 시스템 클럭의 4구간 동안 출력된다.
그러면, 상기 변환부(23)에서는 그 구간별로 확대되어 출력되는 신호들(A, B)을 참조하여, 인터폴레이션(interpolation)을 수행하는데, 먼저 첫번째 구간에서는 첫번째 필드의 확대된 신호(A)를 출력하고, 두번째 구간에서는 첫번째 필드의 인터폴레이션 값(A*)을 출력하고, 세번째 구간에서는 두번째 필드의 인터폴레이션 값(B*)을 출력하고, 네번째 구간에서는 두번째 필드의 확대된 신호(B)를 출력한다.
이 때, 각 신호들은 상기 확대된 신호의 쌍(A, B)을 참조하여 생성된 값들이다.
이와 같은 종래의 영상 신호 처리 방법에 대한 처리 흐름이 도 4에 나타나 있다.
도 4를 참조하면, 종래의 영상 처리 방법은 영상 신호 수신 장치를 통해 외부에서 전송되는 영상 신호를 수신(s401)한 경우, 먼저, 그 영상 신호를 필드 단위로 메모리에 저장(s402)한 후, 그 영상 신호의 동작 모드를 확인(s403)한다.
상기 확인(s403) 결과, 수신된 영상신호를 프로그레시브(Progressive)로 변환하는 모드(P)인 경우, 상기 저장된 데이터를 프레임 단위로 읽어서(s404), 그 프레임 데이터를 확장(s405)한 후, 그 확장된 프레임을 프로그레시브(Progressive)로 변환(s406)하여 출력(s407)한다.
한편, 상기 확인(s403) 결과, 수신된 영상신호를 이중 인터레이스(Dual Rate Interlace)로 변환하는 모드(D)인 경우, 상기 저장된 데이터를 읽되, 한 프레임을 구성하는 두 필드의 데이터(a, b)를 동시에 읽어서(s408), 상기 두 필드의 데이터를 각 필드별로 수직 확장(A, B)(s409)한 후, 그 데이터들을 참조하여 인터폴레이션(Interpolation)을 수행(s410)한다. 상기 과정에서 발생된 인터폴레이션 데이터들(A*, B*)을 확장된 데이터 들 사이에 삽입하여, 최종적으로 발생된 이중 인터레이스(Dual Rate Interlace) 신호(A/A*/B*/B)를 출력(s411)한다.
이와 같은 종래의 방법은 수신된 신호에 대하여 먼저 수직 확장을 처리하고, 그 확장된 신호를 변환하도록 함으로써, 잘못된 정보에 대해 인터폴레이션(Inter -polation)을 할 수 있다. 그러므로, 이미지에 글자가 있는 경우, 그 영상을 확대시킨 후 변환하는 과정에서 확대시 생성된 잘못된 정보에 의해 글자가 두개로 보이는 현상이 발생할 수 있으며, 동영상에서 화질이 떨어지는 현상이 발생할 수 있다는 단점이 있다.
따라서, 본 발명에서는 상기와 같은 문제점을 해결하기 위해, 인터레이스(Interlace) 방식의 영상 신호를 확대된 프로그레시브(Progressive) 또는 이중 인터레이스(Double Rate Interlace) 방식의 영상 신호로 변환하여 출력하는 영상 디스플레이 장치에 있어서, 먼저 영상 신호의 변환을 수행하고, 그 변환된 신호를 확장하여 출력하도록 함으로써, 확장된 신호의 화질을 개선하도록 하는 영상 신호 처리 장치 및 그 처리 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에서 제공하는 영상 신호 처리 장치는 인터레이스 방식으로 생성되어 제1 및 제2 필드 데이터로 구성된 영상 신호를 수신하여 필드 단위로 저장하는 저장 수단과, 기 설정된 제1 또는 제2 동작 모드에 의해 상기 저장 수단의 데이터를 읽어 상기 동작 모드에서 선택한 영상신호로 변환하는 변환 수단과, 상기 저장 수단에서 제1 및 제2 필드 데이터를 읽어 외부에서 인가되는 제어 신호에 의해 상기 제1 또는 제2 필드 데이터 중 하나의 데이터를 선택하여 출력하는 다중화 수단과, 외부에서 인가되는 제어 신호에 의해 상기 변환 수단과 다중화 수단의 신호를 받아 수직 확장시키는 확대 수단과, 상기 제1 또는 제2 동작 모드에 의해 상기 저장 수단, 변환 수단, 다중화 수단 및 확대 수단으로 제어 신호를 출력하는 제어 수단으로 구성된다.
이 때, 상기 변환 수단은 상기 동작 모드가 제1 동작 모드로 설정된 경우, 상기 저장 수단에 저장된 필드 단위의 영상 신호를 프레임 단위로 읽어서, 프로그레시브(Progressive) 방식으로 변환하고, 상기 동작 모드가 제2 동작 모드로 설정된 경우, 상기 저장 수단에서 제1 및 제2 필드의 데이터를 동시에 읽어서, 그 두 필드 데이터 입력을 이용하여 인터폴레이션을 수행하도록 하는 것이 바람직하다.
한편, 상기 목적을 달성하기 위해 본 발명에서 제공하는 영상 신호 처리 방법은 인터레이스 방식으로 생성되어 제1 및 제2 필드 데이터로 구성된 영상 신호를수신하여 필드 단위로 저장하는 제1 과정과, 기 설정된 제1 또는 제2 동작 모드에 의해 상기 제1 과정에서 필드 단위로 저장된 데이터를 읽어 상기 동작 모드에서 선택한 영상 신호로 변환하는 제2 과정과, 상기 제2 과정에서 해당 신호로 변환된 신호를 수직 확장하여 출력하는 제3 과정으로 구성된 것을 특징으로 한다.
도 1은 일반적인 영상 디스플레이 장치에 대한 개략적인 구성도,
도 2는 종래의 영상 신호 처리 장치에 대한 동작 설명도,
도 3은 종래의 영상 신호 처리 장치의 신호 타이밍도,
도 4는 종래의 영상 디스플레이 장치의 영상 신호 처리 흐름에 대한 순서도,
도 5는 본 발명이 적용된 영상 디스플레이 장치에 대한 개략적인 구성도,
도 6은 본 발명의 영상 신호 처리 장치에 대한 동작 설명도,
도 7은 본 발명의 영상 신호 처리 장치의 신호 타이밍도,
도 8은 본 발명이 적용된 영상 디스플레이 장치의 영상 신호 처리 흐름에 대한 순서도.
<도면의 주요부분에 대한 부호의 설명>
100 : 영상 신호 수신부 200 : 영상 신호 처리부
210 : 필드 메모리 220 : MUX
230 : 확대부 240 : 변환부
250 : 제어부 300 : 디스플레이 장치
이하, 첨부한 도면을 참조하여, 본 발명의 장치 및 방법을 좀 더 상세히 설명하고자 한다.
도 5는 본 발명이 적용된 영상 디스플레이 장치에 대한 개략적인 구성도이다. 도 5를 참조하면 본 발명이 적용된 영상 디스플레이 장치는 종래의 경우와 마찬가지로, 외부 영상 신호를 수신하는 영상 신호 수신부(100)와, 그 영상 신호를 원하는 방식의 영상신호 또는 크기로 변환하여 출력하는 영상 신호 처리부(200)와, 상기 영상 신호 처리부(200)에서 출력되는 영상을 사용자에게 표시하는 디스플레이 장치(300)로 구성된다.
이 때, 상기 영상 신호 처리부(200)는 상기 영상신호 수신부(100)에서 수신된 인터레이스 방식의 제1 및 제2 필드 데이터를 필드 단위로 저장하는 필드 메모리(210)와, 기 설정된 제1 또는 제2 동작 모드에 의해 상기 필드 메모리(210)의 데이터를 읽어 상기 동작 모드에서 선택한 영상신호로 변환하는 변환부(240)와, 상기 필드 메모리(210)에서 제1 및 제2 필드 데이터를 읽어 외부에서 인가되는 제어 신호에 의해 상기 제1 또는 제2 필드 데이터 중 하나의 데이터를 선택하여 출력하는 먹스(MUX)(220)와, 외부에서 인가되는 제어 신호에 의해 상기 변환부(240)와먹스(MUX)(220)의 신호를 받아 수직 확장시키는 확대부(230)와, 상기 제1 또는 제2 동작 모드에 의해 상기 필드 메모리(210), 변환부(240), 먹스(MUX)(220) 및 확대부(230)로 제어 신호를 출력하는 제어부(250)로 구성된다.
상기 변환부(240)는 상기 동작 모드가 제1 동작 모드로 설정된 경우 상기 필드 메모리(210)에 저장된 필드 단위의 영상 신호를 프레임 단위로 읽어서, 프로그레시브(Progressive) 방식으로 변환하며, 상기 동작 모드가 제2 동작 모드로 설정된 경우 상기 필드 메모리(210)에서 제1 및 제2 필드의 데이터를 동시에 읽어서, 그 두 필드 데이터 입력을 이용하여 인터폴레이션을 수행한다.
즉, 인터레이스(Interlace) 신호를 프로그레시브(Progressive) 신호로 변환하는 경우('제1 동작 모드'인 경우), 상기 영상 신호 수신부(100)를 통해 수신되는 신호를 필드 단위로 필드 메모리(210)에 저장하였다가 그 필드 신호를 프레임 단위로 읽은 후 상기 변환부(240)에서 프로그레시브(Progressive) 신호로 변환하여 출력한다. 그러면, 상기 확대부(230)에서 상기 변환된 프로그레시브(Progressive) 신호를 확장하여 상기 디스플레이 장치(300)로 출력한다.
한편, 인터레이스(Interlace) 신호를 이중 인터레이스(Dual Rate Interlace) 신호로 변환하는 경우('제2 동작 모드'인 경우), 상기 영상 신호 수신부(100)를 통해 수신되는 신호를 필드 단위로 메모리(210)에 저장하였다가 그 필드 신호를 상기 변환부(240)에서 읽어들이는데, 이 때는 상기 메모리(210)의 신호를 프레임으로 만들어서 읽어들이는 것이 아니라, 상기 메모리(210)에 저장된 신호에서 프레임을 구성하는 짝수, 홀수의 두 필드 신호를 동시에 읽어들인다.
그리고, 그 두 필드의 신호에 의해 인터폴레이션(Interpolation)을 수행한 후, 상기 확대부(230)로 전송하면, 상기 확대부(230)에서는 상기 먹스(MUX)(220)에서 출력되는 최초 필드 데이터 및 인터폴레이션된 필드 데이터를 참조하여 해당 신호를 확장한 후, 이중 인터레이스(Double Rate Interlace) 신호를 출력한다.
도 6 및 도 7은 종래의 영상 신호 처리 장치에 대한 동작 및 신호 타이밍도로서, 이들을 참조하여 본 발명의 방식으로 인터레이스(Interlace) 신호를 이중 인터레이스(Dual Rate Interlace) 신호로 변환하여 출력하는 과정을 좀 더 상세히 설명하면 다음과 같다.
먼저, 도 6은 본 발명이 적용된 영상 디스플레이 장치에 대한 개략적인 구성도로서, 도 6을 참조하면, 상기 변환부(240)에서는 한 프레임을 구성하는 두 필드의 신호(a, b)를 동시에 읽어들인 후 매번 각 필드값(a, b)에 대한 인터폴레이션을 수행하여, 그 결과 신호를 출력(a*, b*)하고, 상기 먹스(MUX)(220)에서는 상기 한 프레임을 구성하는 두 필드의 신호(a, b)를 동시에 읽어들인다.
그리고, 상기 먹스(MUX)(220) 및 변환부(240)는 상기 제어부(250)의 제어에 의해 상기 두 필드의 신호들(a, b, a*, b*) 중 한 신호를 선택하여 상기 확대부(230)로 출력한다.
그러면, 상기 확대부(230)는 그 신호들(a, b, a*, b*)을 참조하여, 이중 인터레이스 신호(A/A*/B*/B)를 최종적으로 출력한다.
도 7은 본 발명의 영상 신호 처리 장치의 신호 타이밍도로서, 도 7a는 상기 변환부(240) 및 먹스(MUX)(220)로 입력되는 두 필드의 신호(a, b)를 나타내고, 도7b는 상기 변환부(240)에서 출력되는 각 필드의 인터폴레이션 신호(a*, b*)를 나타내고, 도 7c는 상기 확대부(230)에서 출력되는 최종 신호(A/A*/B*/B)를 나타낸다.
이 때, 각 신호들은 시스템에서 공통적으로 제공되는 시스템 클럭에 동기를 맞추어 출력되는데, 먼저, 도 7a를 참조하면, 각 필드의 신호들(a, b)은 상기 시스템 클럭의 4구간씩 반복되어 상기 변환부(240) 및 먹스(220)로 입력되며, 그 각각의 필드 신호들(a, b)은 도 7b와 같이 상기 변환부(240)를 통해 인터폴레이션된 후, 상기 제어부(250)의 제어 신호에 의해 상기 시스템 클럭의 4구간 중 2구간씩 선택되어 출력된다.
한편, 상기 먹스(220)에서는 상기 먹스(220)로 시스템 클럭의 4구간씩 반복되어 입력된 신호를 상기 제어부(250)의 제어 신호에 의해 시스템 클럭의 4구간 중 2구간씩 선택하여 출력한다.
그러면, 상기 확대부(230)에서는 그 구간별로 출력되는 변환부(240) 및 먹스(220)의 신호를 참조하여 신호별 수직 확장을 수행하는데, 먼저 첫번째 구간에서는 상기 먹스(220)에서 출력되는 첫번째 필드의 값(a) 및 변환부(240)에서 출력되는 첫번째 필드의 인터폴레이션 값(a*)을 이용하여 첫번째 필드의 확장된 신호(A)를 출력하고, 두번째 구간에서는 상기 먹스(220)에서 출력되는 첫번째 필드의 값(a) 및 변환부(240)에서 출력되는 첫번째 필드의 인터폴레이션 값(a*)을 이용하여 첫번째 필드의 인터폴레이션된 확장 신호(A*)를 출력한다.
그리고, 세번째 구간에서는 상기 먹스(220)에서 출력되는 두번째 필드의 값(b) 및 변환부(240)에서 출력되는 두번째 필드의 인터폴레이션 값(b*)을 이용하여 두번째 필드의 인터폴레이션된 확장된 신호(B*)를 출력하고, 네번째 구간에서는 상기 먹스(220)에서 출력되는 두번째 필드의 값(b) 및 변환부(240)에서 출력되는 두번째 필드의 인터폴레이션 값(b*)을 이용하여 두번째 필드의 확장된 신호(B)를 출력한다.
이와 같은 본 발명의 장치에 의해 영상 신호를 처리하는 방법은 상기 영상 신호 수신부(100)를 통해 제1 및 제2 필드 데이터로 구성된 인터레이스 방식의 영상 신호를 수신하여 상기 필드 메모리(210)에 필드 단위로 저장하는 과정과, 기 설정된 동작 모드에 의해 상기 필드 메모리(210)에 저장된 데이터를 읽어 해당 영상 신호로 변환하는 과정과, 상기 변환된 신호를 수직 확장하여 출력하는 과정으로 구성되는데, 이러한 일련의 과정이 도 8에 상세히 나타나 있다.
도 8은 본 발명이 적용된 영상 디스플레이 장치의 영상 신호 처리 흐름에 대한 순서도로서, 도 8을 참조하면, 본 발명의 영상 신호 처리 방법은 영상 신호 수신 장치를 통해 외부에서 전송되는 영상 신호를 수신(s801)한 경우, 먼저, 그 영상 신호를 필드 단위로 메모리에 저장(s802)한 후, 그 영상 신호의 동작 모드를 확인(s803)한다.
상기 확인(s803) 결과, 수신된 영상신호를 프로그레시브(Progressive)로 변환하는 모드(P)인 경우, 상기 메모리에 저장된 데이터를 프레임 단위로 읽어서(s804), 그 프레임 데이터를 프로그레시브(Progressive)로 변환(s805)한 후, 그 변환된 데이터를 확장(Zoom)(s806)하여 출력(s807)한다.
한편, 상기 확인(s803) 결과, 수신된 영상신호를 이중 인터레이스(Dual RateInterlace)로 변환하는 모드(D)인 경우, 상기 저장된 데이터를 읽되, 한 프레임을 구성하는 두 필드의 데이터(a, b)를 동시에 읽어서(s808), 상기 두 필드의 데이터별로 인터폴레이션(Interpolation)을 수행하여 결과 신호(a*, b*)를 발생(s809)한 후, 그 각각의 프레임 정보를 참조하여 확장(s810)을 수행하고, 그 결과로 발생되는 이중 인터레이스(Double Rate Interlace) 신호를 출력(s811)한다.
상기와 같은 본 발명의 방법은 수신된 신호에 대하여 먼저 변환시킨 후, 정확히 처리된 한 프레임의 신호를 확장하도록 함으로써, 확장시 발생된 잘못된 신호를 가지고 변환하기 때문에 화질이 떨어지던 종래의 단점을 해결할 수 있다.
또한, 이중 인터레이스(Dual Rate Interlace) 변환시 각 필드의 값을 시스템 클럭 주기마다 매번 인터폴레이션해준 후, 먹스를 통해 출력되는 최초의 필드 값과 상기 인터폴레이션된 필드의 값을 가지고, 최종 확장을 수행하도록 함으로써, 프레임 정보를 가지고 이중 인터레이스(Dual Rate Interlace) 변환을 수행하기 위해 필요한 필드 메모리를 추가하지 않아도 된다는 장점이 있다.

Claims (7)

  1. 인터레이스 방식으로 생성되어 제1 및 제2 필드 데이터로 구성된 영상 신호를 수신하여 필드 단위로 저장하는 저장 수단과,
    기 설정된 제1 또는 제2 동작 모드에 의해 상기 저장 수단의 데이터를 읽어 상기 동작 모드에서 선택한 영상신호로 변환하는 변환 수단과,
    상기 저장 수단에서 제1 및 제2 필드 데이터를 읽어 외부에서 인가되는 제어 신호에 의해 상기 제1 또는 제2 필드 데이터 중 하나의 데이터를 선택하여 출력하는 다중화 수단과,
    외부에서 인가되는 제어 신호에 의해 상기 변환 수단과 다중화 수단의 신호를 받아 수직 확장시키는 확대 수단과,
    상기 제1 또는 제2 동작 모드에 의해 상기 저장 수단, 변환 수단, 다중화 수단 및 확대 수단으로 제어 신호를 출력하는 제어 수단으로 구성된 것을 특징으로 하는 영상 신호 처리 장치.
  2. 제1항에 있어서, 상기 변환 수단은
    상기 동작 모드가 제1 동작 모드로 설정된 경우
    상기 저장 수단에 저장된 필드 단위의 영상 신호를 프레임 단위로 읽어서, 프로그레시브(Progressive) 방식으로 변환하는 것을 특징으로 하는 영상 신호 처리 장치.
  3. 제1항에 있어서, 상기 변환 수단은
    상기 동작 모드가 제2 동작 모드로 설정된 경우
    상기 저장 수단에서 제1 및 제2 필드의 데이터를 동시에 읽어서, 그 두 필드 데이터 입력을 이용하여 인터폴레이션을 수행하는 것을 특징으로 하는 영상 신호 처리 장치.
  4. 인터레이스 방식으로 생성되어 제1 및 제2 필드 데이터로 구성된 영상 신호를 수신하여 필드 단위로 저장하는 제1 과정과,
    기 설정된 제1 또는 제2 동작 모드에 의해 상기 제1 과정에서 필드 단위로 저장된 데이터를 읽어 상기 동작 모드에서 선택한 영상 신호로 변환하는 제2 과정과,
    상기 제2 과정에서 해당 신호로 변환된 신호를 수직 확장하여 출력하는 제3 과정으로 구성된 것을 특징으로 하는 영상 신호 처리 방법.
  5. 제4항에 있어서, 상기 제2 과정은
    상기 동작 모드가 제1 동작 모드로 설정된 경우
    상기 제1 과정에서 저장된 필드 단위의 영상 신호를 프레임 단위로 읽어서, 프로그레시브(Progressive) 방식으로 변환하는 것을 특징으로 하는 영상 신호 처리 방법.
  6. 제4항에 있어서, 상기 제2 과정은
    상기 동작 모드가 제2 동작 모드로 설정된 경우
    상기 제1 과정에서 저장된 제1 및 제2 필드의 데이터를 동시에 읽어서, 그 두 필드 데이터 입력을 이용하여 인터폴레이션을 수행하고, 각 필드의 인터폴레이션 데이터를 발생하는 것을 특징으로 하는 영상 신호 처리 방법.
  7. 제4항 또는 제6항에 있어서, 상기 제3 과정은
    상기 동작 모드가 제2 동작 모드로 설정된 경우
    상기 제1 과정에서 저장된 제1 및 제2 필드의 데이터와, 상기 제2 과정에서 생성된 각 필드의 인터폴레이션 데이터를 이용하여 프레임 데이터를 생성하고, 그 프레임 데이터를 수직 확장하여 출력하는 것을 특징으로 하는 영상 신호 처리 방법.
KR1019990058935A 1999-12-18 1999-12-18 영상 신호 처리 장치 및 그 처리 방법 KR100343374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058935A KR100343374B1 (ko) 1999-12-18 1999-12-18 영상 신호 처리 장치 및 그 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058935A KR100343374B1 (ko) 1999-12-18 1999-12-18 영상 신호 처리 장치 및 그 처리 방법

Publications (2)

Publication Number Publication Date
KR20010057149A KR20010057149A (ko) 2001-07-04
KR100343374B1 true KR100343374B1 (ko) 2002-07-15

Family

ID=19626897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058935A KR100343374B1 (ko) 1999-12-18 1999-12-18 영상 신호 처리 장치 및 그 처리 방법

Country Status (1)

Country Link
KR (1) KR100343374B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628202B1 (ko) * 2000-01-07 2006-09-27 엘지전자 주식회사 디스플레이 장치의 해상도 자동 인식 장치 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261299A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd スキャンコンバータ
JPH0730904A (ja) * 1993-07-09 1995-01-31 Hitachi Ltd テレビジョン装置
JPH08275115A (ja) * 1995-03-31 1996-10-18 Fujitsu Ltd 映像信号変換装置及び表示装置
JPH10126748A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 画像信号のフォーマット変換信号処理方法及び回路
JPH10191268A (ja) * 1996-12-26 1998-07-21 Sony Corp 映像信号処理装置および処理方法
JPH11298862A (ja) * 1998-04-10 1999-10-29 Seiko Epson Corp 画像処理方法及び画像表示装置
JPH11346346A (ja) * 1998-06-02 1999-12-14 Sony Corp 画像変換装置および画像変換方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261299A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd スキャンコンバータ
JPH0730904A (ja) * 1993-07-09 1995-01-31 Hitachi Ltd テレビジョン装置
JPH08275115A (ja) * 1995-03-31 1996-10-18 Fujitsu Ltd 映像信号変換装置及び表示装置
JPH10126748A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 画像信号のフォーマット変換信号処理方法及び回路
JPH10191268A (ja) * 1996-12-26 1998-07-21 Sony Corp 映像信号処理装置および処理方法
JPH11298862A (ja) * 1998-04-10 1999-10-29 Seiko Epson Corp 画像処理方法及び画像表示装置
JPH11346346A (ja) * 1998-06-02 1999-12-14 Sony Corp 画像変換装置および画像変換方法

Also Published As

Publication number Publication date
KR20010057149A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
EP1024672A1 (en) Digital broadcast receiver and display
EP2151996B1 (en) Image signal processing unit and method of processing image signal
US20090073311A1 (en) Frame rate conversion device and video display device
KR100343374B1 (ko) 영상 신호 처리 장치 및 그 처리 방법
JP3154190B2 (ja) 汎用走査周期変換装置
JPH04299687A (ja) テレビジョン方式変換装置
EP1367820A2 (en) Video signal processing device
US7116373B2 (en) Deinterlacing apparatus and method capable of outputting two consecutive deinterlaced frames
JPH0865713A (ja) 立体画像信号変換装置
EP1606954B1 (en) Arrangement for generating a 3d video signal
JP4367193B2 (ja) 走査線変換装置
JP4264641B2 (ja) レート変換装置およびレート変換方法、画像信号の処理装置および処理方法、並びに各方法を実行するためのプログラム
JP4212212B2 (ja) 画像信号処理装置
JPH04119084A (ja) フィールド補間回路
KR100706994B1 (ko) 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법및 장치
JP2813270B2 (ja) 多画面テレビジョン受像機とそのメモリ装置
KR890000553B1 (ko) 초음파 진단장치
KR100620930B1 (ko) 화상 신호 처리 회로
JP2907305B2 (ja) 子画面表示回路
JPH10136316A (ja) 画像データ処理装置および画像データ処理方法
JPH10232662A (ja) 走査線数変換装置
JPH01241293A (ja) テレビジョン信号伝送装置
JP2005130286A (ja) 映像信号処理方法及び装置
JPS62188485A (ja) オフセツト・サンプリング方式テレビジヨン受信機
JPH01235483A (ja) 画像拡大処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee