KR970002479B1

KR970002479B1 - 이차원 역이산 코사인 변환 장치

Info

Publication number: KR970002479B1
Application number: KR1019930023318A
Authority: KR
Inventors: 김성정
Original assignee: 대우전자 주식회사; 배순훈
Priority date: 1993-11-04
Filing date: 1993-11-04
Publication date: 1997-03-05
Also published as: KR950016342A

Abstract

내용없음.

Description

이차원 역이산 코사인 변환 장치

제1도는 선행하는 이차원 역이산 코사인 변환 장치를 도시한 상세 블록도.

제2도는 본 발명에 따른 이차원 역이산 코사인 변환을 도시한 상세 블록도.

제3도는 본 발명에 따른 역이산 코사인 변환의 레지스터 블록에 대한 스캔 방향을 도시한 도면.

제4도는 본 발명에 따른 역이산 코사인 변환에서의 입력 및 출력 데이터 개시신호를 나타내는 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10, 11 : 레지스터 20, 21 : 승산기

30, 31 : 누산기 40, 41 : 계수 롬

50, 51 : 선택/반올림기 60 : 콘트롤러부

61 : 롬 콘트롤러부

본 발명은 디지털 영상 압축 신호 처리 기술에 관한 것으로, 보다 상세하게는 고화질 텔레비전(HDTV) 및 영상 전화기(video phone)등에 이용되는 압축기술인 역이산 코사인 변환(inverse discrete consine transform; IDCT)내의 회로를 간략화함으로써 소자의 크기를 감소시키고 연산 속도를 향상시키는 이차원 역이산 코사인 변환 장치에 관한 것이다.

영상 신호의 디지털 전송에 있어서, 전송 대역폭을 감소시키기 위한 많은 데이터 압축 방식들이 연구되어 왔다. 이러한 데이터 압축 방식들중에서 전형적인 압축방식으로는 프레임내 부호화(interframe coding)방식과 프레임간 부호화(interframe codin g)방식등이 있다. 여기서 프레임내 부호화 방식은 이산 코사인 변환(DCT)에 의해 공간 영역(spatial area)에서의 중복성을 줄이는 방법이고, 프레임간 부호화 방식은 움직임 보상 차영상 부호화에 의해 시간 영역(temporal area)에서 중복성을 줄여 데이터를 압축하는 방식이다. 한편, IDCT는 전술한 DCT의 역과정으로서, DCT하여 얻는 신호로부터 원래의 신호로 복구할 때 사용하는 변환 방식이다. 이같은 DCT 및 IDCT를 실행하는 여러 알고리즘중에서 매트릭스 내적 승산기를 이용하여 실행하는 2차원 DCT 및 IDCT는 먼저 1차원 DCT를 실행한 후, 전치 램을 이용하여 입력 데이터를 전치시킨 후 다시 1차원 DCT를 실행하여 2차원 DCT를 수행하는 방법을 가장 널리 이용하고 있다.

전술한 2차원 IDCT를 수행하는 선행기술이 제1도에 도시된다. 도시된 바와 같이 선행하는 2차원 IDCT장치(100)는 레지스터(10), 승산기(20,21), 누산기(30,31), 선택 및 반올림기(round and clip)(50,51), 전치램(70,71), 콘트롤러부(60) 및 계수 롬(40,41)으로 구성된다. 또한 콘트롤러부(60)는 롬 콘트롤러(61) 및 램 콘트롤러(62)로 구성된다.

전술한 바와 같이 구성된 선행하는 2차원 DCT 장치에서, 레지스터(10)에 데이터가 입력된 후, 롬 콘트롤러(61)에서 발생된 어드레스에 의해서 계수 롬(40)에 저장된 계수(coefficiient)가 출력된다. 여기서 레지스터(10)로 입력되는 데이터는 전치되어진 계수 데이터(Z^t)이며, 계수 롬(40)의 출력은 계수 행렬(C)이다. 이 전치된 데이터(Z^t)와 계수 행렬(C)을 승산기(20)에서 승산(Y=Z^t·C)하여 제1차원 IDCT를 수행하고, 누산기(accumulator)(30)에서 8×8 IDCT인 경우 8번 누산후 리셋트(reset)가 된다. 이같이 누산된 결과가 선택 및 반올림기(50)에서 적합한 비트수로 선택되고, 또한 반올림되어진 후 램(70)에 저장되는데, 이때 램(70)의 동작은 저장(write)과 판독(read)의 처리방향을 서로 상이하게 하여, 저장되는 데이터의 내용을 전치(Y^t=Z·C^t)시킨다. 즉, 예를 들면, 수평방향으로 저장하면 수직방향으로 판독하며, 수직방향으로 저장하면 수평방향으로 판독하게 된다. 이때 램을 하나만 사용하면 데이터를 램에 저장 또는 판독하는 동안 그 내용을 판독 또는 저장할수 없으므로 도시된 바와 같이 램을 2개(70,71) 사용하거나, 듀얼 포트 램(dual port RAM)을 사용하여 데이xj를 입출력의 단절이 없도록 해야할 것이다.

한편, 램(70)에서 출력된 데이터가 파이프라인(pipelinge)을 위한 레지스터(11)를 통과한 후 계수 롬 (41)에서의 출력(C)과 승산기(21)에서 승산하면 다음과 같은 식으로 된다. 즉,

X=Y^t.C^t

=C.Z.C^t

그리고, 이같이 승산한 데이터는 전술한 바와 같이 누산기(31)를 통해 누산하면 제2 1차원 IDCT를 수행하여 2차원 IDCT가 완료된다. 전술한 첫번째와 두번째의 1차원 IDCT를 수행하는 선행하는 IDCT 장치에 있어서의 2차원 IDCT는, 수평과 수직으로 방향이 틀린 1차원 IDCT를 실행하여 2차원 IDCT를 수행할 수가 있다. 또한 롬(61)에 대한 어드레스 라인이 상호 동일하기 때문에 계수 롬(40)과 (41)에서도 동일한 계수 행렬, 즉 C 만을 출력하게 된다.

전술한 바와 같이, 선행하는 2차원 IDCT 장치에서는 롬의 어드레스 라인을 동일하게 구현하므로 인해 2개의 전치 램 장치가 구성되었으며, 또한 이를 콘트롤하기 위한 램 콘트롤러 장치가 더 구성되므로 인해 소자의 면적이 방대하다는 단점과 필수적인 램 액세스 시간등으로 인해 연산속도가 느리다는 문제점이 있었다.

따라서 본 발명은 전술한 선행하는 2차원 역이산 코사인 변환 장치에서의 단점들을 해결하기 위한 것으로서, 본 발명의 목적은 두개의 전치 램 소자와 이를 콘트롤하는 램 콘트롤러 소자를 제거하고도 동작 성능을 향상시킨 2차원적 역이산 코사인 변환 장치를 제공하는데 있다. (pixel data)전술한 본 발명의 목적 및 다른 장점들은 도면을 참조한 본 발명의 바람직한 실시예를 통해 더욱 명백하게 설명될 것이다. 전술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 2차원 역이산 코사인 변환장치는 가변 길이 복호화(variable length decodingl; VLD)수단에서 제공되는 블럭 개시(start of block) 신호 및 전치(transposition)된 계수에 응답하여 제1 및 제2역이산 코사인 변환하여 픽셀 데이터를 발생하여 움직임보상(motion compensation; MC)수단으로 제공하는 이차원 역이산 코사인 변환 장치에 있어서, 상기 VLD 수단으로부터 블럭 개시 신호가 입력되면 상기 VLD로부터 데이터를 전달받기 시작하고 상기 역이산 코사인 변환 장치를, 실행시키며, 제1 및 제2어드레스 정보를 생성하는 콘트롤 수단과; 상기 제1어드레스 정보를 입력하여 이에 대응하는 정상적인 계수를 매트릭스를 출력하는 제1계수 저장 수단과; 상기 VLD수단으로부터의 전치된 입력 계수 매트릭스를 임시저장하는 제1레지스터 수단과; 상기 제1계수 저장 수단에서 제공되는 계수 매트릭스를 피승수로하고, 제1레지스터 수단에서 제공되는 입력 계수 매트릭스를 승수로 하여 승산하는 제1승산 수단과; 상기 제승산 수단(20)에서 제공되는 픽셀 데이터 매트릭스를 기설정 횟수로 누산하는 제1누산 수단과; 상기 제1누산 수단에서 제공되는 픽셀 데이터 중에서 클립(clop) 및 반올림(round)발생여부에 따라 기설정된 출력 비트수로 변경하여 출력하는 제1선택 및 반올림 수단과; 상기 롬 콘트롤 수단에서 제공되는 제2어드레스 정보에 대응하는 전치된 계수 매트릭스를 출력하는 제2계수 저장 수단과; 상기 제1선택 및 반올림 수단에서 제공되는 계수 데이터와 상기 콘트롤 수단에서의 제2어드레스 정보에 의한 데이터 병렬 처리를 위해 상기 전자 데이터를 저장하는 제2레지스터 수단과; 상기 제2레지스터 수단에서 제공되는 계수 데이터를 피승수로 하고, 상기 제2계수 저장 수단에서 제공되는 전치된 계수 매트릭스를 승수로 하여 승산하는 제2승산 수단과; 상기 제2승산 수단에 제공되는 픽셀 데이터 매트릭스를 기설정 횟수로 누산하는 제 2누산 수단과; 상기 제2수단에서 제공되는 픽셀 데이터중에서 클립 및 반올림 발생여부를 따라 기설정된 출력 비트수로 변경하여 출력하는 제2선택 및 반올림 수단을 포함하는 이차원 역이산 코사인 변환 장치를 포함하는 것을 특징으로 한다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따른 2차원 IDCT 장치를 구현하는 IDCT 내부 회로의 바람직한 일실시예를 나타내는 블럭도로서, 본 발명의 2차원 제1도에서의 전술한 선행하는 2차원적 IDCT 장치에서 두개의 전치 램(70,71)과 이를 콘트롤하는 램 콘트롤러(62)를 제거하고도 연산속도의 성능을 향상시킨 것이다. 이같은 장점 및 이점을 획득할 수 있는 본 발명의 원리는, 롬 콘트롤러(61)에서 계수 롬 (40,41)에 대한 어드레스 라인을 각각 상이(어드레스1,어드레스2)하게 하여 롬(40)에서는 정상적인 계수 행렬(C)을 제공하게고하롬(41)에서는 전치된 계수행렬(C^t)을 제공하게 하는 것이다. 또한 롬(40)에서 출력되는 계수 행렬을 피승수, 입력되는 데이터 행렬을 승수로 하여 1차원 IDCT를 실행한 후, 레지스터(11)를 통과한 제 1차원 IDCT의 결과 데이터 행렬을 피승수,롬(41)에서 출력된 전치된 계수 행렬(C^t)을 승수로 하여 제2 1차원 IDCT를 수행하도록 함으로써 본 발명의 개선된 2차원 DCT장치를 실현할 수가 있다.

이제, 제2도를 참조허여 본 발명을 실현하는 기술을 보다 상세히 설명하기로 한다. 레지스터(10)는 전단에 있는 가변 길이 복호화기(variable length decoding; VLD)(도시되지 않음)에서 제공되는 역양화 계수(TCOEEF)가 역양자화기(inverse quantizer)(도시되지 않음)를 경유하여 전달되면 이를 저장한 다음 제3도에 도시된 바와 같은 스캔 방향의 순서로 전치된 픽셀 데이터를 다음 행렬 식(1)과 같이 출력한다.

여기서, Z 는 레지스터(10)로 입력되는 전치된 계수 매트릭스(tcoeff matrix)를 나타낸다.

승산기(20)는 레지스터(10)로부터 출력되는 상기 식(1)과 같은 행렬(Z^t)과 계수 롬(40)에 저장된 계수들중 롬 콘트롤러부(61)의 어드레스 정보 1에 의해 판독된 다음식(2)과 같은 계수(C)

를 다음식(3)과 같이 승산하여 누산기(30)로 전달한다.

Y=C·Z^t(3)

즉 식(3)을 매트릭스 형태로 나타내면 다음과 같다.

이와 같이 승산된 픽셀 데이터는 누산기(30)에서, 예를 들면, 8×8 IDCT인 경우, 8번 누산한 후 리셋되며, 누산된 결과 데이터는 선택 및 반dhf림기(50)에서 후술하는 바와 같이 클립 및 반올림 발생여부에 따라 소정의 출력 비트수로 변경된 후, 롬 콘트롤러부(61)에서 제공되는 두개의 어드레스(1,2)에 의해 병렬처리되도록 파이프 라인(pi[e line)을 위한 레지스터(11)로 전달하여 전장시킨다. 저술한 선택 및 반올림기(50)가 예를 들어 다음과 같이 입력(A)이 10비트이고, 출력(A)이4비트인 경우에 대해 동작과정을 살펴보자.

여기서 표시된 바와 같이 상위 2비트(A9,A8)는 클립 발생 여부를 나타내고, 하위 4비트(A3,A2,A1,A0)는 반올림 발생여부를 나타내며, 비트(A7,A6,A5,A4)는 출력 데이터를 나타낸다.

예를 들어 입력 데이터가 1011010100인 경우, 이때는 클립이 발생되었으나, 반올림이 발생되지 않음으로 출력값은 1101보다는 101101에 더 가까운 1111이 된다. 즉, 원하는 데이터 비트보다 상위 비트에서 1이 발생하면 원하는 비트의 데이터에서 캐리(carry)가 발생한 경우이므로, 이때의 출력값은 모두 1로 해준다.

그리고, 선택 및 반올림기(50)를 통과한 데이터는 레지스터(11)에 임시 저장한 후, 승산기(21)에서는 사전에 저장되어 있는 계수중 롬(61)으로부터의 어드레스 2에 의해 계수 롬(41)에 다음 식(4)과 같은 계수 행렬(C^t)을 승수로 하고

1차원 IDCT를 실행한 결과 데이터 행렬(Y)를 피승수로 하여 제1차원 IDCT (X=Y.C)를 수행하면 다음 식(5)과 같이 된다.

X=Y·C^t(5)

즉

이 같이 승산기(21)를 통해 승산한 데이터는 누산기(31)를 거쳐 선택/반올림기(51)에서 전술한 선택/반올림기(50)에서 수행한 동일한 동작을 행한 후,픽셀 데이터를 출력하여 움직임 보상부(도시되지 않음)로 전달된다.

한편, 제4도에 도시된 바와 같이 VLD로부터 전술한 롬 콘트롤러(61)로 입력되는 신호, 즉 블럭 개시 (star of block; SOB)신호가 나타나면 VLD로부터 데이터를 전달받기 시작하여 IDCT를 실행하고, ICDT수행한결과를 출력할때는 신호, 즉 픽셀 블럭개시(pixel block start)신호를 움직임 보상부로 전달하여 이 움직임 보상부가 IDCT에서의 출력을 받을 수 있도록 한다. 그러므로, 이같은 SOB와 PBS와 같은신호는 입력/출력 데이터의 개시를 알려주는 신호로서, SOB가 입력된 후 일정한 클럭후에 출력하게 된다.

전술한 바와 같이 구성되어 작동하는 본 발명에 따른 2차원 IDCT장치에 의하면, 전치 및 이중 포토를 사용하거나 램을 두개 사용하는 선행 기술에 비해 소자의 소형화에 따른 원가절감 및 연산속도를 향상시키는 큰 이점이 있다.

Claims

가변 길이 복호화(variable length decoding; VLD) 수단에서 제공되는 블럭 개시 (start of block) 신호 및 전치(transposition)된 계수에 응답하여 제1 및 제2역이산 코사인 변환(invese discrete cosine transform; IDCT)하여 픽셀 데이터(pixel data)를 발생하여 움직임보상(motion compensation; MC)수단으로 제공하는 이차원 역이산 코사인 변환 장치에 있어서, 상기 VLD 수단으로부터 블럭 개시 신호가 입력되면 상기 VLD로부터 데이터를 전달받기 시작하고 상기 역이산 코사인 변환 장치를 실행시키며, 제1 상기 제1어드레스 정보를 입력하여 이에 대응하는 정상적인 계수 매트릭스를 출력하는 제1계수 저장 수단과 및 제2어드레스 정보를 생성하는 콘트롤 수단과; 상기 VLD 수단으로부터의 전치된 입력계수 매트릭스를 임시저장하는 제1레지스터 수단과; 상기 제1계수 저장 수단에서 제공되는 계수 매트릭스를 피승수로 하고,제1레지스터 수단에서 제공되는 입력 계수 매트릭스를 승수로 하여 승산하는 제1승산 수단과; 상기 제1승산 수단(20)에서 제공되는 픽셀 데이터 매트릭스를 기설정 횟수로 누산하는 제1누산 수단과; 상기 제1누산 수단에서 제공되는 픽셀 데이터중에서 클립(clip) 및 반올림(round) 발생여부에 따라 기설정된 출력 비트수로 변경하여 출력하는 제1선택 및 반올림 수단과; 상기 콘트롤 수단에서 제공되는 제2어드레스 정보에 대응하는 전치된 계수 매트릭스를 출력하는 제2계수 저장수단과; 상기 제1선택 및 반올림 수단에서제공되는 계수 데이터와 상기 콘트롤 수단에서의 제2어드레스 정보에 의한 데이터 병렬처리를 위해 상기 전자 데이터를 저장하는 제2레지스터 수단과; 상기 제2레지스터 수단에서 제공되는 계수 데이터를 피승수로 하고, 상기 제2계수 저장 수단에서 제공되는 전치된 계수 매트릭스를 승산하는 제2승산수단과; 상기 제2승산 수단에서 제공되는 픽셀 데이터 매트릭스를 기설정 횟수로 누산하는 제2누산 수단과; 상기 제2누산 수단에서 제공되는 픽셀 데이터중에서 클립 및 반올림 생성 여부에 따라 기설정된 출력 비트수로 변경하여 출력하는 제2선택 및 반올림 수단을 포함하는 이차원 역이산 코사인 변환장치.
제1항에 있어서, 상기 콘트롤 수단은, 서로 상이한 어드레스 정보(address data)를 제공하는 이차원역이산 코사인 변환 장치.
제1 또는 제2 항에 있어서, 상기 제1 및 제2계수 저장 수단은, 상기 콘트롤 수단에서 제공되는 서로 상이한 어드레스 정보를 입력받아 각각 정상적인 계수 행렬 및 전치된 계수 행렬을 제공하는 이차원 역이산코사인 변환 장치.