JP3733248B2 - 再生装置及びその方法 - Google Patents
再生装置及びその方法 Download PDFInfo
- Publication number
- JP3733248B2 JP3733248B2 JP26457098A JP26457098A JP3733248B2 JP 3733248 B2 JP3733248 B2 JP 3733248B2 JP 26457098 A JP26457098 A JP 26457098A JP 26457098 A JP26457098 A JP 26457098A JP 3733248 B2 JP3733248 B2 JP 3733248B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- image
- field
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は再生装置及びその方法に関し、特には、再生画像信号の補間処理に関するものである。
【0002】
【従来の技術】
従来より、画像信号をデジタル信号として記録再生するデジタルVTRが知られている。
【0003】
このようなデジタルVTRにおいて、例えば1/2倍速のスロー再生を行う場合について説明する。
【0004】
この場合には、テープを記録時の1/2の速度で搬送して画像信号を再生するので、同一の画像信号が2回繰り返し再生される。そこで、再生された画像信号をメモリに記憶しておき、メモリから同一のフレームの画像信号を2回繰り返し読み出すことにより1/2倍速のスロー再生画像を得ることができる。
【0005】
【発明が解決しようとする課題】
通常CRTモニタは1フレームの画像を2フィールドのインタレースした画像として表示するため、VTRからモニタに出力する際もインタレース形式に変換して出力する場合が多い。
【0006】
そこで、前述のスロー再生時に通常再生と同様にインタレース変換処理を施すと、出力される画像の様子は図12の通りとなる。この場合、スロー再生画像としてフレームFR1の第2フィールドf2が出力された後で再びFR1の第1フィールドf1が出力される。そのため、再生画像の時間経過が不連続になり、再生画像が不自然になってしまう。
【0007】
そこで、メモリから読み出す順序を図13または図14の通りにすることで、再生画像の時間経過の不連続を解消することができる。即ち、図13においては、各フレームの第1フィールドf1のみを出力し、図14においては、各フレームの第1フィールドf1を2回繰り返し出力した後、第2フィールドf2を2回繰り返し出力している。
【0008】
しかし、図13、図14の例では、一方のフィールドだけで1フレームの画像を構成するため、再生される画像の解像度が通常再生時の1/2になってしまい、また、画面上の斜め線も滑らかに表示できないという問題がある。
【0009】
本発明は前述の如き問題を解決することを目的とする。
【0010】
本発明の他の目的は、記録媒体より画像を再生する際に、高精細な補間画像を得る処にある。
【0011】
【課題を解決するための手段】
このような目的下において、本発明においては、互いにインタレースした複数のフィールドで1フレームが構成された画像信号を記録媒体から再生する再生手段と、前記再生画像信号の1フレームを構成する複数のフィールド中、基準フィールドの画像信号を用いて前記基準フィールド以外の他のフィールドの画像信号を補間する補間手段と、前記複数のフィールドから前記基準フィールドを選択的に設定する制御手段とを備える構成とした。
【0012】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態について詳細に説明する。
【0013】
図1は本発明が適用されるVTRの構成を示すブロック図である。
【0014】
図1において、通常の記録時においては、撮像回路101により得られた画像信号はメモリ103に記憶される。メモリ103は複数フレーム分の画像信号を記憶可能である。DCT回路105はメモリ103に書き込まれた画像信号を図2に示した垂直8画素×水平8画素からなるブロック毎に読み出し、ブロック単位でDCT処理を施して量子化回路107及び符号量見積回路109に出力する。なお、このとき、DCT回路105は後述の圧縮・符号化に適したシャフリングを行う。
【0015】
符号量見積回路109は符号量を見積り、所定数のDCTブロック毎に所定の情報となるよう、量子化回路107で用いる量子化係数を決定して量子化回路107に出力する。量子化回路107は符号量見積回路109にて決定された量子化係数を用いてDCT回路105からの出力を量子化し、可変長符号化回路111に出力する。可変長符号化回路111は量子化された画像データを可変長符号化し、記録処理回路113に出力する。
【0016】
記録処理回路113は可変長符号化された画像データに対して同期、IDの付加、誤り訂正符号化、デジタル変調等周知の処理を施して記録再生回路115に出力する。記録再生回路115は回転ヘッドを用いて記録処理回路113から出力された画像データを磁気テープ上に記録する。このとき、制御回路133は記録再生回路115におけるキャプスタン等を含むメカニズムに対して、所定の速度でテープを搬送するよう制御信号を出力する。
【0017】
次に、このように記録された画像データを再生する通常再生時の動作について説明する。
【0018】
操作部131により通常再生の指示があると、制御回路133は記録再生回路115に対し、記録時に対応した速度でテープを搬送するよう制御信号を出力する。記録再生回路115は磁気テープ前述の通り圧縮符号化された画像信号を再生し再生処理回路117に出力する。再生処理回路117は再生データを復調すると共に記録時に付加された誤り訂正符号を用いた誤り訂正処理等周知の処理を施し、更に、同期、IDデータを検出して可変長符号復号回路119に出力する。
【0019】
可変長符号復号回路119は再生処理回路117からの画像信号に対して記録時に対応した可変長符号の復号処理を施し、逆量子化回路121に出力する。逆量子化回路121は記録時に応じた量子化係数に従って再生信号を逆量子化し、逆DCT回路123に出力する。
【0020】
前述の通り、本形態における画像信号は、記録時に1フレームの縦8画素×横8画素毎にDCT処理されており、逆DCT回路123は逆量子化回路121から出力された画像信号に対して逆DCT処理を施し、DCT係数から通常の画像データに変換する。
【0021】
逆DCT回路123からブロック単位で出力された画像信号は、記録時のシャフリングの順に従ってメモリ125に書き込まれる。そして、メモリ125からラスタスキャンの順に読み出され、出力回路129より外部モニタ等に出力される。なお、補間処理回路127は後述のように、スロー再生時及び静止画再生時においてメモリ125に記憶された画像信号に対して補間処理を施し、再びメモリ125に書き込む。また、メモリ125は少なくとも3フレーム分の画像信号を記憶可能であり、メモリ103と共用することももちろん可能である。
【0022】
さて、このような構成において、操作部131によりスロー再生の指示があったときの動作について説明する。
【0023】
以下、本形態では、スロー再生時においては簡単のためテープを記録時の1/2の速度で搬送して画像信号を再生するものとする。
【0024】
本形態のデジタルVTRにおいては、1フレームの画像信号を複数のトラックに記録しているが、スロー再生時においては、これら各トラックを2回づつ繰り返しトレースして画像信号を再生する。そして、制御回路133は補間処理回路127に対して補間処理を実行させる旨の制御信号を出力すると共に、基準フィールドを切り換えるための制御信号を出力する。
【0025】
補間処理回路127はメモリ125から読み出した画像信号に対して後述の如く補間処理を施し、再びメモリ125に書き込む。本形態ではメモリ125を2バンク構成とし、各バンク1フレームの画像信号を記憶可能とする。そして、制御回路133はメモリ125に対して補間処理回路127により1フレーム分の補間処理済みの画像信号が書き込まれた後、読み出しバンクを切り換えて補間処理された画像信号を出力回路129に出力する。
【0026】
図3は補間処理回路127の構成を示すブロック図である。
【0027】
図3において、メモリ125より画面の左上から順に読み出された画像信号はラインメモリ201及び補間信号生成回路205に出力される。ラインメモリ201は入力された画像信号を1ライン期間遅延させてラインメモリ203及び補間信号生成回路205に出力する。ラインメモリ203はラインメモリ201から出力された画像信号を更に1ライン期間遅延させて補間信号生成回路205に出力する。
【0028】
従って、補間信号生成回路205には画面上で垂直方向に隣接する3画素の画像信号が同時に供給されることになる。
【0029】
メモリ125より補間処理回路127に出力される画像信号の様子を図4に示す。
【0030】
図4は1フレーム分の画像信号の様子を示し、メモリ125からは最初のラインAの左端の画素から順に補間処理回路127に読み出され、その後、ラインB、ラインCの順に読み出される。従って、図4において、例えばラインA、B、Cの垂直方向に隣接する3画素の画像信号が同時に補間信号生成回路205に入力される。
【0031】
補間信号生成回路205はこれら3画素の画像信号を用いてフィールド間の動きを検出し、この動きに基づいて他方のフィールドの画像信号を補間する。
【0032】
また、本形態の補間信号生成回路205は、制御回路133からの制御信号に従い、図5に示したようにフィールドf1の画像信号を基準としてフィールドf2の補間画像信号f1dを補間生成する状態と、図6に示したようにフィールドf2の画像信号を基準としてフィールドf1の補間画像信号f2dを補間生成する状態とを選択的に設定可能である。
【0033】
補間信号生成回路205は、図7に示したように、連続する3画素の画像信号A、B、Cのうち、中央の画素Bの画像信号の値と、その上下の画素A、Cの画像信号の値の平均値AVEとの差βを求め、この動き量βを所定の閾値と比較して3値のデータMOVEを求める。そして、検出した動きデータMOVEに基づいて補間画像信号を生成する。なお、動きデータMOVEは1〜3の値をとり、MOVEが1のときには動画を、MOVEが3のときには静止画を、MOVEが2のときには動画と静止画の中間であることを示す。
【0034】
ここで、図5のIや図6のLのように、上下に隣接する画素が存在する場合の補間画像信号の求めかたは、A、B、C、Iをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、I=(A+C)/2
MOVE=2のとき、I=(A+B+C)/3
MOVE=3のとき、I=C
の通りである。
【0035】
また、図5のJのように補間画素が画面の一番下のラインの場合、動きデータMOVEはその1ライン上の画素に対する動きデータ、即ち図4のラインGの画素に対する動きデータを用る。そして、その求めかたは、F、G、H、Jをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、J=G
MOVE=2のとき、J=(G+G+H)/3
MOVE=3のとき、J=H
の通りである。
【0036】
また、図6のKのように補間画素が画面の一番上のラインの場合、動きデータMOVEはその1ライン下の画素に対するデータ、即ち図4のラインBの画素に対する動きデータを用いる。そして、その求めかたは、A、B、C、Kをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、K=B
MOVE=2のとき、K=(A+B+B)/3
MOVE=3のとき、K=A
の通りである。
【0037】
このように、補間信号合成回路205においてはフィールドf1を基準とした補間画像信号f1dと、フィールドf2を基準とした補間画像信号f2dとを生成可能なものである。制御回路133は、スロー再生時において図7に示したように各フィールドの画像信号を出力するべく補間信号生成回路205に対して基準フィールドの切り換えを示す制御信号を出力する。
【0038】
即ち、スロー再生においては、フレームFR1の再生画像信号について、まずフィールドf1を基準フィールドとして第2フィールドの補間画像信号f2を生成してフィールドf1、f1dの順に出力し、次にフィールドf2を基準として第1フィールドの補間画像信号f2dを生成してフィールドf2d、f2の順に出力する。以下、フレームFR2以降についても同様の制御を繰り返す。
【0039】
このように、本形態においては、スロー再生時において同一フィールドの画像を繰り返し出力するのではなく、フィールド間の動きに応じて他方のフィールドの画像を補間して出力している。そのため、スロー再生において再生画像の解像度の低下を防止することができる。
【0040】
また、本形態においては、補間の基準フィールドをフレーム毎に切り換えている。そのため、スロー再生時において、動きのある画像を滑らかに表示することができ、且つ、静止している画像については十分な解像度を得ることができる。
【0041】
即ち、本形態では、図8において、フィールドf1の画像を出力した後、フィールドf1を基準として生成した補間画像f1dを出力している。フィールドf1dはフィールドf1とf2の動きが反映されたフィールドf1を基準とした画像である。そして、次にフィールドf2を基準として生成した補間画像f2dを出力している。このf2dもフィールドf1とf2との間の動きが反映されているが、基準となるフィールドをf2としているので、画像としてはフィールドf2により近い画像となっている。そして、最後にフィールドf2の画像をそのまま出力する。
【0042】
例えば、フィールドf1とf2との動きが大きいとき、図14の如く単純にf1とf2とを繰り返し出力した場合にはフィールド間のぶれが目立ってしまう。これに対し、本形態では、フレーム毎に基準フィールドを変更しつつ補間画像を出力するので、動きが大きい場合にもぶれることなく、滑らかな画像を表示することができる。
【0043】
次に、本発明の他の実施形態について説明する。
【0044】
図9は本発明の他の実施形態としてのデジタルVTRの構成を示す図である。図9において、図1と同様の構成については同一番号を付して説明する。
【0045】
図1の装置では、逆DCT回路123からの画像信号を一度メモリ125に書き込んだ後に補間処理回路127にて補間画像信号を生成したが、本形態では、逆DCT回路123からメモリ125へ画像信号を出力するまでの間に補間処理回路135により補間画像信号を生成するものである。図9の装置は逆DCT回路123からメモリ125に画像信号が出力されるまでの間の処理以外は図1の装置と同じであるので、詳細な説明は省略する。
【0046】
図10は補間処理回路135の構成を示すブロック図である。
【0047】
本形態では8画素×8画素からなるブロック毎にDCT処理を施しているので、逆DCT回路123からは、図11に示した順で8画素×8画素からなるブロック単位で画像信号が出力され、補間処理回路135に出力される。
【0048】
逆DCT回路123から出力された画像信号は8画素メモリ301及び補間信号生成回路305に出力される。8画素メモリ301は入力された画像信号を8画素分遅延させて8画素メモリ303及び補間信号生成回路905に出力する。8画素メモリ303は8画素メモリ301より出力された画像信号を更に8画素分遅延させて補間信号生成回路305に出力する。
【0049】
従って、補間信号生成回路305には同一ブロックの画面上で垂直方向に隣接する3画素の画像信号が同時に供給されることになる。
【0050】
逆DCT回路123より補間処理回路135に出力される画像信号の様子を図2に示す。
【0051】
図2(a)は逆DCT回路123より出力される1ブロック分の画像信号の様子を示し、逆DCT回路123からは図10に示すように最初のラインaの左端の画素から順に補間処理回路135に読み出され、その後、ラインb、ラインcの順に読み出される。従って、図2(a)において、例えばラインa、b、cの垂直方向に隣接する3画素の画像信号が同時に補間信号生成回路905に入力される。
【0052】
補間信号生成回路305はこれら3画素の画像信号を用いて前述の実施形態と同様にフィールド間の動きを検出し、この動きに基づいて他方のフィールドの画像信号を補間する。
【0053】
また、本形態の補間信号生成回路305は、先の実施形態と同様に、制御回路133からの制御信号に従い、図2(b)に示したようにフィールドf1の画像信号を基準としてフィールドf2の補間画像信号f1dを補間生成する状態と、図2(c)に示したようにフィールドf2の画像信号を基準としてフィールドf1の補間画像信号f2dを補間生成する状態とを選択的に設定可能である。
【0054】
即ち、補間信号生成回路305は、図7に示したように、連続する3画素の画像信号a、b、cのうち、中央の画素bの画像信号の値と、その上下の画素a、cの画像信号の値の平均値AVEとの差βを求め、この動き量βを所定の閾値と比較して3値のデータMOVEを求める。そして、検出した動きデータMOVEに基づいて補間画像信号を生成する。なお、動きデータMOVEは1〜3の値をとり、MOVEが1のときには動画を、MOVEが3のときには静止画を、MOVEが2のときには動画と静止画の中間であることを示す。
【0055】
ここで、図2(b)のiや図2(c)のlのように、上下に隣接する画素が存在する場合の補間画像信号の求めかたは、a、b、c、iをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、i=(a+c)/2
MOVE=2のとき、i=(a+b+c)/3
MOVE=3のとき、i=c
の通りである。
【0056】
また、図2(b)のjのように補間画素が画面の一番下のラインの場合、動きデータMOVEはその1ライン上の画素に対する動きデータ、即ち図2(a)のラインgの画素に対する動きデータを用る。そして、その求めかたは、f、g、h、jをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、j=g
MOVE=2のとき、j=(g+g+h)/3
MOVE=3のとき、j=h
の通りである。
【0057】
また、図2(c)のkのように補間画素が画面の一番上のラインの場合、動きデータMOVEはその1ライン下の画素に対するデータ、即ち図2(a)のラインbの画素に対する動きデータを用いる。そして、その求めかたは、a、b、c、kをそれぞれ各画素の画像信号の値とすると、
MOVE=1のとき、k=b
MOVE=2のとき、k=(a+b+b)/3
MOVE=3のとき、k=a
の通りである。
【0058】
このように、補間信号生成回路305においてはフィールドf1を基準とした補間画像信号f1dと、フィールドf2を基準とした補間画像信号f2dとを生成可能なものである。そして、制御回路133はスロー再生時において図7に示したように各フィールドの画像信号を出力するべく補間信号生成回路305に対して基準フィールドの切り換えを示す制御信号を出力する。
【0059】
このように処理された各フィールドの画像信号はメモリ125に書き込まれる。制御回路135はスロー再生時において、図7に示した通りに各画像信号を出力するようメモリ125からの画像信号の読み出しを制御する。
【0060】
このように、本形態においても、スロー再生時において同一フィールドの画像を繰り返し出力するのではなく、フィールド間の動きに応じて他方のフィールドの画像を補間して出力している。そのため、スロー再生において再生画像の解像度の低下を防止することができる。
【0061】
また、本形態においては、補間の基準フィールドをフレーム毎に切り換えている。そのため、スロー再生時において、動きのある画像を滑らかに表示することができ、且つ、静止している画像については十分な解像度を得ることができる。
【0062】
更に、本形態では、逆DCT回路123から出力された画像信号に対して補間処理を施している。従って、補間処理回路135にはブロック単位で画像信号が供給されることになり、補間処理回路135は図10に示したように、ラインメモリではなく、8画素メモリを設けるだけで済む。そのため、回路規模を著しく削減することが可能となる。
【0063】
なお、本形態では画像信号を8画素×8画素のブロックに分割して符号化したが、これに限らず、例えば垂直m×水平n画素毎にブロック化して記録再生する装置に対しても本発明を適用可能である。この場合、図10の補間処理回路においては、8画素メモリの代わりにn画素分遅延するメモリを設ければよい。
【0065】
また、図3、図10に示した補間信号生成回路による動き検出処理及び補間信号の生成処理はマイクロコンピュータを用いたソフトウェア処理により実行可能であり、この場合にも前述の実施形態と同様の効果を有する。
【0066】
また、このときプログラムの各ステップを記憶したコンピュータ読み取り可能な記憶媒体も当然本発明の構成となる。
【0067】
【発明の効果】
以上説明したように、本発明によれば、再生画像の状態に応じた最適な補間画像を得ることができる。
【図面の簡単な説明】
【図1】本発明が適用されるVTRの構成を示す図である。
【図2】図1の装置で扱う画像信号の構成を示す図である。
【図3】図1の装置における補間処理回路の構成を示す図である。
【図4】図3の回路の動作を説明するための図である。
【図5】図3の回路による補間画像信号の様子を示す図である。
【図6】図3の回路による補間画像信号の様子を示す図である。
【図7】図3の回路の動作を説明するための図である。
【図8】図1の装置より出力される画像の様子を示す図である。
【図9】本発明が適用されるVTRの他の構成を示す図である。
【図10】図9における補間処理回路の構成を示す図である。
【図11】図10の回路で扱う画像の様子を示す図である。
【図12】従来のスロー再生時の再生画像の様子を示す図である。
【図13】従来のスロー再生時の再生画像の様子を示す図である。
【図14】従来のスロー再生時の再生画像の様子を示す図である。
Claims (2)
- 互いにインタレースした二つのフィールドで1フレームが構成された画像信号を記録媒体から再生する再生手段と、
前記再生手段により再生された画像信号を記憶するメモリと、
前記メモリに記憶された1フレームの前記画像信号を構成する二つのフィールド中、基準フィールドの画像と他のフィールドの画像の間の動きを検出し、前記検出結果に従って前記基準フィールドの画像信号と他のフィールドの画像信号とを合成することにより補間画像信号を生成する補間手段と、
スロー再生モードにおいて、前記メモリに記憶された1フレームの画像信号における前記基準フィールドの画像信号と前記補間手段により生成された補間画像信号とを1フィールド毎に交互に選択して出力すると共に、前記基準フィールドを1フレーム毎に変更するよう前記補間手段を制御する制御手段とを備える再生装置。 - 互いにインタレースした二つのフィールドで1フレームが構成された画像信号を記録媒体から再生する方法であって、
前記再生された画像信号をメモリに記憶すると共に、前記メモリに記憶された1フレームの前記画像信号を構成する二つのフィールド中、基準フィールドの画像と他のフィールドの画像の間の動きを検出し、前記検出結果に従って前記基準フィールドの画像信号と他のフィールドの画像信号とを合成することにより補間画像信号を生成し、スロー再生モードにおいて、前記メモリに記憶された1フレームの画像信号における前記基準フィールドの画像信号と前記補間画像信号とを1フィールド毎に交互に選択して出力すると共に、前記基準フィールドを1フレーム毎に変更することを特徴とする再生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26457098A JP3733248B2 (ja) | 1998-09-18 | 1998-09-18 | 再生装置及びその方法 |
US09/391,519 US6778758B1 (en) | 1998-09-11 | 1999-09-08 | Image processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26457098A JP3733248B2 (ja) | 1998-09-18 | 1998-09-18 | 再生装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101974A JP2000101974A (ja) | 2000-04-07 |
JP3733248B2 true JP3733248B2 (ja) | 2006-01-11 |
Family
ID=17405135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26457098A Expired - Fee Related JP3733248B2 (ja) | 1998-09-11 | 1998-09-18 | 再生装置及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733248B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7228057B2 (en) | 2001-04-25 | 2007-06-05 | Victor Company Of Japan, Ltd | Apparatus and method of reproducing moving picture at variable speed |
EP1496698A1 (en) * | 2002-04-15 | 2005-01-12 | Matsushita Electric Industrial Co., Ltd. | Recording and reproducing device |
-
1998
- 1998-09-18 JP JP26457098A patent/JP3733248B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000101974A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2570384B2 (ja) | 動画像信号の符号化・復号化方式 | |
JP4121590B2 (ja) | 画像表示装置及びその特殊再生制御装置 | |
JP3577354B2 (ja) | 補間画像データ生成装置および方法 | |
JP3676525B2 (ja) | 動画像符号化復号化装置及びその方法 | |
JP3604732B2 (ja) | 映像システム | |
JP2003333540A (ja) | フレームレート変換装置及びそれを用いた映像表示装置、テレビジョン放送受信装置 | |
JP3733248B2 (ja) | 再生装置及びその方法 | |
JP2001352524A (ja) | 再生装置及び再生方法 | |
JPH0363275B2 (ja) | ||
EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
US6778758B1 (en) | Image processing apparatus | |
JP3639610B2 (ja) | 画像符号化装置 | |
JP4250229B2 (ja) | 画像処理装置 | |
JP2707666B2 (ja) | 再生装置 | |
JP3785945B2 (ja) | 動画像可変速度再生方法 | |
JP3276675B2 (ja) | 映像記録装置 | |
JP3804467B2 (ja) | 動画像可変速度再生装置 | |
JP3365613B2 (ja) | デジタル信号再生装置 | |
JP2000350153A (ja) | 画像処理装置及びその方法 | |
JPH0799647A (ja) | 画像信号再生装置 | |
JP3082302B2 (ja) | ディジタルビデオ信号の記録/再生装置 | |
JP2841098B2 (ja) | 画像処理方法 | |
JP3705459B2 (ja) | ディジタル画像信号記録装置及び画像信号記録再生装置 | |
JPH10136371A (ja) | 動画像復号化装置及びその方法 | |
JP2000350205A (ja) | 画像処理装置及びその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |