JP2000101974A

JP2000101974A - 再生装置及びその方法

Info

Publication number: JP2000101974A
Application number: JP10264570A
Authority: JP
Inventors: Shingo Ikeda; 信吾池田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-18
Filing date: 1998-09-18
Publication date: 2000-04-07
Anticipated expiration: 2018-09-18
Also published as: JP3733248B2

Abstract

(57)【要約】【課題】画像を再生する際、高精細な補間画像を得
る。【解決手段】再生装置は、互いにインタレースした複
数のフィールドで１フレームが構成された画像信号を記
録媒体から再生する再生手段と、前記再生画像信号の１
フレームを構成する複数のフィールド中、基準フィール
ドの画像信号を用いて前記基準フィールド以外の他のフ
ィールドの画像信号を補間する補間手段と、前記複数の
フィールドから前記基準フィールドを選択的に設定する
制御手段とを備えて構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は再生装置及びその方
法に関し、特には、再生画像信号の補間処理に関するも
のである。

【０００２】

【従来の技術】従来より、画像信号をデジタル信号とし
て記録再生するデジタルＶＴＲが知られている。

【０００３】このようなデジタルＶＴＲにおいて、例え
ば１／２倍速のスロー再生を行う場合について説明す
る。

【０００４】この場合には、テープを記録時の１／２の
速度で搬送して画像信号を再生するので、同一の画像信
号が２回繰り返し再生される。そこで、再生された画像
信号をメモリに記憶しておき、メモリから同一のフレー
ムの画像信号を２回繰り返し読み出すことにより１／２
倍速のスロー再生画像を得ることができる。

【０００５】

【発明が解決しようとする課題】通常ＣＲＴモニタは１
フレームの画像を２フィールドのインタレースした画像
として表示するため、ＶＴＲからモニタに出力する際も
インタレース形式に変換して出力する場合が多い。

【０００６】そこで、前述のスロー再生時に通常再生と
同様にインタレース変換処理を施すと、出力される画像
の様子は図１２の通りとなる。この場合、スロー再生画
像としてフレームＦＲ１の第２フィールドｆ２が出力さ
れた後で再びＦＲ１の第１フィールドｆ１が出力され
る。そのため、再生画像の時間経過が不連続になり、再
生画像が不自然になってしまう。

【０００７】そこで、メモリから読み出す順序を図１３
または図１４の通りにすることで、再生画像の時間経過
の不連続を解消することができる。即ち、図１３におい
ては、各フレームの第１フィールドｆ１のみを出力し、
図１４においては、各フレームの第１フィールドｆ１を
２回繰り返し出力した後、第２フィールドｆ２を２回繰
り返し出力している。

【０００８】しかし、図１３、図１４の例では、一方の
フィールドだけで１フレームの画像を構成するため、再
生される画像の解像度が通常再生時の１／２になってし
まい、また、画面上の斜め線も滑らかに表示できないと
いう問題がある。

【０００９】本発明は前述の如き問題を解決することを
目的とする。

【００１０】本発明の他の目的は、記録媒体より画像を
再生する際に、高精細な補間画像を得る処にある。

【００１１】

【課題を解決するための手段】このような目的下におい
て、本発明においては、互いにインタレースした複数の
フィールドで１フレームが構成された画像信号を記録媒
体から再生する再生手段と、前記再生画像信号の１フレ
ームを構成する複数のフィールド中、基準フィールドの
画像信号を用いて前記基準フィールド以外の他のフィー
ルドの画像信号を補間する補間手段と、前記複数のフィ
ールドから前記基準フィールドを選択的に設定する制御
手段とを備える構成とした。

【００１２】

【発明の実施の形態】以下、図面を用いて本発明の実施
形態について詳細に説明する。

【００１３】図１は本発明が適用されるＶＴＲの構成を
示すブロック図である。

【００１４】図１において、通常の記録時においては、
撮像回路１０１により得られた画像信号はメモリ１０３
に記憶される。メモリ１０３は複数フレーム分の画像信
号を記憶可能である。ＤＣＴ回路１０５はメモリ１０３
に書き込まれた画像信号を図２に示した垂直８画素×水
平８画素からなるブロック毎に読み出し、ブロック単位
でＤＣＴ処理を施して量子化回路１０７及び符号量見積
回路１０９に出力する。なお、このとき、ＤＣＴ回路１
０５は後述の圧縮・符号化に適したシャフリングを行
う。

【００１５】符号量見積回路１０９は符号量を見積り、
所定数のＤＣＴブロック毎に所定の情報となるよう、量
子化回路１０７で用いる量子化係数を決定して量子化回
路１０７に出力する。量子化回路１０７は符号量見積回
路１０９にて決定された量子化係数を用いてＤＣＴ回路
１０５からの出力を量子化し、可変長符号化回路１１１
に出力する。可変長符号化回路１１１は量子化された画
像データを可変長符号化し、記録処理回路１１３に出力
する。

【００１６】記録処理回路１１３は可変長符号化された
画像データに対して同期、ＩＤの付加、誤り訂正符号
化、デジタル変調等周知の処理を施して記録再生回路１
１５に出力する。記録再生回路１１５は回転ヘッドを用
いて記録処理回路１１３から出力された画像データを磁
気テープ上に記録する。このとき、制御回路１３３は記
録再生回路１１５におけるキャプスタン等を含むメカニ
ズムに対して、所定の速度でテープを搬送するよう制御
信号を出力する。

【００１７】次に、このように記録された画像データを
再生する通常再生時の動作について説明する。

【００１８】操作部１３１により通常再生の指示がある
と、制御回路１３３は記録再生回路１１５に対し、記録
時に対応した速度でテープを搬送するよう制御信号を出
力する。記録再生回路１１５は磁気テープ前述の通り圧
縮符号化された画像信号を再生し再生処理回路１１７に
出力する。再生処理回路１１７は再生データを復調する
と共に記録時に付加された誤り訂正符号を用いた誤り訂
正処理等周知の処理を施し、更に、同期、ＩＤデータを
検出して可変長符号復号回路１１９に出力する。

【００１９】可変長符号復号回路１１９は再生処理回路
１１７からの画像信号に対して記録時に対応した可変長
符号の復号処理を施し、逆量子化回路１２１に出力す
る。逆量子化回路１２１は記録時に応じた量子化係数に
従って再生信号を逆量子化し、逆ＤＣＴ回路１２３に出
力する。

【００２０】前述の通り、本形態における画像信号は、
記録時に１フレームの縦８画素×横８画素毎にＤＣＴ処
理されており、逆ＤＣＴ回路１２３は逆量子化回路１２
１から出力された画像信号に対して逆ＤＣＴ処理を施
し、ＤＣＴ係数から通常の画像データに変換する。

【００２１】逆ＤＣＴ回路１２３からブロック単位で出
力された画像信号は、記録時のシャフリングの順に従っ
てメモリ１２５に書き込まれる。そして、メモリ１２５
からラスタスキャンの順に読み出され、出力回路１２９
より外部モニタ等に出力される。なお、補間処理回路１
２７は後述のように、スロー再生時及び静止画再生時に
おいてメモリ１２５に記憶された画像信号に対して補間
処理を施し、再びメモリ１２５に書き込む。また、メモ
リ１２５は少なくとも３フレーム分の画像信号を記憶可
能であり、メモリ１０３と共用することももちろん可能
である。

【００２２】さて、このような構成において、操作部１
３１によりスロー再生の指示があったときの動作につい
て説明する。

【００２３】以下、本形態では、スロー再生時において
は簡単のためテープを記録時の１／２の速度で搬送して
画像信号を再生するものとする。

【００２４】本形態のデジタルＶＴＲにおいては、１フ
レームの画像信号を複数のトラックに記録しているが、
スロー再生時においては、これら各トラックを２回づつ
繰り返しトレースして画像信号を再生する。そして、制
御回路１３３は補間処理回路１２７に対して補間処理を
実行させる旨の制御信号を出力すると共に、基準フィー
ルドを切り換えるための制御信号を出力する。

【００２５】補間処理回路１２７はメモリ１２５から読
み出した画像信号に対して後述の如く補間処理を施し、
再びメモリ１２５に書き込む。本形態ではメモリ１２５
を２バンク構成とし、各バンク１フレームの画像信号を
記憶可能とする。そして、制御回路１３３はメモリ１２
５に対して補間処理回路１２７により１フレーム分の補
間処理済みの画像信号が書き込まれた後、読み出しバン
クを切り換えて補間処理された画像信号を出力回路１２
９に出力する。

【００２６】図３は補間処理回路１２７の構成を示すブ
ロック図である。

【００２７】図３において、メモリ１２５より画面の左
上から順に読み出された画像信号はラインメモリ２０１
及び補間信号生成回路２０５に出力される。ラインメモ
リ２０１は入力された画像信号を１ライン期間遅延させ
てラインメモリ２０３及び補間信号生成回路２０５に出
力する。ラインメモリ２０３はラインメモリ２０１から
出力された画像信号を更に１ライン期間遅延させて補間
信号生成回路２０５に出力する。

【００２８】従って、補間信号生成回路２０５には画面
上で垂直方向に隣接する３画素の画像信号が同時に供給
されることになる。

【００２９】メモリ１２５より補間処理回路１２７に出
力される画像信号の様子を図４に示す。

【００３０】図４は１フレーム分の画像信号の様子を示
し、メモリ１２５からは最初のラインＡの左端の画素か
ら順に補間処理回路１２７に読み出され、その後、ライ
ンＢ、ラインＣの順に読み出される。従って、図４にお
いて、例えばラインＡ、Ｂ、Ｃの垂直方向に隣接する３
画素の画像信号が同時に補間信号生成回路２０５に入力
される。

【００３１】補間信号生成回路２０５はこれら３画素の
画像信号を用いてフィールド間の動きを検出し、この動
きに基づいて他方のフィールドの画像信号を補間する。

【００３２】また、本形態の補間信号生成回路２０５
は、制御回路１３３からの制御信号に従い、図５に示し
たようにフィールドｆ１の画像信号を基準としてフィー
ルドｆ２の補間画像信号ｆ１ｄを補間生成する状態と、
図６に示したようにフィールドｆ２の画像信号を基準と
してフィールドｆ１の補間画像信号ｆ２ｄを補間生成す
る状態とを選択的に設定可能である。

【００３３】補間信号生成回路２０５は、図７に示した
ように、連続する３画素の画像信号Ａ、Ｂ、Ｃのうち、
中央の画素Ｂの画像信号の値と、その上下の画素Ａ、Ｃ
の画像信号の値の平均値ＡＶＥとの差βを求め、この動
き量βを所定の閾値と比較して３値のデータＭＯＶＥを
求める。そして、検出した動きデータＭＯＶＥに基づい
て補間画像信号を生成する。なお、動きデータＭＯＶＥ
は１〜３の値をとり、ＭＯＶＥが１のときには動画を、
ＭＯＶＥが３のときには静止画を、ＭＯＶＥが２のとき
には動画と静止画の中間であることを示す。

【００３４】ここで、図５のＩや図６のＬのように、上
下に隣接する画素が存在する場合の補間画像信号の求め
かたは、Ａ、Ｂ、Ｃ、Ｉをそれぞれ各画素の画像信号の
値とすると、ＭＯＶＥ＝１のとき、Ｉ＝（Ａ＋Ｃ）／２ＭＯＶＥ＝２のとき、Ｉ＝（Ａ＋Ｂ＋Ｃ）／３ＭＯＶＥ＝３のとき、Ｉ＝Ｃの通りである。

【００３５】また、図５のＪのように補間画素が画面の
一番下のラインの場合、動きデータＭＯＶＥはその１ラ
イン上の画素に対する動きデータ、即ち図４のラインＧ
の画素に対する動きデータを用る。そして、その求めか
たは、Ｆ、Ｇ、Ｈ、Ｊをそれぞれ各画素の画像信号の値
とすると、ＭＯＶＥ＝１のとき、Ｊ＝ＧＭＯＶＥ＝２のとき、Ｊ＝（Ｇ＋Ｇ＋Ｈ）／３ＭＯＶＥ＝３のとき、Ｊ＝Ｈの通りである。

【００３６】また、図６のＫのように補間画素が画面の
一番上のラインの場合、動きデータＭＯＶＥはその１ラ
イン下の画素に対するデータ、即ち図４のラインＢの画
素に対する動きデータを用いる。そして、その求めかた
は、Ａ、Ｂ、Ｃ、Ｋをそれぞれ各画素の画像信号の値と
すると、ＭＯＶＥ＝１のとき、Ｋ＝ＢＭＯＶＥ＝２のとき、Ｋ＝（Ａ＋Ｂ＋Ｂ）／３ＭＯＶＥ＝３のとき、Ｋ＝Ａの通りである。

【００３７】このように、補間信号合成回路２０５にお
いてはフィールドｆ１を基準とした補間画像信号ｆ１ｄ
と、フィールドｆ２を基準とした補間画像信号ｆ２ｄと
を生成可能なものである。制御回路１３３は、スロー再
生時において図７に示したように各フィールドの画像信
号を出力するべく補間信号生成回路２０５に対して基準
フィールドの切り換えを示す制御信号を出力する。

【００３８】即ち、スロー再生においては、フレームＦ
Ｒ１の再生画像信号について、まずフィールドｆ１を基
準フィールドとして第２フィールドの補間画像信号ｆ２
を生成してフィールドｆ１、ｆ１ｄの順に出力し、次に
フィールドｆ２を基準として第１フィールドの補間画像
信号ｆ２ｄを生成してフィールドｆ２ｄ、ｆ２の順に出
力する。以下、フレームＦＲ２以降についても同様の制
御を繰り返す。

【００３９】このように、本形態においては、スロー再
生時において同一フィールドの画像を繰り返し出力する
のではなく、フィールド間の動きに応じて他方のフィー
ルドの画像を補間して出力している。そのため、スロー
再生において再生画像の解像度の低下を防止することが
できる。

【００４０】また、本形態においては、補間の基準フィ
ールドをフレーム毎に切り換えている。そのため、スロ
ー再生時において、動きのある画像を滑らかに表示する
ことができ、且つ、静止している画像については十分な
解像度を得ることができる。

【００４１】即ち、本形態では、図８において、フィー
ルドｆ１の画像を出力した後、フィールドｆ１を基準と
して生成した補間画像ｆ１ｄを出力している。フィール
ドｆ１ｄはフィールドｆ１とｆ２の動きが反映されたフ
ィールドｆ１を基準とした画像である。そして、次にフ
ィールドｆ２を基準として生成した補間画像ｆ２ｄを出
力している。このｆ２ｄもフィールドｆ１とｆ２との間
の動きが反映されているが、基準となるフィールドをｆ
２としているので、画像としてはフィールドｆ２により
近い画像となっている。そして、最後にフィールドｆ２
の画像をそのまま出力する。

【００４２】例えば、フィールドｆ１とｆ２との動きが
大きいとき、図１４の如く単純にｆ１とｆ２とを繰り返
し出力した場合にはフィールド間のぶれが目立ってしま
う。これに対し、本形態では、フレーム毎に基準フィー
ルドを変更しつつ補間画像を出力するので、動きが大き
い場合にもぶれることなく、滑らかな画像を表示するこ
とができる。

【００４３】次に、本発明の他の実施形態について説明
する。

【００４４】図９は本発明の他の実施形態としてのデジ
タルＶＴＲの構成を示す図である。図９において、図１
と同様の構成については同一番号を付して説明する。

【００４５】図１の装置では、逆ＤＣＴ回路１２３から
の画像信号を一度メモリ１２５に書き込んだ後に補間処
理回路１２７にて補間画像信号を生成したが、本形態で
は、逆ＤＣＴ回路１２３からメモリ１２５へ画像信号を
出力するまでの間に補間処理回路１３５により補間画像
信号を生成するものである。図９の装置は逆ＤＣＴ回路
１２３からメモリ１２５に画像信号が出力されるまでの
間の処理以外は図１の装置と同じであるので、詳細な説
明は省略する。

【００４６】図１０は補間処理回路１３５の構成を示す
ブロック図である。

【００４７】本形態では８画素×８画素からなるブロッ
ク毎にＤＣＴ処理を施しているので、逆ＤＣＴ回路１２
３からは、図１１に示した順で８画素×８画素からなる
ブロック単位で画像信号が出力され、補間処理回路１３
５に出力される。

【００４８】逆ＤＣＴ回路１２３から出力された画像信
号は８画素メモリ３０１及び補間信号生成回路３０５に
出力される。８画素メモリ３０１は入力された画像信号
を８画素分遅延させて８画素メモリ３０３及び補間信号
生成回路９０５に出力する。８画素メモリ３０３は８画
素メモリ３０１より出力された画像信号を更に８画素分
遅延させて補間信号生成回路３０５に出力する。

【００４９】従って、補間信号生成回路３０５には同一
ブロックの画面上で垂直方向に隣接する３画素の画像信
号が同時に供給されることになる。

【００５０】逆ＤＣＴ回路１２３より補間処理回路１３
５に出力される画像信号の様子を図２に示す。

【００５１】図２（ａ）は逆ＤＣＴ回路１２３より出力
される１ブロック分の画像信号の様子を示し、逆ＤＣＴ
回路１２３からは図１０に示すように最初のラインａの
左端の画素から順に補間処理回路１３５に読み出され、
その後、ラインｂ、ラインｃの順に読み出される。従っ
て、図２（ａ）において、例えばラインａ、ｂ、ｃの垂
直方向に隣接する３画素の画像信号が同時に補間信号生
成回路９０５に入力される。

【００５２】補間信号生成回路３０５はこれら３画素の
画像信号を用いて前述の実施形態と同様にフィールド間
の動きを検出し、この動きに基づいて他方のフィールド
の画像信号を補間する。

【００５３】また、本形態の補間信号生成回路３０５
は、先の実施形態と同様に、制御回路１３３からの制御
信号に従い、図２（ｂ）に示したようにフィールドｆ１
の画像信号を基準としてフィールドｆ２の補間画像信号
ｆ１ｄを補間生成する状態と、図２（ｃ）に示したよう
にフィールドｆ２の画像信号を基準としてフィールドｆ
１の補間画像信号ｆ２ｄを補間生成する状態とを選択的
に設定可能である。

【００５４】即ち、補間信号生成回路３０５は、図７に
示したように、連続する３画素の画像信号ａ、ｂ、ｃの
うち、中央の画素ｂの画像信号の値と、その上下の画素
ａ、ｃの画像信号の値の平均値ＡＶＥとの差βを求め、
この動き量βを所定の閾値と比較して３値のデータＭＯ
ＶＥを求める。そして、検出した動きデータＭＯＶＥに
基づいて補間画像信号を生成する。なお、動きデータＭ
ＯＶＥは１〜３の値をとり、ＭＯＶＥが１のときには動
画を、ＭＯＶＥが３のときには静止画を、ＭＯＶＥが２
のときには動画と静止画の中間であることを示す。

【００５５】ここで、図２（ｂ）のｉや図２（ｃ）のｌ
のように、上下に隣接する画素が存在する場合の補間画
像信号の求めかたは、ａ、ｂ、ｃ、ｉをそれぞれ各画素
の画像信号の値とすると、ＭＯＶＥ＝１のとき、ｉ＝（ａ＋ｃ）／２ＭＯＶＥ＝２のとき、ｉ＝（ａ＋ｂ＋ｃ）／３ＭＯＶＥ＝３のとき、ｉ＝ｃの通りである。

【００５６】また、図２（ｂ）のｊのように補間画素が
画面の一番下のラインの場合、動きデータＭＯＶＥはそ
の１ライン上の画素に対する動きデータ、即ち図２
（ａ）のラインｇの画素に対する動きデータを用る。そ
して、その求めかたは、ｆ、ｇ、ｈ、ｊをそれぞれ各画
素の画像信号の値とすると、ＭＯＶＥ＝１のとき、ｊ＝ｇＭＯＶＥ＝２のとき、ｊ＝（ｇ＋ｇ＋ｈ）／３ＭＯＶＥ＝３のとき、ｊ＝ｈの通りである。

【００５７】また、図２（ｃ）のｋのように補間画素が
画面の一番上のラインの場合、動きデータＭＯＶＥはそ
の１ライン下の画素に対するデータ、即ち図２（ａ）の
ラインｂの画素に対する動きデータを用いる。そして、
その求めかたは、ａ、ｂ、ｃ、ｋをそれぞれ各画素の画
像信号の値とすると、ＭＯＶＥ＝１のとき、ｋ＝ｂＭＯＶＥ＝２のとき、ｋ＝（ａ＋ｂ＋ｂ）／３ＭＯＶＥ＝３のとき、ｋ＝ａの通りである。

【００５８】このように、補間信号生成回路３０５にお
いてはフィールドｆ１を基準とした補間画像信号ｆ１ｄ
と、フィールドｆ２を基準とした補間画像信号ｆ２ｄと
を生成可能なものである。そして、制御回路１３３はス
ロー再生時において図７に示したように各フィールドの
画像信号を出力するべく補間信号生成回路３０５に対し
て基準フィールドの切り換えを示す制御信号を出力す
る。

【００５９】このように処理された各フィールドの画像
信号はメモリ１２５に書き込まれる。制御回路１３５は
スロー再生時において、図７に示した通りに各画像信号
を出力するようメモリ１２５からの画像信号の読み出し
を制御する。

【００６０】このように、本形態においても、スロー再
生時において同一フィールドの画像を繰り返し出力する
のではなく、フィールド間の動きに応じて他方のフィー
ルドの画像を補間して出力している。そのため、スロー
再生において再生画像の解像度の低下を防止することが
できる。

【００６１】また、本形態においては、補間の基準フィ
ールドをフレーム毎に切り換えている。そのため、スロ
ー再生時において、動きのある画像を滑らかに表示する
ことができ、且つ、静止している画像については十分な
解像度を得ることができる。

【００６２】更に、本形態では、逆ＤＣＴ回路１２３か
ら出力された画像信号に対して補間処理を施している。
従って、補間処理回路１３５にはブロック単位で画像信
号が供給されることになり、補間処理回路１３５は図１
０に示したように、ラインメモリではなく、８画素メモ
リを設けるだけで済む。そのため、回路規模を著しく削
減することが可能となる。

【００６３】なお、本形態では画像信号を８画素×８画
素のブロックに分割して符号化したが、これに限らず、
例えば垂直ｍ×水平ｎ画素毎にブロック化して記録再生
する装置に対しても本発明を適用可能である。この場
合、図１０の補間処理回路においては、８画素メモリの
代わりにｎ画素分遅延するメモリを設ければよい。

【００６４】また、１フレームが３フィールド以上で構
成されている場合や、１／２倍束以外の速度でスロー再
生を行う場合に対しても、基準フィールドの変更タイミ
ング及び補間画像信号の出力順を適宜設定することで、
本実施例と同様の効果を得ることが可能となる。

【００６５】また、図３、図１０に示した補間信号生成
回路による動き検出処理及び補間信号の生成処理はマイ
クロコンピュータを用いたソフトウェア処理により実行
可能であり、この場合にも前述の実施形態と同様の効果
を有する。

【００６６】また、このときプログラムの各ステップを
記憶したコンピュータ読み取り可能な記憶媒体も当然本
発明の構成となる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
再生画像の状態に応じた最適な補間画像を得ることがで
きる。

【図面の簡単な説明】

【図１】本発明が適用されるＶＴＲの構成を示す図であ
る。

【図２】図１の装置で扱う画像信号の構成を示す図であ
る。

【図３】図１の装置における補間処理回路の構成を示す
図である。

【図４】図３の回路の動作を説明するための図である。

【図５】図３の回路による補間画像信号の様子を示す図
である。

【図６】図３の回路による補間画像信号の様子を示す図
である。

【図７】図３の回路の動作を説明するための図である。

【図８】図１の装置より出力される画像の様子を示す図
である。

【図９】本発明が適用されるＶＴＲの他の構成を示す図
である。

【図１０】図９における補間処理回路の構成を示す図で
ある。

【図１１】図１０の回路で扱う画像の様子を示す図であ
る。

【図１２】従来のスロー再生時の再生画像の様子を示す
図である。

【図１３】従来のスロー再生時の再生画像の様子を示す
図である。

【図１４】従来のスロー再生時の再生画像の様子を示す
図である。

Claims

【特許請求の範囲】

【請求項１】互いにインタレースした複数のフィール
ドで１フレームが構成された画像信号を記録媒体から再
生する再生手段と、前記再生画像信号の１フレームを構成する複数のフィー
ルド中、基準フィールドの画像信号を用いて前記基準フ
ィールド以外の他のフィールドの画像信号を補間する補
間手段と、前記複数のフィールドから前記基準フィールドを選択的
に設定する制御手段とを備える再生装置。
【請求項２】前記制御手段は、スロー再生モードにお
いて１フレーム毎に順次前記基準フィールドを変更する
べく前記基準フィールドを設定することを特徴とする請
求項１記載の再生装置。
【請求項３】前記補間手段は前記基準フィールドと他
のフィールドとの間の動きを検出し、前記動き検出結果
に従って前記基準フィールドの画像信号と他のフィール
ドの画像信号とを合成する合成手段を有することを特徴
とする請求項１記載の再生装置。
【請求項４】前記補間手段は前記再生画像信号を所定
期間保持可能な保持手段を有し、前記保持手段に供給さ
れるべき画像信号と前記保持手段から出力された画像信
号とを用いて動きを検出することを特徴とする請求項３
記載の再生装置。
【請求項５】前記補間手段は前記動き検出に用いた画
像信号を用いて前記補間信号を生成することを特徴とす
る請求項３または４記載の再生装置。
【請求項６】前記補間手段は、前記他のフィールドの
画像信号及び前記合成画像信号を前記補間画像信号とし
て選択的に出力することを特徴とする請求項１記載の再
生装置。
【請求項７】前記補間手段は前記基準フィールドの画
像信号、他のフィールドの画像信号及び前記補間画像信
号を記憶するメモリを有し、前記メモリより前記前記基
準フィールドの画像信号、他のフィールドの画像信号及
び前記補間画像信号を選択的に読み出すことを特徴とす
る請求項１記載の再生装置。
【請求項８】前記再生画像信号は、それぞれ複数の画
素からなる複数のブロックに分割されており、前記補間手段は前記再生手段より前記ブロック単位で出
力された画像信号に対して前記補間処理を施し、前記ブ
ロック単位で出力することを特徴とする請求項１記載の
再生装置。
【請求項９】前記補間手段は前記基準フィールドと他
のフィールドとの間の動きを検出し、前記動き検出結果
に従って前記基準フィールドの画像信号と他のフィール
ドの画像信号とを合成する合成手段を有することを特徴
とする請求項８記載の再生装置。
【請求項１０】前記ブロックは垂直ｍ画素×水平ｎ画
素で構成されており、前記補間手段は入力手段より出力
されたｎ画素分の画像信号を保持する保持手段を有し、
前記保持手段に供給されるべき画像信号と前記保持手段
から出力された画像信号とを用いて動きを検出すること
を特徴とする請求項９記載の再生装置。
【請求項１１】前記補間手段よりブロック単位に出力
された画像信号を記憶するメモリを備え、前記制御手段
は更に、スロー再生モードにおいて、前記前記基準フィ
ールドの画像信号、他のフィールドの画像信号及び前記
補間画像信号を所定の順でメモリより選択的に読み出す
ことを特徴とする請求項８記載の再生装置。
【請求項１２】前記画像信号は前記ブロック単位で符
号化されており、前記再生手段は前記画像信号を復号し
て前記ブロック単位で出力する復号手段を含むことを特
徴とする請求項１記載の再生装置。
【請求項１３】前記入力手段は撮像手段と、前記撮像
手段により得られた画像信号を記憶するメモリとを有
し、前記メモリより前記ブロック単位に画像信号を読み
出して出力することを特徴とする請求項１記載の画像処
理装置。
【請求項１４】前記補間手段は前記ブロックの最上部
もしくは最下部とそれ以外の部分とで異なる補間処理を
行うことを特徴とする請求項１記載の画像処理装置。
【請求項１５】互いにインタレースした複数のフィー
ルドで１フレームが構成された画像信号を記録媒体から
再生する方法であって、前記再生画像信号の１フレームを構成する複数のフィー
ルド中、基準フィールドの画像信号を用いて前記基準フ
ィールド以外の他のフィールドの画像信号を補間するよ
うになされ、前記複数のフィールドから前記基準フィールドを選択的
に設定することを特徴とする再生方法。