JP3276675B2 - 映像記録装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像記録装置に関し、特
に記録速度に適した映像記録を可能とする映像記録装置
に関する。

【０００２】

【従来の技術】例えば、電子スチルカメラのような映像
記録装置においては、記録すべき映像信号に対して直交
変換及び符号化処理を施して圧縮画像データを得て、メ
モリカード等のデータバンクに記録している。

【０００３】図８には、従来の映像信号の記録装置の構
成例が示されている。記録時、入力された映像信号は、
Ａ／Ｄコンバータ１でデジタル信号に変換されてフレー
ムメモリまたはフィールドメモリから成るメモリ部２Ａ
に記録される。このメモリ部２Ａへのデータの書き込み
は、図９に示すようなラスター書き込みにより行われ
る。図９において、映像信号は、例えば撮像素子（例え
ば、ＣＣＤ）の画素対応信号として得られ、有効画面
は、図９では水平方向７６８画素分、垂直方向４８０画
素対応としている。メモリ部２Ａへの書き込みは、垂直
方向０番目のラインについて１水平方向の画素対応信号
を書き込んだ後、垂直方向１番目のラインについての画
素対応信号を書き込み、以後同様にして書き込みが行わ
れる。こうしてメモリ部２Ａに書き込まれたデータは、
図１０に示すようにブロック読み出しされてＤＣＴ変換
部５にブロックデータとして送出される。図１０では、
ブロックデータを８×８画素対応データとし、ブロック
データ＃１，＃２，＃３，＃４，…の順に読み出し、１
水平方向のブロックデータが読み出された後、左端ブロ
ックデータ＃１の下に位置するブロックデータ＃５を読
み出し、水平方向に次のブロックデータを読み出し、以
後同様な順序で読み出しを行う。メモリ部２Ａから読み
出されたブロックデータは、ＤＣＴ変換部５において、
ＤＣＴ（Discrete Cosine Transform：離散コサイン変
換）処理が施され、符号化部６でハフマン符号化等の符
号化処理が施されてデータ圧縮される。こうして得られ
た圧縮データは、メモリカード等のデータバンク７に書
き込まれる。メモリ部２Ａに対する書き込み及び読み出
し制御は、システム全体を制御するＣＰＵ８の制御を受
けたメモリコントロール部９により行われる。

【０００４】再生時には、データバンク７から読み出さ
れた圧縮データは、符号化部６で復号化されて伸長デー
タとして出力される。伸長データは、ＤＣＴ変換部５で
ＩＤＣＴ（逆離散コサイン変換）処理が施され、ブロッ
クデータとしてメモリ部２Ａに書き込まれる。メモリ部
２Ａからラスター読み出し形態で読み出された画像デー
タはＤ／Ａコンバータ１３でアナログ信号に変換され、
例えばモニター側に映像信号として出力される。メモリ
部２Ａに蓄積されるデータがフィールドデータであると
きには、再生時はライン補間処理によってフレームデー
タを得る必要がある。したがって、従来は、図１１に示
すように、ライン補間処理を行ってモニター上に出力し
ている。図１１において、実線が奇数フィールドデータ
を示し、点線が偶数フィールドデータを示す。

【０００５】ところで、画像データを圧縮する際には、
前記図１０のようなブロック毎に圧縮を行うため、ブロ
ックの内部で原画像に対して誤差が生じるため、圧縮デ
ータを伸長して再生する時には再生画像の画質が劣化し
てしまうという問題がある。特に被写体画像が細かい絵
である場合には、ブロック毎にデータ量が制限されるた
め、この問題が顕著になる。したがって、図１１に示す
ようなライン補間処理を行って再生すると、一つのブロ
ックが８ラインから構成されているため、その２倍の垂
直方向１６ラインにわたって上記誤差の影響が及ぶこと
になり、広範囲にわたる画質の劣化が現れる。

【０００６】そこで、本願と同一出願人は、図１２に示
すように、ブロック転送の際に（圧縮前に）、フィール
ドデータをライン補間してフレームデータを生成するこ
とによりブロックを構成し、８ラインの範囲内での誤差
発生を抑制する技術を提案している（特願平3ー296441
号参照）。

【０００７】上述のような映像記録装置における静止画
の記録シーケンスが図１３に示されている。例えば、電
子スチルカメラの場合、ＣＣＤの露光、１フィールド期
間のフレームメモリへの書き込みが行われた後、フレー
ムメモリからデータが読み出される。この読み出し処理
には、ノンインターレース化するためのライン補間処理
によりデータが倍になるため２フィールドの処理時間を
要することになる。また、圧縮データのデータバンクへ
の書き込みも同様である。そして図８のＣＰＵ８内のマ
イコンは、上記書き込みに先立ち、圧縮データに関する
ヘッダー情報（フレームまたはフィールドデータの区別
等）をも書き込む。

【０００８】

【発明が解決しようとする課題】図１３に示す映像記録
装置による静止画データの記録は、画質を落とすことな
く記録できるが、フレームメモリ読み出しや圧縮データ
書き込み処理に要する時間は２フィールド時間となり、
記録速度を決定する大きな要因となり、特に高速で連続
的記録を行う連続記録の記録速度を支配的に決定する。
例えば、図１３において、１フレーム記録シーケンスに
要する時間をＡとすると、Ｎ枚連続記録するには最低で
もＮ×Ａの時間を要することになり、記録速度の高速化
の障害となる。また、フィールドデータを記録し、再生
時にライン補間を行う方法では、記録速度を上げること
はできるが、前述したように、画質の劣化が起きてしま
い、高画質が要求される静止画撮影において問題とな
る。

【０００９】そこで、本発明は、上記問題点を解消し、
設定された記録態様に適した効率の良い映像記録処理が
可能な映像記録装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】前述の課題を解決するた
め、本発明による映像記録装置は、撮像された映像信号
に対して圧縮処理を施して記録媒体に記録する映像記録
装置であって、単写モードと連続記録モードの設定を行
う撮影モード設定手段と、前記撮影モード設定手段によ
り単写モードが設定されたときは、前記撮像された映像
信号に対してノンインターレス化した画像を用いてブロ
ックデータを作成し、連続記録モードが設定されたとき
は、前記ノンインターレス化した画像より画素の少ない
画像を読み出してブロックデータを作成するブロックデ
ータ作成手段と、前記ブロックデータ作成手段から出力
されたブロックデータに対して直交変換処理とブロック
符号化処理からなる圧縮処理を施す圧縮手段とを備えて
構成される。

【００１１】

【作用】本発明では、画質が優先される単写の静止画記
録の場合には、撮像された映像信号に対してノンインタ
ーレス化した画像を用いてブロックデータを作成し、作
成されたブロックデータに対して直交変換処理とブロッ
ク符号化処理からなる圧縮手段により圧縮処理を施した
後に記録することにより高画質を維持し、一方、記録速
度が優先される連続記録の場合には、前記ノンインター
レス化した画像より画素の少ない画像を読み出してブロ
ックデータを作成し、作成されたブロックデータに対し
て前記圧縮手段により圧縮処理を施した後に記録するこ
とにより高速な記録を行ない、映像記録動作の態様に適
した記録速度の映像記録を可能とする。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明による映像記録装置の
一実施例を示すブロック図である。本発明による実施例
は、画像データをｍ×ｎのブロックデータとして扱って
圧縮処理して記録し、再生時に伸長処理を施すような装
置に適用され、単写の静止画記録や低速連写記録時に
は、ライン補間によりブロックデータを作成してから圧
縮を行うことにより高画質を維持している。一方、記録
速度が優先される高速連写時には補間を行わずにブロッ
クデータを作成してブロック数を半分にして圧縮を行
い、再生時には記録されたデータの属性を判別して記録
データに合わせた再生処理を行う。

【００１３】記録時、入力映像信号は、Ａ／Ｄコンバー
タ１でデジタル信号に変換され、フレームメモリ２にラ
スター記録される。単写や低速連写時には、フレームメ
モリ２からブロック単位で読み出されたデータは、ライ
ン補間部３に送出され、ライン補間処理が施された後、
セレクタ４の端子４Ｂに供給される。セレクタ４は、Ｃ
ＰＵ８から供給されるセレクト信号により、端子４Ａま
たは４Ｂのいずれかに供給されている画像データを選択
してＤＣＴ変換部５に出力する。上記セレクト信号は、
操作部１０に設けられた連写／単写切換スイッチ１０Ａ
の操作情報に基づいてＣＰＵ８から出力される。ＤＣＴ
変換部５で得られた変換係数データは、符号化部６で符
号化され、圧縮データとしてデータバンク７に書き込ま
れる。

【００１４】一方、連写／単写切換スイッチ１０Ａによ
り高速連写動作が指示されると、ＣＰＵ８からのセレク
ト信号によりセレクタ４は端子４Ａに供給されているフ
レームメモリ２から読み出した画像データをライン補間
せずに直接にＤＣＴ変換部５に供給する。以後、単写動
作時と同様にＤＣＴ処理及び符号化処理を介して圧縮デ
ータがフィールドデータとしてデータバンク７に書き込
まれる。単写や低速連写の記録データの再生時には、デ
ータバンク７から読み出されたデータは、符号化部６で
復号化され、ＤＣＴ変換部５でＩＤＣＴ処理された後、
フレームメモリ２に書き込まれる。フレームメモリ２か
らラスター状に読み出された画像データは、セレクタ１
２の端子１２Ｂを介してＤ／Ａコンバータ１３でアナロ
グ信号に変換されてモニター側に出力される。セレクタ
１２は、セレクタ４と同様にＣＰＵ８からのセレクト信
号により端子１２Ａ，または１２Ｂに供給されたデータ
を選択出力する。すなわち、フレームメモリ２から読み
出されたデータがフレームデータの場合は、端子１２Ｂ
への供給データを、フィールドデータの場合は端子１２
Ａへの供給データを選択してＤ／Ａコンバータ１３に出
力する。

【００１５】高速連写の記録データの再生時は、フレー
ムメモリ２から読み出されたデータがフィールドデータ
であるので、疑似フレーム回路１１は、読み出されたフ
ィールドデータを用いてフレームデータを作成してセレ
クタ１２の端子１２Ａを介してＤ／Ａコンバータ１３に
出力する。ＣＰＵ８は、データバンク７に記録されてい
る画像データのヘッダ情報を読み込むことにより、画像
データがフィールドデータであるかフレームデータであ
るかを判別できる。以上のように記録速度が高速ではな
い単写動作等の場合には、通常のライン補間処理を施し
た後、データ圧縮処理を施してデータバンクに記録すれ
ば高画質の映像再生が確保できる。

【００１６】一方、連写記録で高速記録が要求される場
合には、画質は若干犠牲にしても高速性を優先するた
め、ライン補間処理を行わずに、直接にデータを圧縮し
てデータバンクに記録する。

【００１７】操作部１０には、上記の如く単写、連写に
限らず、画質優先時にはフレームデータの記録を指示
し、記録速度優先時にはフィールドデータの記録を指示
するためのフィールド／フレーム切換スイッチ１０Ｂを
設けることもできる。

【００１８】図２には、上記高速連写記録シーケンスが
示されている。フレームメモリには１フィールドのデー
タが書き込まれ、フレームメモリからの読み出しは、高
速化するために、ライン補間は行わずフィールドデータ
をそのまま読み出し、圧縮データを書き込む。マイコン
は、ヘッダー情報等のデータを付加記録する。図２のよ
うな記録シーケンスによれば、１フィールド記録シーケ
ンスは図１３に示す記録シーケンスと比較して１フィー
ルド短縮されるので高速記録が可能となる。このとき、
前述の如く、圧縮時の誤差に起因する画質の劣化は１６
ラインに及ぶことになるが、高速連写であるので再生画
像は動画に近い状態となるので実質的に問題にはならな
い。

【００１９】図３には、図１における疑似フレーム回路
１１の構成例が示されている。入力データは、１Ｈライ
ンメモリ１１１と加算器１１２の一入力端子に供給され
る。加算器１１２の他入力端子には１Ｈラインメモリ１
１１により１Ｈ遅延されたデータが入力される。加算器
１１２の出力は、１／２乗算器１１３で係数１／２が乗
算され、平均データとして、切換スイッチ１１４の端子
１１４Ｂに出力される。切換スイッチ１１４は、端子１
１４Ａから供給される１Ｈラインメモリ１１１からのデ
ータと、端子１１４Ｂから供給される平均データとを、
フィールド毎に選択出力する。

【００２０】図４には、８×８ブロックデータについて
の図１のライン補間回路３とセレクタ４の構成例が示さ
れている。入力データは、８ビットシフトレジスタ３１
と加算器３２の一入力端子に供給される。加算器３２
は、８ビットシフトレジスタ３１の出力と入力データと
を加算する。加算器３２の出力は、１／２乗算器３３で
係数１／２が乗算されて平均データとしてセレクタ４の
端子４Ｂに出力される。セレクタ４は、端子４Ｂからの
平均データと端子４Ａからの入力データとを８画素毎に
切り換え出力する。

【００２１】図５には、図１のフレームメモリ２の構成
例が示されている。フレームメモリ２は、２つのフィー
ルドメモリ２１と２２から成り、チップセレクト信号に
応答して、いずれかのフィールドメモリからデータを読
み出し、出力する。

【００２２】メモリコントロール部９は、例えば図６に
示す如く構成され、クロックＣＬＫでカウントアップさ
れるアドレスカウンタ９１からメモリアドレスを出力す
る。また、ＣＰＵ８からの信号を受けてモードを判別す
るモード判別部９３からの判別信号は、ライトイネーブ
ル制御部９４、アウトプットイネーブル制御部９５及び
チップイネーブル制御部９６に供給され、各制御部から
はメモリライトイネーブル信号ＷＥ、メモリアウトプッ
トイネーブル信号ＯＥ及びメモリチップイネーブル信号
ＣＳが出力される。水平同期信号ＨＤ、垂直同期信号Ｖ
Ｄ及びモード判別部９３からの判別信号を受けるリセッ
ト回路９７は、アドレスカウンタ９１をリセットする。

【００２３】図７には、上述実施例の動作タイミングが
示されている。高速連写時の読み出しを行う際のライン
アドレスは、（Ａ）に示すように、８画素単位で出力さ
れて１ブロックデータが読み出される。単写時の記録ラ
インアドレスは、（Ｂ）に示すように、補間処理を施す
ため、１、２、３ラインは同一データを２回ずつ読み出
すためのアドレスとなる。したがって、８ビット（８Ｃ
ＬＫ）分遅延されたデータは（Ｃ）のようになる。ま
た、単写時、ＤＣＴへの転送データは上記（Ｂ）と
（Ｃ）のデータに基づいて補間データを挿入したデータ
として（Ｄ）の如く得られる。単写時の再生時のメモリ
書き込みラインアドレスは、（Ｅ）に示すように、１６
画素毎に切り換わり、フレームメモリチップセレクト信
号が、（Ｆ）に示す如く、８画素毎に出力され、図５の
フィールドメモリ２１、２２に交互に書き込んでインタ
ーレース化する。

【００２４】

【発明の効果】以上説明したように、本発明による映像
記録装置によれば、単写モードに設定された場合は、撮
像された映像信号に対してノンインターレス化した画像
を用いてブロックデータを作成し、作成されたブロック
データに対して直交変換処理とブロック符号化処理から
なる圧縮手段により圧縮処理を施した後に記録している
ので高画質の記録が可能になり、連続記録モードに設定
された場合は、前記ノンインターレス化した画像より画
素の少ない画像を読み出してブロックデータを作成し、
作成されたブロックデータに対して前記圧縮手段により
圧縮処理を施した後に記録しているので高速な記録が可
能になるという効果が得られる。

【図面の簡単な説明】

【図１】本発明による映像記録装置の一実施例を示すブ
ロック図である。

【図２】本発明の実施例における高速記録シーケンスを
示す図である。

【図３】本発明の実施例における疑似フレーム部の構成
例を示すブロック図である。

【図４】本発明の実施例におけるライン補間部の構成例
を示すブロック図である。

【図５】本発明の実施例におけるフレームメモリの構成
例を示すブロック図である。

【図６】本発明の実施例におけるメモリコントロール部
の構成例を示すブロック図である。

【図７】本発明の実施例における動作を説明するための
タイミングチャートである。

【図８】従来の映像記録装置の構成ブロック図である。

【図９】従来の映像記録装置におけるラスター書き込
み、読み出しを説明するための図である。

【図１０】従来の映像記録装置におけるブロック読み出
し、書き込みを説明するための図である。

【図１１】従来の映像記録装置におけるライン補間デー
タの態様を示す図である。

【図１２】従来の映像記録装置におけるライン補間デー
タの態様を示す図である。

【図１３】一般的な静止画記録シーケンスを示す図であ
る。

【符号の説明】

１ Ａ／Ｄコンバータ ２ フレー
ムメモリ ２Ａ メモリ部 ３ ライン
補間回路 ４，１２ セレクタ ５ ＤＣＴ
変換部 ６ 符号化部 ７ データ
バンク ８ ＣＰＵ ９ メモリ
コントロール部 １０ 操作部 １０Ａ 連写／
単写切換スイッチ １０Ｂ フィールド／フレーム切換スイッチ １１ 疑似フレーム回路 １３ Ｄ／Ａ
コンバータ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】撮像された映像信号に対して圧縮処理を施
   して記録媒体に記録する映像記録装置であって、 単写モードと連続記録モードの設定を行う撮影モード設
   定手段と、前記撮影モード設定手段により単写モードが設定された
   ときは、前記撮像された映像信号に対してノンインター
   レス化した画像を用いてブロックデータを作成し、連続
   記録モードが設定されたときは、前記ノンインターレス
   化した画像より画素の少ない画像を読み出してブロック
   データを作成するブロックデータ作成手段と、 前記ブロックデータ作成手段から出力されたブロックデ
   ータに対して直交変換処理とブロック符号化処理からな
   る圧縮処理を施す圧縮手段と、 を備えた ことを特徴とする映像記録装置。