JP4879381B2 - 画像復号化方法および画像復号化装置 - Google Patents
画像復号化方法および画像復号化装置 Download PDFInfo
- Publication number
- JP4879381B2 JP4879381B2 JP15917799A JP15917799A JP4879381B2 JP 4879381 B2 JP4879381 B2 JP 4879381B2 JP 15917799 A JP15917799 A JP 15917799A JP 15917799 A JP15917799 A JP 15917799A JP 4879381 B2 JP4879381 B2 JP 4879381B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- decoding
- identifier
- compressed data
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Description
【０００１】
【発明の属する技術分野】
この発明は、MPEG標準に従って圧縮された画像の復号化およびそれらの表示に関し、特に双方向画像の復号化に関する。
【０００２】
【従来の技術】
多様な画像圧縮標準、特にMPEG(「Motion Pictures Experts Group」)によれば、画像は、概して16×16画素の正方形またはマクロブロックで復号化される。マクロブロックは、多様な形式でありえる。最も一般的に使用される形式は、4:2:0と呼ばれるものであり、それによると、それぞれのマクロブロックは、8ビットの8×8輝度画素の4ブロック、および8ビットの8×8クロミナンス画素の2ブロックを含む。
【０００３】
処理される画像は、本質的に３タイプであり、すなわちいわゆる「イントラ(intra)」タイプ、いわゆる「予測(predicted)」タイプ、およびいわゆる「双方向(bidirectional)」タイプである。当業者であれば、「イントラ」画像のマクロブロックは、動き補償を受けないことが分かる。予測画像では、それぞれのマクロブロックは、既に復号化された画像からフェッチされる「予測子(predictor)」と呼ばれる別のマクロブロックと当該マクロブロックを組み合わせることから成る動き補償を受けることができる。双方向画像のそれぞれのマクロブロックは、２つの既に復号化された画像からそれぞれフェッチされる２つの他の予測子マクロブロックと当該マクロブロックを組み合わせることから成る動き補償を行うことができる。予測子マクロブロックの位置は、動きベクトルによって判断される。
【０００４】
MPEG復号化システム(以後、より簡単に「MPEG復号器」と呼ぶ)は、復号化および復号化された画像の表示を実施するためダイナミックメモリと通信しなければならない。そのようなメモリは、これらの画像の復号化および表示において重要な役割を果たす。
【０００５】
ある動作モード(例えばフリーズ・フレーム)で、ある画像を何度か復号化する必要がある。
【０００６】
これらの複数の復号化は、処理を待つ圧縮画像データを格納する画像メモリの領域に対して、繰り返しのアクセスを必要とする。メモリのアドレッシングから生じる誤りのリスクなく、すでに既に復号化された画像に実際に対応する正しい圧縮データを再び復号化できることが特に重要である。
【０００７】
【発明が解決しようとする課題】
この発明は、実現し、具体化するのが簡単なこの問題の解決法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明は、特に双方向画像の「実行中(オン・ザ・フライ)」の復号化に適用される。その復号化は、実際に、その画像の２つのフレーム（段落００３２にて後述する、奇数のラインから成る第１フレーム及び偶数のラインから成る第２フレーム）が直接表示される間の２度のランによって行われて、復号化された双方向画像を画像メモリに格納する必要がないので、その大きさを低減させる。
【０００９】
この発明は、従って、例えば双方向画像のような到着画像を復号化する方法を提案する。その方法において、ダイナミック・メモリのメモリ領域に、連続する圧縮データ・グループを含む圧縮データ・ストリームを格納し、該圧縮データ・グループは、それぞれ連続する到着画像に関連し、その中のある画像は、２つの連続する復号化を必要とする。画像に関連するそれぞれの圧縮データ・グループは、画像開始識別子(またはピクチャ開始コード)、上記画像を特定する識別子(例えばこの画像の一時参照)を含むヘッダ、および有用なデータを含む。圧縮データ・ストリームは、上記メモリ領域の連続するアドレスに位置するビット・パケットで読み出される。上記メモリ領域から読み出される各パケットについて、画像開始識別子の有無が検出される。検出された画像開始識別子に対応する画像が、２度の連続する復号化を必要とする場合、関連するパケットのアドレスが、画像を特定する識別子と共に記憶される。その画像の有用なデータの１回目の復号化が実施され、それが終了すると、記憶されたアドレスによって指し示されるパケットがメモリ領域から再び読み出される。上記画像を特定する識別子の検出後、上記画像の２回目の復号化が、パケット内のデータを復号化することによって実施され、上記画像を特定する識別子に先行する該パケット内のデータは、復号化されない。
【００１０】
MPEGデータストリームの中で、同じ画像の２度の連続する復号化を実施する際の１つの問題は、多様な画像の多様な画像開始識別子の間の間隔は、一定ではなく、画像の内容に依存するという事実にある。さらに画像メモリは、実際にメモリの連続するアドレスに位置するビットのパケットで読み込まれる。この発明では、メモリからの読み出しの単位をパケットと称し（段落００５７）、パケットにはビット・ストリングが含まれている（段落００５２）。この明細書ではこのパケットをビット・パケットとも呼ぶ。
【００１１】
従って、この発明の第１の特徴は、例えば双方向画像のような２度の連続する復号化を必要とする画像開始識別子が検出されたビット・パケットのアドレスを記憶することにある。
【００１２】
こうして、第１の復号化が実施されると、メモリ領域に戻って画像開始識別子を含むビット・パケットを再び指し示す。この画像開始識別子の位置は、パケットの中で正確には分からず、さらにパケットが以前の画像に対応する他の画像開始識別子を含まないということも確かではない。言い換えると、位置決めのために返されるアドレスに位置するパケットから生じるデータの第２の復号化が、事前の対応なく実施される場合、画像の第２の間違った復号化を得ることになる。
【００１３】
この発明は、前述した第１の特徴と組み合わせて、シーケンス内で１対１の対応で画像を見つけることを可能にする特定の識別子(例えば画像の一時参照)を格納することにある第２の特徴を提供することによって、これらの更なる困難を解決する。従って、戻って、再び復号化されようとする画像の画像開始識別子を含むパケットを再び読み出した後、復号化されようとする双方向画像を特定する識別子の存在が再び検出されるまで、パケットのビットが順次に分析される。この後にのみ、MPEG復号器内で従来使用されるパイプライン回路がこの画像の有用なデータを考慮し、第２の復号化を実施することができる。
【００１４】
この発明は、到着画像を復号化する装置を提供することであり、その装置は、連続する圧縮データ・グループを含む圧縮データ・ストリームを格納するメモリ領域を含み、該圧縮データ・グループは、それぞれ連続する到着画像に関連し、その中のある画像は、２つの連続する復号化を必要とし、画像に関連するデータ・グループは、画像開始識別子、上記画像の特定の識別子を含むヘッダ、有用なデータを含むダイナミック・メモリと、それぞれがビット・パケットでメモリ領域から読出しすることを可能にする第１アドレスポインタおよび第２アドレスポインタと、第１アドレスポインタによって指し示されるアドレスで読み出されるそれぞれのビット・パケットの中の画像開始識別子の有無を検出する画像開始識別子検出器と、２つの連続する復号化を必要とする現在の画像の存在を表わす第１制御信号が存在するとき、上記現在の画像の画像開始識別子を含むパケットの特定のアドレスを格納する第１記憶手段(例えばレジスタ)と、第１制御信号が存在するとき、上記現在の画像を特定する識別子を記憶する第２記憶手段(例えば第２レジスタ)と、画像開始識別子検出器に接続され、第１制御信号を送り出す処理手段(例えばマイクロプロセッサ)と、第２アドレスポインタによって指し示される各パケットのビットを復号化する復号化回路(パイプライン回路)と、復号化回路によって伝送され、上記現在の画像の１回目の復号化の終了を表す第２制御信号に応答して、上記第２アドレスポインタに上記第１記憶手段に格納された特定のアドレスをセットするポインタ管理手段と、上記特定のアドレスに位置するパケットに含まれる情報と上記第２記憶手段に記憶された内容を比較し、上記画像を特定する識別子(一時参照)が再び検出されない限り、復号化回路をディスエーブルにする復号化禁止(復号化ディスエーブル)手段を備える。
【００１５】
この発明の他の利点および特徴は、全く限定的でない実現のモードおよび実施例の詳細な記述ならびに添付の図面を考察することによって明らかになるであろう。
【００１６】
【発明の実施の形態】
ここで詳細に記述される実施例および実現のモードは、特に双方向画像の実行中の復号化およびこれらの画像の表示、さらに、復号化されブロック/ライン変換を経由して画像メモリに格納される「イントラ(intra)」および「予測(predicted)」画像の表示に関連する。そうであると、前述したように、この発明は、この実施例に限定されるものではなく、一般に、画像が少なくとも２つの連続する復号化を要求する全てのケースに関連し、それらは、例えばフリーズ・フレーム、または、早送りもしくは巻戻し動作モード(「トリック・モード」としても知られる)にある双方向画像、「イントラ」または「予測」画像である。
【００１７】
さらに、格納された画像を表示する間のページ・オープニング(ページを開くこと)の数を最小限にするため、ブロック/ライン変換と協力する後述のダイナミック・メモリのページへの編成は、限定されない単なる典型的な実施例にすぎない。
【００１８】
図１で、参照符号SYは、一般に、例えば衛星(サテライト)復号器および/またはテレビを組み入れたデジタル画像を処理するシステムを示す。
【００１９】
このシステムSYの中で、入力手段IFEは、例えば衛星アンテナまたはデジタル・ディスク(簡潔にするため図示せず)から、例えばMPEG標準に従って圧縮されたデータ・ストリームを受信する。
【００２０】
この発明に従って画像を処理する装置DCDまたはMPEG復号器は、表示スクリーンAFF上に表示するため、これらの圧縮されたデータに基づいて符号化された画像を復号化する。
【００２１】
さらにシステムSYは、例えば多様な衛星チャンネルの復号化を管理することができるマイクロプロセッサCPU、および、例えばテレビの遠隔制御を作動させることによって得られる対話式メニューのようなビデオ画像上に重ねられ画面上にはめ込まれるグラフィック情報の生成器OSD-GENを含む。
【００２２】
最後に、このシステムSYの別の要素は、これらの多様な要素間で共有されるダイナミックメモリMMPである。使用されるメモリ通過帯域を制限して、システムSYの多様な要素ができるだけ頻繁にメモリにアクセスすることができるようにすることが有利である。
【００２３】
図１の要素の集まりは、双方向バスBBSを介して互いに通信する。
【００２４】
図２で、復号器DCDは、本質的に、MDCと参照を付されたいわゆる「復号化」手段、およびMAFと参照を付されたいわゆる「表示管理」手段を含む。
【００２５】
復号化手段MDCは、本質的に、64ビット・バスを介して圧縮データを受信し、処理されたマクロブロックの輝度およびクロミナンス・ブロックをFF1と参照を付された「先入れ先出し」(FIFO)タイプのメモリを経由して加算器に送り出す「パイプライン」回路PPLを含む。さらに、加算器は、メモリMMPから抽出される予測子マクロブロックに基づいて予測回路FPRによって送り出されるフィルタリングされた予測子マクロブロックの対応するブロックを受信する。
【００２６】
いわゆるパイプライン回路PPLは、従来のように、可変長復号化(VDL)、ゼロ復号化のラン(RLD)、線形走査変換に対するジグザグ・スキャン、および逆離散コサイン変換(DCT-1)を実施する。MPEG標準によると、予測回路FPRは、本質的にいわゆる「半画素」フィルタを含み、それは、予測子マクロブロックをフェッチすることを可能にする動きベクトルがインテグラル(integral:整数、一体化)でない場合に、この予測子マクロブロックを半画素ずつ垂直および/または水平にシフトするためのものである。復号化手段MDCは、バスを経由して主記憶装置MMPと通信し、このメモリと復号器DCDの多様な要素との間のやり取りは、主制御手段LMCによって管理される。
【００２７】
表示管理手段MAFは、ここでマルチプレクサMUXを含み、その第１入力は、復号化手段MDCの加算器の出力に接続され、その第２入力は、メモリMMPの出力に接続される。マルチプレクサの出力は、FF2と参照を付されたFIFOタイプの第２バッファメモリに接続される。このバッファ・メモリFF2の出力は、ブロック/ライン変換器BRCに接続され、その構造および機能は、以下で更に詳細に述べる。ブロックBRCの出力は、表示画面AFFの管理を提供するビデオ・コントローラVDCTLに接続される。
【００２８】
マルチプレクサMUXの出力は、表示される画像のタイプすなわちこの例では双方向画像か、イントラ画像または予測画像を表す制御信号STYに依存してその２つの入力の一方または他方に接続される。
【００２９】
MPEG標準は、メモリMMPが、処理を待つ圧縮データが書き込まれる少なくとも2.6メガビットの圧縮データZCDの領域、ならびに画像および音声データ上に重ねられ表示される情報を格納し、その容量が約1メガビットに及ぶ領域ZXを含むことを支持する。
【００３０】
これらの領域とは別に、メモリMMPは、ここで記述され双方向画像の実行中の復号化に対応する例で、画像ZM1およびZM2のための２つの追加の領域を含む。これらの領域ZM1およびZM2はそれぞれ、720×576画素のPAL画像(国際標準による最大)を格納することができなければならない。マクロブロックの4:2:0形式を使用することによって、画素は、12ビットであり、画像全体の大きさは、約4.9メガビットである。
【００３１】
ここで記述される実施例で、復元を受けている双方向画像をメモリMMPのメモリ領域に格納してそれを後で表示する代わりに、この双方向画像は、実行中に表示され、すなわち復号化されている間に表示される。これは、メモリMMPの大きさを低減することができ、「イントラ」または「予測」タイプの２つの既に復号化された画像を格納するため２つのメモリ領域ZM1およびZM2を用意するだけでよい。この場合、メモリMMPの必要な大きさは、メモリ領域のサイズによって低減され、それは、特に(最も強制的な)PAL標準について、16ビットの256kワードの非同期ダイナミックメモリ(DRAM)から、または16メガビットの同期ダイナミックメモリ(SDRAM)から、容易に構築することができる。
【００３２】
表示に先行する処理は、概して画像全体についてすなわちラインの順に実施されるが、復号化を受けている双方向画像を実行中に表示することが望まれる場合、画像の奇数のラインから成る第１フレームを最初に表示し、それから画像の偶数のラインから成る第２フレームを表示することが必要とされる。これは、復号化手段MDCが表示されるレートでラインを復号化する場合、復号化手段MDCがK番目のラインを復号化しているちょうどそのときに、(2K-1)番目のラインが表示されなければならないことを示す。言い換えると、第１フレームが表示されなければならないとき、復号器は、このフレームの半分しか復号化を終えていない。
【００３３】
従って、この画像の表示の持続時間にそれぞれの双方向画像を２度復号化するように対応がなされる。このケースで、2K-1番目のラインが表示されようとするとき、2Kのラインは、すでに復号化され終わっている。より詳しく述べると、第１フレームが表示されるとき、画像全体従ってこの画像の両方のフレームの復号化が終えられている。
【００３４】
表示は実行中に実施されるので、復号化されたが表示されなかった第２フレームは失われる。画像が２度目に復号化されている間、この第２フレームが表示される。
【００３５】
図３は、一群の画像の復号化および表示のタイムチャートを示す。連続して表示されようとする画像が、PO、B1、B2、P3、B4、B5、P6によって示されており、文字Pは、予測画像を示し、文字Bは、双方向画像を示す。そのような一連の画像は、MPEG標準に従って従来どおりである。
【００３６】
それぞれの予測画像Pの復元は、それに先行する予測画像(または図示しない「イントラ」画像)からフェッチされる予測子マクロブロックを必要とする。それぞれの双方向画像Bの復元は、その両側に位置する２つの予測画像からフェッチされる予測子マクロブロックを必要とする。従って、画像に対応する圧縮されたデータは、表示のものとは異なる順序で復号器DCDに到達する。ここで、これら圧縮されたデータは、P0、P3、B1、B2、P6、B4、B5の順に到達する。
【００３７】
最初に、画像P0が復号化され、メモリ例えば領域ZM1に格納される。画像P3が復号化され、領域ZM2に格納されている間、画像P0が表示される。次に、画像B1の１回目の復号化が２倍のスピードで行われ、一方で画像B1の第１フレームが実行中に表示される。それから、画像B1の２度目の復号化が２倍のスピードで行われ、一方で画像B1の第２フレームが表示される。手段MDCによる画像B1のそれぞれの復号化は、領域ZM1およびZM2に格納された画像P0およびP3からフェッチされる予測子マクロブロックを使用する。同じ演算が、双方向画像B2について行われる。次に、画像P6が復号化され、画像P0に代わって領域ZM1に格納され、一方で画像P3が表示される。画像B4およびB5は、画像B1およびB2と同様に、２倍のスピードで２回復号化が行われ、その一方で表示される。画像B4およびB5の復号化は、予測子マクロブロックを使用して、領域ZM2およびZM1に格納された画像P3およびP6の中を調べる。
【００３８】
双方向画像の実行中の復号化を実施するため、制御手段LMCは、それぞれの双方向画像に対応する領域ZCDに格納された圧縮データをパイプライン回路PPLに転送するタスクを２度実施するよう再びプログラムされる。これに関連して、制御手段は、典型的に25.5MHzでクロックされ、パイプライン回路は、典型的にそれ自体34MHzでクロックされる。これらのスピードで動作する回路は、通常の技術の範囲内で完全に実現可能である。
【００３９】
制御手段LMCがパイプライン化された回路PPLに圧縮データを２度送り出すことを可能にする特に容易な実施例および実現の形態を、図４および図５を参照して説明する。
【００４０】
従来、メモリ領域ZCDに格納されるMPEG圧縮データのストリームは、連続する到来画像IM1、IM2等にそれぞれ関連する圧縮データの連続する複数のグループを含む。
【００４１】
１つの画像に関連付けられたそれぞれのデータ・グループは、画像開始識別子PSC(すなわち「Picture Start Code」)と、その後に続くヘッダETを含む。このヘッダは、上記画像に対する特定の識別子を含み、画像シーケンス内の上記画像の１対１の識別を可能にする。この特定の識別子は、例えば画像の時間基準TR(Temporal Reference、以下、一時参照と称する。)である。さらにヘッダは、例えば「イントラ」、「予測」または「双方向」の画像のタイプを識別する手がかり(cue)ITを含む。
【００４２】
ヘッダの後に、画像の有用なデータCDUが続く。
【００４３】
それぞれが連続するアドレス@1、@2等のメモリ領域をビットのパケットで読み込むことを可能にする第１アドレスポインタPTAおよび第２アドレスポインタPTBについて対応がなされる。
【００４４】
処理手段MPを中核にして構築され、本質的にマイクロプロセッサから成る手段LMCは、例えばハードワイヤード(hard-wired)形式で具体化される画像開始識別子検出器SCDを含み、それは、第１アドレスポインタPTAによって指し示されるアドレスで読み出されるそれぞれのビット・パケット内の画像開始識別子PSCの有無を検出することができる。
【００４５】
さらに、第２ポインタPTBの位置を制御することができるポインタ管理手段が処理手段MPに接続される。これらのポインタ管理手段は、例えば第１レジスタRG1を含み、その出力は、画像の２回目の復号化の制御を表す制御信号RDCによって制御されるマルチプレクサMUX2を経由して、第２レジスタRG2の入力に接続される。さらにレジスタRG2の出力は、アドレス・インクリメント手段およびマルチプレクサMUX2を経由して、その入力にループバックされる。従って、レジスタRG2は、実際にアドレスポインタPTBの現在のアドレスを含む。
【００４６】
第３レジスタRG3は、画像の一時参照TRを格納することができ、第４レジスタRG4は、復号化される画像のタイプを表わす手がかりITを格納することができ、パイプライン回路PPLの多様な手段が現在の画像を適切に復号化することを可能にする。
【００４７】
実際に、それぞれのレジスタRG3およびRG4は、回路PPL内で復号化を受けている現在の画像および次の画像の手がかりTRおよびITを格納することができる。
【００４８】
最後に、簡潔にするためブロックPPL内に表したが、もちろん外に位置付けることができる復号化禁止(decoding disabling)手段MHDは、一方で、ポインタPTBによって指し示され、メモリから読み出されるパケット内に含まれるビットを受け取り、他方で、レジスタRG3の内容を受け取る。ハードワイヤードまたはソフトウェア形式で具体化することができるこれらの手段MHDの機能を以下でより詳細に説明する。
【００４９】
図４に関して述べた手段の動作態様について図５を参照して説明する。
【００５０】
画像IM1の復号化が、パイプライン回路PPL内で進行中であり(ステップ700)、２つのアドレスポインタPTAおよびPTBは、アドレス@1を指すものとする。
【００５１】
アドレス@1に位置し、メモリ領域ZCDから読み出されるビット・パケットが検出器SCDによって読み込まれる(ステップ701)。
【００５２】
検出器SCDは、画像IM2について画像開始識別子PSC2の存在を検出する(ステップ702)。この検出を表わす信号は、マイクロプロセッサMPに送信され、マイクロプロセッサMPは、パケットのビット・ストリング、およびその画像について特定の識別子ET2およびタイプIT2を受け取る(ステップ703)。画像IM2は、双方向タイプであり、従って再度の復号化を必要とするので、マイクロプロセッサMPは、画像IM2に対する画像開始識別子PSC2を含むパケットのアドレス@1をレジスタRG1に記憶する(ステップ704)。さらに、画像IM2の一時参照TR2がレジスタRG3に記憶され(ステップ705)、この画像のタイプIT2がレジスタRG4に格納される(ステップ706)。
【００５３】
第２アドレスポインタPTBもまたアドレス@1にあるので、画像IM2の最初の復号化が、同じパケットから生じる有用なデータCDU2を利用してパイプライン回路PPL内で始まる。
【００５４】
次にレジスタRG2は、アドレス@2を含むようにインクリメントされ、この結果、アドレスポインタPTBは、この新しいアドレス@2を指すようになる(ステップ708)。さらにアドレスポインタPTAもインクリメントされ、アドレス@2を指す。
【００５５】
双方向画像IM2の最初の復号化が、データCDU2を残りのものを使って続けられる(ステップ709)。
【００５６】
この最初の復号化の終了時、手段PPLに含まれる回路VLDは、復号化終了信号を送り出し、その信号は、マイクロプロセッサMPによって発行される制御信号RDCの動作下で(ステップ710)、マルチプレクサMUX2をその第１入力に位置付け、レジスタRG2の内容をアドレス@1にする(ステップ711)。
【００５７】
それに応じて、第２のアドレスポインタPTBは、再びアドレス@1を指すようになる。問題は、MPEGデータストリームの中で、多様な画像に関する多様な画像開始識別子PSCの間の間隔が、一定ではなく画像の内容に依存することにある。従って、メモリ領域ZCDがパケット単位で読込まれるとき、画像IM2の開始位置を正確に確かめることができない。
【００５８】
この発明は、再び復号化されようとする画像について画像開始識別子PSC2を含むパケットのアドレスにポインタPTBが戻ることと組み合わせて、再び復号化されようとする画像の一時参照TR2を使用することによってこの問題を解決する。
【００５９】
より詳しく述べると、復号化禁止手段MHDは、アドレス@1で読み込まれるパケットの多様なビットを順次に調べて、この情報をレジスタRG3に記憶された画像IM2の特定の識別子(一時参照)TR2と比較する。
【００６０】
この比較が、肯定(positive)でない限り、すなわち、この一時参照TR2の存在が再び検出されない限り、パケットによって与えられるデータは、パイプライン回路PPLによって考慮されず、従ってパイプライン回路を実際に非活動(inactive)にする(ステップ713)。
【００６１】
比較結果が肯定であるときだけ、すなわち一時参照TR2の存在が再び検出されたときだけ、手段MHDは、回路PPLが圧縮データを考慮することを許可し、双方向画像の２回目の復号化を許す(ステップ714)。この第２の復号化中に、レジスタRG2が再びインクリメントされ、ポインタPTBをアドレス@2にして(ステップ715)、画像IM2の２回目の復号化が終わりまで続けられる(ステップ716)。
【００６２】
復号器DCDの演算の一般的な方法に戻り、「イントラ」および「予測」画像は、問合せの従来のメカニズムによって、加算器の出力でメモリMMPに送り出され、一方で、それぞれの復号化された双方向画像Bは、制御手段LMCによって発行された信号STYによって制御されるマルチプレクサを経由して、バッファ・メモリFF2にマクロブロック単位に転送される。メモリMMP内に格納された「イントラ」または「予測」画像が表示されようとするとき、マルチプレクサMUXは、信号STYによって、その第２入力上で、メモリMMPから連続して読み出された画像のマクロブロックをバッファ・メモリFF2に格納するよう命令される。
【００６３】
マルチプレクサMUXによって出力される画像は、マクロブロック単位に順次にバッファ・メモリFF2に格納される。他方、ビデオ・コントローラVDCTLは、画像の画素のライン毎の受信を必要とする。この理由から、ブロック/ライン変換器BRCが、バッファ・メモリFF2とビデオ・コントローラVDCTLとの間に挿入される。
【００６４】
図６に詳しく示されるように、この変換器BRCは、バッファ・メモリFF2に格納されたそれぞれのマクロブロックの多様な輝度およびクロミナンス・ブロックを受信する入力インタフェースINBを含む。これらの手段INBは、入力コントローラINCによって問合せRQおよび承認ACK信号で制御される。データは、補助記憶装置MMAに連続して書き込まれ、そのアドレスAi,jは、アドレス・シーケンサADSによって連続して判断される。輝度ＹおよびクロミナンスUおよびVの多様な値は、メモリMMAからライン毎に抽出され、フィルタリング回路FVに送り出され、フィルタリング回路FVは、それが活動状態になると、例えばこれらのラインの画素の多様な値の間の加重平均のような垂直フィルタリングをこれらのライン上に実施して、輝度およびクロミナンスのフィルタリングされた値を送り出すことを可能にする。変換器BRCは、ビデオ・コントローラVDCTLによって供給されるフレーム同期化信号VSYNCを受信する一般的なコントローラMCTLによって一般的な方法で制御される。この信号VSYNCは、パリティ選択を実施することを可能にする。これは、それぞれの復号化によって、ただ１つのフレーム、すなわち偶数のラインのみまたは奇数のラインのみを表示するからである。このように、変換器BRCは、バッファ・メモリFF2から受信するブロックのライン間で、そのパリティが表示されようとするフレームのものに対応するラインをソートする。補助記憶装置MMAへの半マクロブロック単位の格納について述べたのはこの理由のためである(それぞれの半マクロブロックは8本のラインに対応する)。従って、マクロブロックは、16本のラインに対応するが、この変換器BRCの容量は、8本のラインである。言い換えると、メモリMMAは、表示されようとするフレームの所定のライン数(この場合8本)に対応する半マクロブロックの少なくとも１行(例えば45個の半マクロブロックの１行)を格納することができる。
【００６５】
メモリMMAがライン単位で読み込まれ、ブロック単位で(半マクロブロックで)書き込まれるため、アクセスが連続的でないということを除いて、このメモリは、大きいサイズのFIFOと考えることができるダイナミックメモリである。実際に、表示プロシージャによってメモリ内に十分な空間が解放されるとすぐに、半マクロブロックのデータの順次の書込みを許すよう制御手段MCTLおよびアドレス・シーケンサがプログラムされる。
【００６６】
より詳しく述べると、アドレス・シーケンサは、以下の規則によって半マクロブロックの現在のデータと置き換えられる前に、表示しようとする現在のデータが読み込まれる補助記憶装置の現在のアドレスAi,jを計算する。
【００６７】
Ai+1,j = (Ai,j + xj) modulo (MN-1)
xj+1 = N.xj modulo (MN-1)
この規則の中で、x1=1であり、Mは、補助記憶装置のライン数を示し、Nは、ライン当たりのデータ数であり、nは、それぞれのフレームのラインの総数である。さらに、0＜1＜MN-1および1＜j＜nである。
【００６８】
変換器BRCのこの補助記憶装置を使用することによって、主記憶装置MMPに格納された「イントラ」または「予測」画像を表示するためのページ・オープニングの数を制限することが可能である。
【００６９】
これは、メモリMMPが、メモリ・ページ(図7)で編成されるものとする場合、例えば領域ZM1内に格納された画像のそれぞれのマクロブロックMBが、メモリ領域ZM1のページPAに完全に格納されるからである。単純にするため、図７ではページあたり１マクロブロックしか示されていないが、実際には、それぞれのメモリ・ページは、２つのマクロブロックを含むと理解される。それゆえ、領域ZM1に格納された画像の最初の16本のラインに対応するマクロブロックMB1-MBkの第１行RMB1は、メモリ・ページPA1-PAk上に広がる。従って、同じパリティの8本のラインに対応する半マクロブロックの行の補助記憶装置MMAへの記憶は、k回のページ・オープニングを必要とする。従って、メモリMMAに格納された8本のラインを順次にライン毎に表示するために、それ以上のページ・オープニングは必要ない。従って、メモリMMPに格納された画像の各フレームの完全な表示のために必要なページ変更サイクルの総数は、各フレームの画素がメモリMMPから直接ライン毎に読み出される特定の場合と比べて特に低減される。これは、そのような特定のケースで、フレーム・ライン当たりk回のページ・オープニングが必要であるからである。
【００７０】
従って、当業者であれば、使用されるメモリ通過帯域のかなりの低減を得ることができることが分かるであろう。さらに、同じ変換ブロックBRCおよび同じ補助記憶装置MMAを使用して、メモリMMPに格納された「イントラ」および「予測」画像を表示し、実行中の復号化される双方向画像を直接表示する。
【００７１】
最後に、補助記憶装置MMAは、この場合は８本の所定の数のラインを含むので、メモリMMAの出力にフィルタリング手段FVを直接接続し、従って、(フレームのデータがメモリMMPからライン毎に直接読み出される場合のように)遅延ラインを使用することなく、メモリMMAに含まれる少なくとも２本のラインの垂直フィルタリングをコマンドに応じて実施することができる。
【００７２】
【発明の効果】
本発明によれば、メモリに格納された圧縮画像データを２回復号化する必要がある場合、メモリのアドレッシングによる誤りを生じることなく、対応する圧縮画像データを再び復号化することができる。
【図面の簡単な説明】
【図１】この発明に従う画像復号化装置を組み入れた高精細度画像を処理するシステムの概略の全体図。
【図２】この発明に従う復号化装置の詳細な概略図。
【図３】実行中の復号化および双方向画像の表示を示す図。
【図４】この発明に従って、特に双方向画像の２重復号化に適用される実施例および実現のモードを詳細に示す図。
【図５】この発明に従って、特に双方向画像の２重復号化に適用される実施例および実現のモードを詳細に示す図。
【図６】図2の装置に属するこの発明に従うブロック/ライン変換器の詳細な概略図。
【図７】ダイナミック・メモリからページへの組み立てを示す図。
【符号の説明】
DCD 復号器
LMC 制御手段
MP マイクロプロセッサ
PPL パイプライン回路
RG1,RG2,RG3,RG4 レジスタ
【発明の属する技術分野】
この発明は、MPEG標準に従って圧縮された画像の復号化およびそれらの表示に関し、特に双方向画像の復号化に関する。
【０００２】
【従来の技術】
多様な画像圧縮標準、特にMPEG(「Motion Pictures Experts Group」)によれば、画像は、概して16×16画素の正方形またはマクロブロックで復号化される。マクロブロックは、多様な形式でありえる。最も一般的に使用される形式は、4:2:0と呼ばれるものであり、それによると、それぞれのマクロブロックは、8ビットの8×8輝度画素の4ブロック、および8ビットの8×8クロミナンス画素の2ブロックを含む。
【０００３】
処理される画像は、本質的に３タイプであり、すなわちいわゆる「イントラ(intra)」タイプ、いわゆる「予測(predicted)」タイプ、およびいわゆる「双方向(bidirectional)」タイプである。当業者であれば、「イントラ」画像のマクロブロックは、動き補償を受けないことが分かる。予測画像では、それぞれのマクロブロックは、既に復号化された画像からフェッチされる「予測子(predictor)」と呼ばれる別のマクロブロックと当該マクロブロックを組み合わせることから成る動き補償を受けることができる。双方向画像のそれぞれのマクロブロックは、２つの既に復号化された画像からそれぞれフェッチされる２つの他の予測子マクロブロックと当該マクロブロックを組み合わせることから成る動き補償を行うことができる。予測子マクロブロックの位置は、動きベクトルによって判断される。
【０００４】
MPEG復号化システム(以後、より簡単に「MPEG復号器」と呼ぶ)は、復号化および復号化された画像の表示を実施するためダイナミックメモリと通信しなければならない。そのようなメモリは、これらの画像の復号化および表示において重要な役割を果たす。
【０００５】
ある動作モード(例えばフリーズ・フレーム)で、ある画像を何度か復号化する必要がある。
【０００６】
これらの複数の復号化は、処理を待つ圧縮画像データを格納する画像メモリの領域に対して、繰り返しのアクセスを必要とする。メモリのアドレッシングから生じる誤りのリスクなく、すでに既に復号化された画像に実際に対応する正しい圧縮データを再び復号化できることが特に重要である。
【０００７】
【発明が解決しようとする課題】
この発明は、実現し、具体化するのが簡単なこの問題の解決法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明は、特に双方向画像の「実行中(オン・ザ・フライ)」の復号化に適用される。その復号化は、実際に、その画像の２つのフレーム（段落００３２にて後述する、奇数のラインから成る第１フレーム及び偶数のラインから成る第２フレーム）が直接表示される間の２度のランによって行われて、復号化された双方向画像を画像メモリに格納する必要がないので、その大きさを低減させる。
【０００９】
この発明は、従って、例えば双方向画像のような到着画像を復号化する方法を提案する。その方法において、ダイナミック・メモリのメモリ領域に、連続する圧縮データ・グループを含む圧縮データ・ストリームを格納し、該圧縮データ・グループは、それぞれ連続する到着画像に関連し、その中のある画像は、２つの連続する復号化を必要とする。画像に関連するそれぞれの圧縮データ・グループは、画像開始識別子(またはピクチャ開始コード)、上記画像を特定する識別子(例えばこの画像の一時参照)を含むヘッダ、および有用なデータを含む。圧縮データ・ストリームは、上記メモリ領域の連続するアドレスに位置するビット・パケットで読み出される。上記メモリ領域から読み出される各パケットについて、画像開始識別子の有無が検出される。検出された画像開始識別子に対応する画像が、２度の連続する復号化を必要とする場合、関連するパケットのアドレスが、画像を特定する識別子と共に記憶される。その画像の有用なデータの１回目の復号化が実施され、それが終了すると、記憶されたアドレスによって指し示されるパケットがメモリ領域から再び読み出される。上記画像を特定する識別子の検出後、上記画像の２回目の復号化が、パケット内のデータを復号化することによって実施され、上記画像を特定する識別子に先行する該パケット内のデータは、復号化されない。
【００１０】
MPEGデータストリームの中で、同じ画像の２度の連続する復号化を実施する際の１つの問題は、多様な画像の多様な画像開始識別子の間の間隔は、一定ではなく、画像の内容に依存するという事実にある。さらに画像メモリは、実際にメモリの連続するアドレスに位置するビットのパケットで読み込まれる。この発明では、メモリからの読み出しの単位をパケットと称し（段落００５７）、パケットにはビット・ストリングが含まれている（段落００５２）。この明細書ではこのパケットをビット・パケットとも呼ぶ。
【００１１】
従って、この発明の第１の特徴は、例えば双方向画像のような２度の連続する復号化を必要とする画像開始識別子が検出されたビット・パケットのアドレスを記憶することにある。
【００１２】
こうして、第１の復号化が実施されると、メモリ領域に戻って画像開始識別子を含むビット・パケットを再び指し示す。この画像開始識別子の位置は、パケットの中で正確には分からず、さらにパケットが以前の画像に対応する他の画像開始識別子を含まないということも確かではない。言い換えると、位置決めのために返されるアドレスに位置するパケットから生じるデータの第２の復号化が、事前の対応なく実施される場合、画像の第２の間違った復号化を得ることになる。
【００１３】
この発明は、前述した第１の特徴と組み合わせて、シーケンス内で１対１の対応で画像を見つけることを可能にする特定の識別子(例えば画像の一時参照)を格納することにある第２の特徴を提供することによって、これらの更なる困難を解決する。従って、戻って、再び復号化されようとする画像の画像開始識別子を含むパケットを再び読み出した後、復号化されようとする双方向画像を特定する識別子の存在が再び検出されるまで、パケットのビットが順次に分析される。この後にのみ、MPEG復号器内で従来使用されるパイプライン回路がこの画像の有用なデータを考慮し、第２の復号化を実施することができる。
【００１４】
この発明は、到着画像を復号化する装置を提供することであり、その装置は、連続する圧縮データ・グループを含む圧縮データ・ストリームを格納するメモリ領域を含み、該圧縮データ・グループは、それぞれ連続する到着画像に関連し、その中のある画像は、２つの連続する復号化を必要とし、画像に関連するデータ・グループは、画像開始識別子、上記画像の特定の識別子を含むヘッダ、有用なデータを含むダイナミック・メモリと、それぞれがビット・パケットでメモリ領域から読出しすることを可能にする第１アドレスポインタおよび第２アドレスポインタと、第１アドレスポインタによって指し示されるアドレスで読み出されるそれぞれのビット・パケットの中の画像開始識別子の有無を検出する画像開始識別子検出器と、２つの連続する復号化を必要とする現在の画像の存在を表わす第１制御信号が存在するとき、上記現在の画像の画像開始識別子を含むパケットの特定のアドレスを格納する第１記憶手段(例えばレジスタ)と、第１制御信号が存在するとき、上記現在の画像を特定する識別子を記憶する第２記憶手段(例えば第２レジスタ)と、画像開始識別子検出器に接続され、第１制御信号を送り出す処理手段(例えばマイクロプロセッサ)と、第２アドレスポインタによって指し示される各パケットのビットを復号化する復号化回路(パイプライン回路)と、復号化回路によって伝送され、上記現在の画像の１回目の復号化の終了を表す第２制御信号に応答して、上記第２アドレスポインタに上記第１記憶手段に格納された特定のアドレスをセットするポインタ管理手段と、上記特定のアドレスに位置するパケットに含まれる情報と上記第２記憶手段に記憶された内容を比較し、上記画像を特定する識別子(一時参照)が再び検出されない限り、復号化回路をディスエーブルにする復号化禁止(復号化ディスエーブル)手段を備える。
【００１５】
この発明の他の利点および特徴は、全く限定的でない実現のモードおよび実施例の詳細な記述ならびに添付の図面を考察することによって明らかになるであろう。
【００１６】
【発明の実施の形態】
ここで詳細に記述される実施例および実現のモードは、特に双方向画像の実行中の復号化およびこれらの画像の表示、さらに、復号化されブロック/ライン変換を経由して画像メモリに格納される「イントラ(intra)」および「予測(predicted)」画像の表示に関連する。そうであると、前述したように、この発明は、この実施例に限定されるものではなく、一般に、画像が少なくとも２つの連続する復号化を要求する全てのケースに関連し、それらは、例えばフリーズ・フレーム、または、早送りもしくは巻戻し動作モード(「トリック・モード」としても知られる)にある双方向画像、「イントラ」または「予測」画像である。
【００１７】
さらに、格納された画像を表示する間のページ・オープニング(ページを開くこと)の数を最小限にするため、ブロック/ライン変換と協力する後述のダイナミック・メモリのページへの編成は、限定されない単なる典型的な実施例にすぎない。
【００１８】
図１で、参照符号SYは、一般に、例えば衛星(サテライト)復号器および/またはテレビを組み入れたデジタル画像を処理するシステムを示す。
【００１９】
このシステムSYの中で、入力手段IFEは、例えば衛星アンテナまたはデジタル・ディスク(簡潔にするため図示せず)から、例えばMPEG標準に従って圧縮されたデータ・ストリームを受信する。
【００２０】
この発明に従って画像を処理する装置DCDまたはMPEG復号器は、表示スクリーンAFF上に表示するため、これらの圧縮されたデータに基づいて符号化された画像を復号化する。
【００２１】
さらにシステムSYは、例えば多様な衛星チャンネルの復号化を管理することができるマイクロプロセッサCPU、および、例えばテレビの遠隔制御を作動させることによって得られる対話式メニューのようなビデオ画像上に重ねられ画面上にはめ込まれるグラフィック情報の生成器OSD-GENを含む。
【００２２】
最後に、このシステムSYの別の要素は、これらの多様な要素間で共有されるダイナミックメモリMMPである。使用されるメモリ通過帯域を制限して、システムSYの多様な要素ができるだけ頻繁にメモリにアクセスすることができるようにすることが有利である。
【００２３】
図１の要素の集まりは、双方向バスBBSを介して互いに通信する。
【００２４】
図２で、復号器DCDは、本質的に、MDCと参照を付されたいわゆる「復号化」手段、およびMAFと参照を付されたいわゆる「表示管理」手段を含む。
【００２５】
復号化手段MDCは、本質的に、64ビット・バスを介して圧縮データを受信し、処理されたマクロブロックの輝度およびクロミナンス・ブロックをFF1と参照を付された「先入れ先出し」(FIFO)タイプのメモリを経由して加算器に送り出す「パイプライン」回路PPLを含む。さらに、加算器は、メモリMMPから抽出される予測子マクロブロックに基づいて予測回路FPRによって送り出されるフィルタリングされた予測子マクロブロックの対応するブロックを受信する。
【００２６】
いわゆるパイプライン回路PPLは、従来のように、可変長復号化(VDL)、ゼロ復号化のラン(RLD)、線形走査変換に対するジグザグ・スキャン、および逆離散コサイン変換(DCT-1)を実施する。MPEG標準によると、予測回路FPRは、本質的にいわゆる「半画素」フィルタを含み、それは、予測子マクロブロックをフェッチすることを可能にする動きベクトルがインテグラル(integral:整数、一体化)でない場合に、この予測子マクロブロックを半画素ずつ垂直および/または水平にシフトするためのものである。復号化手段MDCは、バスを経由して主記憶装置MMPと通信し、このメモリと復号器DCDの多様な要素との間のやり取りは、主制御手段LMCによって管理される。
【００２７】
表示管理手段MAFは、ここでマルチプレクサMUXを含み、その第１入力は、復号化手段MDCの加算器の出力に接続され、その第２入力は、メモリMMPの出力に接続される。マルチプレクサの出力は、FF2と参照を付されたFIFOタイプの第２バッファメモリに接続される。このバッファ・メモリFF2の出力は、ブロック/ライン変換器BRCに接続され、その構造および機能は、以下で更に詳細に述べる。ブロックBRCの出力は、表示画面AFFの管理を提供するビデオ・コントローラVDCTLに接続される。
【００２８】
マルチプレクサMUXの出力は、表示される画像のタイプすなわちこの例では双方向画像か、イントラ画像または予測画像を表す制御信号STYに依存してその２つの入力の一方または他方に接続される。
【００２９】
MPEG標準は、メモリMMPが、処理を待つ圧縮データが書き込まれる少なくとも2.6メガビットの圧縮データZCDの領域、ならびに画像および音声データ上に重ねられ表示される情報を格納し、その容量が約1メガビットに及ぶ領域ZXを含むことを支持する。
【００３０】
これらの領域とは別に、メモリMMPは、ここで記述され双方向画像の実行中の復号化に対応する例で、画像ZM1およびZM2のための２つの追加の領域を含む。これらの領域ZM1およびZM2はそれぞれ、720×576画素のPAL画像(国際標準による最大)を格納することができなければならない。マクロブロックの4:2:0形式を使用することによって、画素は、12ビットであり、画像全体の大きさは、約4.9メガビットである。
【００３１】
ここで記述される実施例で、復元を受けている双方向画像をメモリMMPのメモリ領域に格納してそれを後で表示する代わりに、この双方向画像は、実行中に表示され、すなわち復号化されている間に表示される。これは、メモリMMPの大きさを低減することができ、「イントラ」または「予測」タイプの２つの既に復号化された画像を格納するため２つのメモリ領域ZM1およびZM2を用意するだけでよい。この場合、メモリMMPの必要な大きさは、メモリ領域のサイズによって低減され、それは、特に(最も強制的な)PAL標準について、16ビットの256kワードの非同期ダイナミックメモリ(DRAM)から、または16メガビットの同期ダイナミックメモリ(SDRAM)から、容易に構築することができる。
【００３２】
表示に先行する処理は、概して画像全体についてすなわちラインの順に実施されるが、復号化を受けている双方向画像を実行中に表示することが望まれる場合、画像の奇数のラインから成る第１フレームを最初に表示し、それから画像の偶数のラインから成る第２フレームを表示することが必要とされる。これは、復号化手段MDCが表示されるレートでラインを復号化する場合、復号化手段MDCがK番目のラインを復号化しているちょうどそのときに、(2K-1)番目のラインが表示されなければならないことを示す。言い換えると、第１フレームが表示されなければならないとき、復号器は、このフレームの半分しか復号化を終えていない。
【００３３】
従って、この画像の表示の持続時間にそれぞれの双方向画像を２度復号化するように対応がなされる。このケースで、2K-1番目のラインが表示されようとするとき、2Kのラインは、すでに復号化され終わっている。より詳しく述べると、第１フレームが表示されるとき、画像全体従ってこの画像の両方のフレームの復号化が終えられている。
【００３４】
表示は実行中に実施されるので、復号化されたが表示されなかった第２フレームは失われる。画像が２度目に復号化されている間、この第２フレームが表示される。
【００３５】
図３は、一群の画像の復号化および表示のタイムチャートを示す。連続して表示されようとする画像が、PO、B1、B2、P3、B4、B5、P6によって示されており、文字Pは、予測画像を示し、文字Bは、双方向画像を示す。そのような一連の画像は、MPEG標準に従って従来どおりである。
【００３６】
それぞれの予測画像Pの復元は、それに先行する予測画像(または図示しない「イントラ」画像)からフェッチされる予測子マクロブロックを必要とする。それぞれの双方向画像Bの復元は、その両側に位置する２つの予測画像からフェッチされる予測子マクロブロックを必要とする。従って、画像に対応する圧縮されたデータは、表示のものとは異なる順序で復号器DCDに到達する。ここで、これら圧縮されたデータは、P0、P3、B1、B2、P6、B4、B5の順に到達する。
【００３７】
最初に、画像P0が復号化され、メモリ例えば領域ZM1に格納される。画像P3が復号化され、領域ZM2に格納されている間、画像P0が表示される。次に、画像B1の１回目の復号化が２倍のスピードで行われ、一方で画像B1の第１フレームが実行中に表示される。それから、画像B1の２度目の復号化が２倍のスピードで行われ、一方で画像B1の第２フレームが表示される。手段MDCによる画像B1のそれぞれの復号化は、領域ZM1およびZM2に格納された画像P0およびP3からフェッチされる予測子マクロブロックを使用する。同じ演算が、双方向画像B2について行われる。次に、画像P6が復号化され、画像P0に代わって領域ZM1に格納され、一方で画像P3が表示される。画像B4およびB5は、画像B1およびB2と同様に、２倍のスピードで２回復号化が行われ、その一方で表示される。画像B4およびB5の復号化は、予測子マクロブロックを使用して、領域ZM2およびZM1に格納された画像P3およびP6の中を調べる。
【００３８】
双方向画像の実行中の復号化を実施するため、制御手段LMCは、それぞれの双方向画像に対応する領域ZCDに格納された圧縮データをパイプライン回路PPLに転送するタスクを２度実施するよう再びプログラムされる。これに関連して、制御手段は、典型的に25.5MHzでクロックされ、パイプライン回路は、典型的にそれ自体34MHzでクロックされる。これらのスピードで動作する回路は、通常の技術の範囲内で完全に実現可能である。
【００３９】
制御手段LMCがパイプライン化された回路PPLに圧縮データを２度送り出すことを可能にする特に容易な実施例および実現の形態を、図４および図５を参照して説明する。
【００４０】
従来、メモリ領域ZCDに格納されるMPEG圧縮データのストリームは、連続する到来画像IM1、IM2等にそれぞれ関連する圧縮データの連続する複数のグループを含む。
【００４１】
１つの画像に関連付けられたそれぞれのデータ・グループは、画像開始識別子PSC(すなわち「Picture Start Code」)と、その後に続くヘッダETを含む。このヘッダは、上記画像に対する特定の識別子を含み、画像シーケンス内の上記画像の１対１の識別を可能にする。この特定の識別子は、例えば画像の時間基準TR(Temporal Reference、以下、一時参照と称する。)である。さらにヘッダは、例えば「イントラ」、「予測」または「双方向」の画像のタイプを識別する手がかり(cue)ITを含む。
【００４２】
ヘッダの後に、画像の有用なデータCDUが続く。
【００４３】
それぞれが連続するアドレス@1、@2等のメモリ領域をビットのパケットで読み込むことを可能にする第１アドレスポインタPTAおよび第２アドレスポインタPTBについて対応がなされる。
【００４４】
処理手段MPを中核にして構築され、本質的にマイクロプロセッサから成る手段LMCは、例えばハードワイヤード(hard-wired)形式で具体化される画像開始識別子検出器SCDを含み、それは、第１アドレスポインタPTAによって指し示されるアドレスで読み出されるそれぞれのビット・パケット内の画像開始識別子PSCの有無を検出することができる。
【００４５】
さらに、第２ポインタPTBの位置を制御することができるポインタ管理手段が処理手段MPに接続される。これらのポインタ管理手段は、例えば第１レジスタRG1を含み、その出力は、画像の２回目の復号化の制御を表す制御信号RDCによって制御されるマルチプレクサMUX2を経由して、第２レジスタRG2の入力に接続される。さらにレジスタRG2の出力は、アドレス・インクリメント手段およびマルチプレクサMUX2を経由して、その入力にループバックされる。従って、レジスタRG2は、実際にアドレスポインタPTBの現在のアドレスを含む。
【００４６】
第３レジスタRG3は、画像の一時参照TRを格納することができ、第４レジスタRG4は、復号化される画像のタイプを表わす手がかりITを格納することができ、パイプライン回路PPLの多様な手段が現在の画像を適切に復号化することを可能にする。
【００４７】
実際に、それぞれのレジスタRG3およびRG4は、回路PPL内で復号化を受けている現在の画像および次の画像の手がかりTRおよびITを格納することができる。
【００４８】
最後に、簡潔にするためブロックPPL内に表したが、もちろん外に位置付けることができる復号化禁止(decoding disabling)手段MHDは、一方で、ポインタPTBによって指し示され、メモリから読み出されるパケット内に含まれるビットを受け取り、他方で、レジスタRG3の内容を受け取る。ハードワイヤードまたはソフトウェア形式で具体化することができるこれらの手段MHDの機能を以下でより詳細に説明する。
【００４９】
図４に関して述べた手段の動作態様について図５を参照して説明する。
【００５０】
画像IM1の復号化が、パイプライン回路PPL内で進行中であり(ステップ700)、２つのアドレスポインタPTAおよびPTBは、アドレス@1を指すものとする。
【００５１】
アドレス@1に位置し、メモリ領域ZCDから読み出されるビット・パケットが検出器SCDによって読み込まれる(ステップ701)。
【００５２】
検出器SCDは、画像IM2について画像開始識別子PSC2の存在を検出する(ステップ702)。この検出を表わす信号は、マイクロプロセッサMPに送信され、マイクロプロセッサMPは、パケットのビット・ストリング、およびその画像について特定の識別子ET2およびタイプIT2を受け取る(ステップ703)。画像IM2は、双方向タイプであり、従って再度の復号化を必要とするので、マイクロプロセッサMPは、画像IM2に対する画像開始識別子PSC2を含むパケットのアドレス@1をレジスタRG1に記憶する(ステップ704)。さらに、画像IM2の一時参照TR2がレジスタRG3に記憶され(ステップ705)、この画像のタイプIT2がレジスタRG4に格納される(ステップ706)。
【００５３】
第２アドレスポインタPTBもまたアドレス@1にあるので、画像IM2の最初の復号化が、同じパケットから生じる有用なデータCDU2を利用してパイプライン回路PPL内で始まる。
【００５４】
次にレジスタRG2は、アドレス@2を含むようにインクリメントされ、この結果、アドレスポインタPTBは、この新しいアドレス@2を指すようになる(ステップ708)。さらにアドレスポインタPTAもインクリメントされ、アドレス@2を指す。
【００５５】
双方向画像IM2の最初の復号化が、データCDU2を残りのものを使って続けられる(ステップ709)。
【００５６】
この最初の復号化の終了時、手段PPLに含まれる回路VLDは、復号化終了信号を送り出し、その信号は、マイクロプロセッサMPによって発行される制御信号RDCの動作下で(ステップ710)、マルチプレクサMUX2をその第１入力に位置付け、レジスタRG2の内容をアドレス@1にする(ステップ711)。
【００５７】
それに応じて、第２のアドレスポインタPTBは、再びアドレス@1を指すようになる。問題は、MPEGデータストリームの中で、多様な画像に関する多様な画像開始識別子PSCの間の間隔が、一定ではなく画像の内容に依存することにある。従って、メモリ領域ZCDがパケット単位で読込まれるとき、画像IM2の開始位置を正確に確かめることができない。
【００５８】
この発明は、再び復号化されようとする画像について画像開始識別子PSC2を含むパケットのアドレスにポインタPTBが戻ることと組み合わせて、再び復号化されようとする画像の一時参照TR2を使用することによってこの問題を解決する。
【００５９】
より詳しく述べると、復号化禁止手段MHDは、アドレス@1で読み込まれるパケットの多様なビットを順次に調べて、この情報をレジスタRG3に記憶された画像IM2の特定の識別子(一時参照)TR2と比較する。
【００６０】
この比較が、肯定(positive)でない限り、すなわち、この一時参照TR2の存在が再び検出されない限り、パケットによって与えられるデータは、パイプライン回路PPLによって考慮されず、従ってパイプライン回路を実際に非活動(inactive)にする(ステップ713)。
【００６１】
比較結果が肯定であるときだけ、すなわち一時参照TR2の存在が再び検出されたときだけ、手段MHDは、回路PPLが圧縮データを考慮することを許可し、双方向画像の２回目の復号化を許す(ステップ714)。この第２の復号化中に、レジスタRG2が再びインクリメントされ、ポインタPTBをアドレス@2にして(ステップ715)、画像IM2の２回目の復号化が終わりまで続けられる(ステップ716)。
【００６２】
復号器DCDの演算の一般的な方法に戻り、「イントラ」および「予測」画像は、問合せの従来のメカニズムによって、加算器の出力でメモリMMPに送り出され、一方で、それぞれの復号化された双方向画像Bは、制御手段LMCによって発行された信号STYによって制御されるマルチプレクサを経由して、バッファ・メモリFF2にマクロブロック単位に転送される。メモリMMP内に格納された「イントラ」または「予測」画像が表示されようとするとき、マルチプレクサMUXは、信号STYによって、その第２入力上で、メモリMMPから連続して読み出された画像のマクロブロックをバッファ・メモリFF2に格納するよう命令される。
【００６３】
マルチプレクサMUXによって出力される画像は、マクロブロック単位に順次にバッファ・メモリFF2に格納される。他方、ビデオ・コントローラVDCTLは、画像の画素のライン毎の受信を必要とする。この理由から、ブロック/ライン変換器BRCが、バッファ・メモリFF2とビデオ・コントローラVDCTLとの間に挿入される。
【００６４】
図６に詳しく示されるように、この変換器BRCは、バッファ・メモリFF2に格納されたそれぞれのマクロブロックの多様な輝度およびクロミナンス・ブロックを受信する入力インタフェースINBを含む。これらの手段INBは、入力コントローラINCによって問合せRQおよび承認ACK信号で制御される。データは、補助記憶装置MMAに連続して書き込まれ、そのアドレスAi,jは、アドレス・シーケンサADSによって連続して判断される。輝度ＹおよびクロミナンスUおよびVの多様な値は、メモリMMAからライン毎に抽出され、フィルタリング回路FVに送り出され、フィルタリング回路FVは、それが活動状態になると、例えばこれらのラインの画素の多様な値の間の加重平均のような垂直フィルタリングをこれらのライン上に実施して、輝度およびクロミナンスのフィルタリングされた値を送り出すことを可能にする。変換器BRCは、ビデオ・コントローラVDCTLによって供給されるフレーム同期化信号VSYNCを受信する一般的なコントローラMCTLによって一般的な方法で制御される。この信号VSYNCは、パリティ選択を実施することを可能にする。これは、それぞれの復号化によって、ただ１つのフレーム、すなわち偶数のラインのみまたは奇数のラインのみを表示するからである。このように、変換器BRCは、バッファ・メモリFF2から受信するブロックのライン間で、そのパリティが表示されようとするフレームのものに対応するラインをソートする。補助記憶装置MMAへの半マクロブロック単位の格納について述べたのはこの理由のためである(それぞれの半マクロブロックは8本のラインに対応する)。従って、マクロブロックは、16本のラインに対応するが、この変換器BRCの容量は、8本のラインである。言い換えると、メモリMMAは、表示されようとするフレームの所定のライン数(この場合8本)に対応する半マクロブロックの少なくとも１行(例えば45個の半マクロブロックの１行)を格納することができる。
【００６５】
メモリMMAがライン単位で読み込まれ、ブロック単位で(半マクロブロックで)書き込まれるため、アクセスが連続的でないということを除いて、このメモリは、大きいサイズのFIFOと考えることができるダイナミックメモリである。実際に、表示プロシージャによってメモリ内に十分な空間が解放されるとすぐに、半マクロブロックのデータの順次の書込みを許すよう制御手段MCTLおよびアドレス・シーケンサがプログラムされる。
【００６６】
より詳しく述べると、アドレス・シーケンサは、以下の規則によって半マクロブロックの現在のデータと置き換えられる前に、表示しようとする現在のデータが読み込まれる補助記憶装置の現在のアドレスAi,jを計算する。
【００６７】
Ai+1,j = (Ai,j + xj) modulo (MN-1)
xj+1 = N.xj modulo (MN-1)
この規則の中で、x1=1であり、Mは、補助記憶装置のライン数を示し、Nは、ライン当たりのデータ数であり、nは、それぞれのフレームのラインの総数である。さらに、0＜1＜MN-1および1＜j＜nである。
【００６８】
変換器BRCのこの補助記憶装置を使用することによって、主記憶装置MMPに格納された「イントラ」または「予測」画像を表示するためのページ・オープニングの数を制限することが可能である。
【００６９】
これは、メモリMMPが、メモリ・ページ(図7)で編成されるものとする場合、例えば領域ZM1内に格納された画像のそれぞれのマクロブロックMBが、メモリ領域ZM1のページPAに完全に格納されるからである。単純にするため、図７ではページあたり１マクロブロックしか示されていないが、実際には、それぞれのメモリ・ページは、２つのマクロブロックを含むと理解される。それゆえ、領域ZM1に格納された画像の最初の16本のラインに対応するマクロブロックMB1-MBkの第１行RMB1は、メモリ・ページPA1-PAk上に広がる。従って、同じパリティの8本のラインに対応する半マクロブロックの行の補助記憶装置MMAへの記憶は、k回のページ・オープニングを必要とする。従って、メモリMMAに格納された8本のラインを順次にライン毎に表示するために、それ以上のページ・オープニングは必要ない。従って、メモリMMPに格納された画像の各フレームの完全な表示のために必要なページ変更サイクルの総数は、各フレームの画素がメモリMMPから直接ライン毎に読み出される特定の場合と比べて特に低減される。これは、そのような特定のケースで、フレーム・ライン当たりk回のページ・オープニングが必要であるからである。
【００７０】
従って、当業者であれば、使用されるメモリ通過帯域のかなりの低減を得ることができることが分かるであろう。さらに、同じ変換ブロックBRCおよび同じ補助記憶装置MMAを使用して、メモリMMPに格納された「イントラ」および「予測」画像を表示し、実行中の復号化される双方向画像を直接表示する。
【００７１】
最後に、補助記憶装置MMAは、この場合は８本の所定の数のラインを含むので、メモリMMAの出力にフィルタリング手段FVを直接接続し、従って、(フレームのデータがメモリMMPからライン毎に直接読み出される場合のように)遅延ラインを使用することなく、メモリMMAに含まれる少なくとも２本のラインの垂直フィルタリングをコマンドに応じて実施することができる。
【００７２】
【発明の効果】
本発明によれば、メモリに格納された圧縮画像データを２回復号化する必要がある場合、メモリのアドレッシングによる誤りを生じることなく、対応する圧縮画像データを再び復号化することができる。
【図面の簡単な説明】
【図１】この発明に従う画像復号化装置を組み入れた高精細度画像を処理するシステムの概略の全体図。
【図２】この発明に従う復号化装置の詳細な概略図。
【図３】実行中の復号化および双方向画像の表示を示す図。
【図４】この発明に従って、特に双方向画像の２重復号化に適用される実施例および実現のモードを詳細に示す図。
【図５】この発明に従って、特に双方向画像の２重復号化に適用される実施例および実現のモードを詳細に示す図。
【図６】図2の装置に属するこの発明に従うブロック/ライン変換器の詳細な概略図。
【図７】ダイナミック・メモリからページへの組み立てを示す図。
【符号の説明】
DCD 復号器
LMC 制御手段
MP マイクロプロセッサ
PPL パイプライン回路
RG1,RG2,RG3,RG4 レジスタ
Claims (4)
- MPEGデータストリーム中の双方向画像を復号化する方法であって、
ダイナミック・メモリのメモリ領域(ZCD)に、連続する複数の到着画像の圧縮データのグループを格納することを含み、
上記画像の圧縮データのグループは、それぞれ連続する到着画像に関連し、その中のある画像は、奇数フレームと偶数フレームとをオン・ザ・フライで表示するための２度の連続する復号化を必要とする双方向画像であり、それぞれの前記画像の圧縮データのグループは、画像開始識別子（PSC）およびそれぞれの画像を特定することができる画像特定識別子（TR）および画像のタイプを示す手がかり（IT）をもつヘッダを含んでおり、
上記画像の圧縮データのグループを、上記メモリ領域（ZCD）の連続するアドレスに位置するパケットごとに復号器に読み出し、上記メモリ領域から読み出されるそれぞれのパケットについて上記画像開始識別子（PSC）の有無を検出することと、
検出された画像開始識別子（PSC）に対応する画像が上記双方向画像であることを上記画像のタイプを示す手がかりが示す場合、該画像開始識別子（PSC）を含むパケットのアドレスを第１レジスタに記憶し、該画像の上記画像特定識別子（TR）を第２レジスタに記憶するとともに、該画像開始識別子（PSC）に関連する上記画像の圧縮データの１回目の復号化を実施することと、
上記１回目の復号化の終了時、上記第１レジスタに記憶されたアドレスの位置から上記メモリ領域（ZCD）を順に再び読み出すことと、
前記読み出しにより、上記第２レジスタに記憶されている上記画像特定識別子（TR）と同じ識別子が検出されるとき、続けて上記メモリ領域から圧縮データを再び読み出して２回目の復号化を実施し、上記第２レジスタに記憶されている上記画像特定識別子（TR）と同じ識別子が検出されないときは、２回目の復号化を禁止し、次の圧縮データの復号化に進むことと、
を含む、画像復号化方法。 - 上記画像を特定する識別子は、上記画像の時間識別子である、請求項１に記載の画像復号化方法。
- MPEGデータストリーム中の双方予測向画像を復号化する装置であって、
圧縮データの連続するグループを含む圧縮データ・ストリームを格納するメモリ領域（ZCD）を含むダイナミック・メモリを備え、
該グループはそれぞれ連続する到着画像に関連し、その中のある画像は奇数フレームと偶数フレームとをオン・ザ・フライで表示する双方向予測画像のために２度の連続する復号化を必要とし、該双方向画像に関連する前記グループは、画像開始識別（PSC）子およびそれぞれの画像を特定する画像特定識別子（TR）および画像のタイプを示す手がかり(IT)を含むヘッダ、および該双方向画像の圧縮データを含み、
パケット単位で読み出されるそれぞれの上記グループの各パケットから前記画像開始識別子を検出する画像開始識別子検出器（SCD）と、
上記画像のタイプを示す手がかりが上記双方向予測画像の存在を表わすとき、上記画像開始識別子を含む上記パケットのアドレスを記憶する第１レジスタと、
上記画像のタイプを示す手がかりが上記双方向予測画像の存在を表わすとき、該双方向予測画像に関連する上記画像特定識別子を記憶する第２レジスタと、
上記画像開始識別子検出器に接続され、上記画像のタイプを示す手がかりが上記双方向予測画像の存在を表わすとき、上記双方向予測画像の存在を表す信号を送り出す処理手段と、
上記双方向予測画像の存在を表す信号に応答して、上記メモリ領域（ZCD）からパケット単位で読み出される前記圧縮データを復号化する復号化回路と、
上記復号化回路によって送信される、上記双方向予測画像の１回目の復号化の終了を表す信号に応答して、上記第１レジスタに記憶されたアドレスからパケットを読み出すよう指定する管理手段と、
上記記憶されたアドレスから読み出されるパケットに含まれる情報と、上記第２レジスタに記憶された内容を比較し、一致するとき、上記復号化回路に上記双方向予測画像に対応する圧縮データの２回目の復号を実行させ、一致しないとき、上記復号化回路を禁止して次の画像の圧縮データの復号に進むようにする復号化禁止手段と、
を備える画像復号化装置。 - 上記画像特定識別子は、上記画像の時間識別子である、請求項３に記載の画像復号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9807934A FR2780186B1 (fr) | 1998-06-23 | 1998-06-23 | Procede et dispositif de decodage d'une image, comprimee notamment selon les normes mpeg, en particulier une image bidirectionnelle |
| FR9807934 | 1998-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000032473A JP2000032473A (ja) | 2000-01-28 |
| JP4879381B2 true JP4879381B2 (ja) | 2012-02-22 |
Family
ID=9527750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15917799A Expired - Fee Related JP4879381B2 (ja) | 1998-06-23 | 1999-06-07 | 画像復号化方法および画像復号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6275535B1 (ja) |
| EP (1) | EP0969672A1 (ja) |
| JP (1) | JP4879381B2 (ja) |
| FR (1) | FR2780186B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2780186B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de decodage d'une image, comprimee notamment selon les normes mpeg, en particulier une image bidirectionnelle |
| WO2000054509A1 (fr) * | 1999-03-08 | 2000-09-14 | Sony Corporation | Dispositif et procede de traitement de signaux numeriques et support associe |
| WO2001003306A1 (en) * | 1999-07-02 | 2001-01-11 | Koninklijke Philips Electronics N.V. | Compressed storage of information |
| JP3407872B2 (ja) * | 1999-09-29 | 2003-05-19 | 日本電気株式会社 | 付加情報検出方法及び装置 |
| TW476066B (en) * | 1999-11-09 | 2002-02-11 | Winbond Electronics Corp | OSD generation method and structure using dynamic random access memory |
| WO2002028097A2 (en) * | 2000-09-27 | 2002-04-04 | The Regents Of The University Of California | Client-based interactive digital television architecture |
| DE10225434B4 (de) * | 2002-06-07 | 2004-12-30 | Siemens Ag | Verfahren und Vorrichtung zur Videocodierung |
| KR100586669B1 (ko) * | 2003-08-27 | 2006-06-08 | 닛뽕빅터 가부시키가이샤 | 전송 시스템 |
| JP2008217851A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 情報記録媒体、情報記録方法、情報再生方法、情報記録装置、情報再生装置 |
| US8300704B2 (en) * | 2008-07-22 | 2012-10-30 | International Business Machines Corporation | Picture processing via a shared decoded picture pool |
| US9299126B2 (en) * | 2013-09-12 | 2016-03-29 | Arm Limited | Image processing apparatus and a method of storing encoded data blocks generated by such an image processing apparatus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2705805B1 (fr) * | 1993-05-27 | 1996-06-28 | Sgs Thomson Microelectronics | Système de traitement d'images. |
| KR0166935B1 (ko) * | 1994-11-23 | 1999-03-20 | 구자홍 | 엠펙2 트랜스포트 디코더 장치 |
| JP3491365B2 (ja) * | 1995-01-31 | 2004-01-26 | ソニー株式会社 | 符号化データ復号方法および復号装置 |
| JP3744017B2 (ja) * | 1995-02-09 | 2006-02-08 | ヤマハ株式会社 | 画像デコーダ |
| US5517250A (en) * | 1995-02-28 | 1996-05-14 | General Instrument Corporation Of Delaware | Acquisition of desired data from a packetized data stream and synchronization thereto |
| FR2731864B1 (fr) * | 1995-03-14 | 1997-06-06 | Sgs Thomson Microelectronics | Decodeur mpeg a capacite memoire reduite |
| JPH10509576A (ja) * | 1995-09-20 | 1998-09-14 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 符号化ディジタル・ビデオ信号復号方法および装置 |
| JP3330797B2 (ja) * | 1995-10-02 | 2002-09-30 | 富士通株式会社 | 動画像データ格納方式および動画像データ復号方式 |
| US5701158A (en) * | 1996-03-04 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Digital image decoding apparatus |
| JP2848326B2 (ja) * | 1996-03-28 | 1999-01-20 | 日本電気株式会社 | Ｍｐｅｇ符号化画像復号装置 |
| FR2780186B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de decodage d'une image, comprimee notamment selon les normes mpeg, en particulier une image bidirectionnelle |
-
1998
- 1998-06-23 FR FR9807934A patent/FR2780186B1/fr not_active Expired - Fee Related
-
1999
- 1999-06-02 US US09/324,873 patent/US6275535B1/en not_active Expired - Lifetime
- 1999-06-07 JP JP15917799A patent/JP4879381B2/ja not_active Expired - Fee Related
- 1999-06-14 EP EP99401459A patent/EP0969672A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2780186A1 (fr) | 1999-12-24 |
| EP0969672A1 (fr) | 2000-01-05 |
| US6275535B1 (en) | 2001-08-14 |
| JP2000032473A (ja) | 2000-01-28 |
| FR2780186B1 (fr) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW245871B (en) | Method and apparatus for efficient addressing of dram in a video decompression processor | |
| JP3302939B2 (ja) | 独立に圧縮された偶数および奇数フィールド・データ用のビデオ信号圧縮解除装置 | |
| US20030121044A1 (en) | System and method for enhancing performance of personal video recording (PVR) functions on hits digital video streams | |
| US20030133506A1 (en) | Image processor controlling b-picture memory | |
| JPH0759084A (ja) | 画像処理システム | |
| JPH10509569A (ja) | ３：２のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
| EP0729276B1 (en) | Memory control system and video decoder using the same | |
| JP4879381B2 (ja) | 画像復号化方法および画像復号化装置 | |
| JP2824425B2 (ja) | 複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置 | |
| JP4702967B2 (ja) | 画像復号化方法および画像処理装置 | |
| JP4526145B2 (ja) | Ｍｐｅｇビデオ復号器およびｍｐｅｇビデオ復号方法 | |
| US6490058B1 (en) | Image decoding and display device | |
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US6181746B1 (en) | Image data decoding method and apparatus using memory for storing decoded data | |
| US8443413B2 (en) | Low-latency multichannel video port aggregator | |
| KR100767611B1 (ko) | 영상 처리 장치 및 방법 및 매체 | |
| US7421026B2 (en) | Multiplexing video decoding apparatus and method | |
| US6104752A (en) | Apparatus and method of decoding high efficiency coded picture data with picture size resizing | |
| KR19980018884A (ko) | 화상처리장치 (Image Processor) | |
| JP3258300B2 (ja) | Ｄｍａ転送装置および画像復号装置 | |
| JP2863096B2 (ja) | 並列処理による画像復号装置 | |
| JP3356677B2 (ja) | 非同期に実行すべきタスクが多数あっても、非同期イベントタスクを効率良く実行することができるプロセッサ | |
| JP2000041246A (ja) | 入力画像の処理方法 | |
| JP2000348168A (ja) | 画像処理装置および方法、並びに媒体 | |
| JP3307822B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100330 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100402 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100422 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |