JP2824425B2 - 複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置 - Google Patents
複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置Info
- Publication number
- JP2824425B2 JP2824425B2 JP31246396A JP31246396A JP2824425B2 JP 2824425 B2 JP2824425 B2 JP 2824425B2 JP 31246396 A JP31246396 A JP 31246396A JP 31246396 A JP31246396 A JP 31246396A JP 2824425 B2 JP2824425 B2 JP 2824425B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoding
- unit
- block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Description
【０００１】
【発明の属する技術分野】本発明はビデオビットストリ
ームを復号化する装置に係り、特にＭＰＥＧ標準による
マクロブロックを複数経路を介して復号化することによ
りＨＤＴＶシステムのように高速処理を求めるシステム
においてビデオビットストリームの復号化を実時間処理
できるＭＰＥＧビデオビットストリームを復号化する装
置に関する。
ームを復号化する装置に係り、特にＭＰＥＧ標準による
マクロブロックを複数経路を介して復号化することによ
りＨＤＴＶシステムのように高速処理を求めるシステム
においてビデオビットストリームの復号化を実時間処理
できるＭＰＥＧビデオビットストリームを復号化する装
置に関する。
【０００２】
【従来の技術】ＨＤＴＶのように高速処理動作を求める
システムにおいて、入力ビットストリームを復号化する
ためのシステムクロックは画像サイズとヘッダ情報など
に鑑みて少なくとも１００ＭＨｚが求められる。そし
て、復号化器の全体構成要素間のインタフェースに鑑み
れば１１０〜１２０ＭＨｚのシステムクロックが必要で
ある。
システムにおいて、入力ビットストリームを復号化する
ためのシステムクロックは画像サイズとヘッダ情報など
に鑑みて少なくとも１００ＭＨｚが求められる。そし
て、復号化器の全体構成要素間のインタフェースに鑑み
れば１１０〜１２０ＭＨｚのシステムクロックが必要で
ある。
【０００３】しかし、今まで開発された素子で復号化器
をハードウェアにて具現する場合、安定した復号化を期
待し難く、所望の速力で復号化動作を行い難い。
をハードウェアにて具現する場合、安定した復号化を期
待し難く、所望の速力で復号化動作を行い難い。
【０００４】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的は各マ
クロブロックを構成するブロックを他の復号化経路を介
して復号化することにより、ＭＰＥＧ標準によるビデオ
ビットストリームを実時間処理できるのみならず、実時
間処理によるシステムクロックの負担を軽減できる複数
経路を介してＭＰＥＧビデオビットストリームを復号化
する装置を提供することである。
点を解決するために案出されたもので、その目的は各マ
クロブロックを構成するブロックを他の復号化経路を介
して復号化することにより、ＭＰＥＧ標準によるビデオ
ビットストリームを実時間処理できるのみならず、実時
間処理によるシステムクロックの負担を軽減できる複数
経路を介してＭＰＥＧビデオビットストリームを復号化
する装置を提供することである。
【０００５】
【課題を解決するための手段】前述した目的を達成する
ために本発明によるＭＰＥＧ標準によるビデオビットス
トリームを復号化する装置は、ビデオビットストリーム
を可変長復号化し、ヘッダデータ及び可変長復号化によ
り得られたシンボルを出力する可変長復号化手段と、前
記可変長復号化手段の出力を受信し、シンボルをブロッ
ク単位に二つの出力端を介して交代に出力するデータ分
配部と、前記データ分配部の二つの出力端にそれぞれ連
なり、各ブロックが符号化したか否かを示す符号化表示
信号に応じて入力シンボルを復元する第１復元手段及び
第２復元手段と、前記可変長復号化手段からヘッダデー
タを受信し、受信されたヘッダデータを解釈して前記符
号化表示信号を出力するヘッダ解釈部と、前記第１復元
手段及び第２復元手段により復元されたデータのブロッ
クをマクロブロックより再構成するマクロブロック形成
手段とを含む。
ために本発明によるＭＰＥＧ標準によるビデオビットス
トリームを復号化する装置は、ビデオビットストリーム
を可変長復号化し、ヘッダデータ及び可変長復号化によ
り得られたシンボルを出力する可変長復号化手段と、前
記可変長復号化手段の出力を受信し、シンボルをブロッ
ク単位に二つの出力端を介して交代に出力するデータ分
配部と、前記データ分配部の二つの出力端にそれぞれ連
なり、各ブロックが符号化したか否かを示す符号化表示
信号に応じて入力シンボルを復元する第１復元手段及び
第２復元手段と、前記可変長復号化手段からヘッダデー
タを受信し、受信されたヘッダデータを解釈して前記符
号化表示信号を出力するヘッダ解釈部と、前記第１復元
手段及び第２復元手段により復元されたデータのブロッ
クをマクロブロックより再構成するマクロブロック形成
手段とを含む。
【０００６】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施例を詳述する。本発明の一実施例によ
る図１を参照すれば、ＶＢＶ（Video Buffering Verifi
er) バッファ１１０はＭＰＥＧ２標準によるビデオビッ
トストリームを受信する。このＶＢＶバッファ１１０は
ＭＰＥＧ２標準によるもので、当業者にとって公知であ
り、その具体的な説明は省く。
明の望ましい実施例を詳述する。本発明の一実施例によ
る図１を参照すれば、ＶＢＶ（Video Buffering Verifi
er) バッファ１１０はＭＰＥＧ２標準によるビデオビッ
トストリームを受信する。このＶＢＶバッファ１１０は
ＭＰＥＧ２標準によるもので、当業者にとって公知であ
り、その具体的な説明は省く。
【０００７】可変長復号化部１２０はＶＢＶバッファ１
１０から出力されるビデオビットストリームについて可
変長復号化を行う。可変長復号化部１２０は可変長復号
化により得られるシンボルをデータ分配部１３０に供給
し、入力ビデオビットストリームから得られたヘッダデ
ータをヘッダ解釈部１７０に出力する。可変長復号化部
１２０もビデオビットストリームから得られたヘッダデ
ータの一部をデータ分配部１３０に供給する。データ分
配部１３０は印加されたヘッダデータに基づき可変長復
号化部１２０からのシンボルをブロック単位に第１復元
経路及び第２復元経路を構成する第１復元部１４０及び
第２復元部１５０に分配する。ヘッダ解釈部１７０は可
変長復号化部１２０から供給されるヘッダデータを解釈
して図１の装置のデータ復元に必要な各種の媒介変数を
出力する。第１及び第２復元部１４０，１５０はデータ
分配部１３０から供給されるシンボルをヘッダ解釈部１
７０から出力される媒介変数により復元し、復元された
データはマクロブロック形成部１６０に出力する。マク
ロブロック形成部１６０は受信されたデータのブロック
をマクロブロックで再構成する。
１０から出力されるビデオビットストリームについて可
変長復号化を行う。可変長復号化部１２０は可変長復号
化により得られるシンボルをデータ分配部１３０に供給
し、入力ビデオビットストリームから得られたヘッダデ
ータをヘッダ解釈部１７０に出力する。可変長復号化部
１２０もビデオビットストリームから得られたヘッダデ
ータの一部をデータ分配部１３０に供給する。データ分
配部１３０は印加されたヘッダデータに基づき可変長復
号化部１２０からのシンボルをブロック単位に第１復元
経路及び第２復元経路を構成する第１復元部１４０及び
第２復元部１５０に分配する。ヘッダ解釈部１７０は可
変長復号化部１２０から供給されるヘッダデータを解釈
して図１の装置のデータ復元に必要な各種の媒介変数を
出力する。第１及び第２復元部１４０，１５０はデータ
分配部１３０から供給されるシンボルをヘッダ解釈部１
７０から出力される媒介変数により復元し、復元された
データはマクロブロック形成部１６０に出力する。マク
ロブロック形成部１６０は受信されたデータのブロック
をマクロブロックで再構成する。
【０００８】図１で示したが説明しなかった信号線及び
構成要素に加えて、図１の装置の詳細構成及び動作を図
２乃至図７に基づき更に詳細に説明する。図２は図１の
データ分配部１３０の詳細構成を示す。データ分配部１
３０は可変長復号化部１２０から供給されるシンボル及
びヘッダデータを受信する逆多重化器１３１を備える。
逆多重化器１３１は可変長復号化部１２０から出力され
る符号化されたブロックパターン（ＣＢＰ：coded bloc
k pattern)信号、ブロック端（ＥＯＢ：end of block)
信号、シンボル及び書き込み制御信号Ｗ ＣＴＬを受信
する。ＣＢＰ信号及びＥＯＢ信号はＭＰＥＧ標準による
もので、図１の装置に受信されるビデオビットストリー
ムに入っているヘッダデータである。ＣＢＰ信号は符号
化されたインタ（inter)マクロブロックに限って伝送さ
れるヘッダデータであって、各インタマクロブロックで
符号化されたブロックがどれかを指示する。そして、書
き込み制御信号Ｗ ＣＴＬは可変長復号化部１２０によ
り発生されるもので、出力データに対する書き込み時点
を知らせる信号である。逆多重化器１３１は入力シンボ
ルより構成されたブロックを分離するためにＣＢＰ信
号、ＥＯＢ信号及び書き込み制御信号を用いる。
構成要素に加えて、図１の装置の詳細構成及び動作を図
２乃至図７に基づき更に詳細に説明する。図２は図１の
データ分配部１３０の詳細構成を示す。データ分配部１
３０は可変長復号化部１２０から供給されるシンボル及
びヘッダデータを受信する逆多重化器１３１を備える。
逆多重化器１３１は可変長復号化部１２０から出力され
る符号化されたブロックパターン（ＣＢＰ：coded bloc
k pattern)信号、ブロック端（ＥＯＢ：end of block)
信号、シンボル及び書き込み制御信号Ｗ ＣＴＬを受信
する。ＣＢＰ信号及びＥＯＢ信号はＭＰＥＧ標準による
もので、図１の装置に受信されるビデオビットストリー
ムに入っているヘッダデータである。ＣＢＰ信号は符号
化されたインタ（inter)マクロブロックに限って伝送さ
れるヘッダデータであって、各インタマクロブロックで
符号化されたブロックがどれかを指示する。そして、書
き込み制御信号Ｗ ＣＴＬは可変長復号化部１２０によ
り発生されるもので、出力データに対する書き込み時点
を知らせる信号である。逆多重化器１３１は入力シンボ
ルより構成されたブロックを分離するためにＣＢＰ信
号、ＥＯＢ信号及び書き込み制御信号を用いる。
【０００９】さらに詳しくは、逆多重化器１３１はＣＢ
Ｐ信号及びＥＯＢ信号に応じて符号化されたシンボルの
ブロックを区分し、特に図３に示したマクロブロックの
構造に基づき第１及び第２ＦＩＦＯメモリ１３２，１３
３に分配する。図３は画像の４：２：０フォーマットに
関連してマクロブロックの構造を示す。このマクロブロ
ックは六つのブロックより構成され、一つのマクロブロ
ックに対する符号化はＹ１，Ｙ２，Ｙ３，Ｙ４，Ｃｕ，
Ｃｖの順になされる。ここで、Ｙ１〜Ｙ４は輝度ブロッ
クを示し、Ｃｕ及びＣｖは色差（chrominance)ブロック
を示す。従って、逆多重化器１３１は図３のブロックＹ
１，Ｙ３，Ｃｕを第１ＦＩＦＯメモリ１３２に供給し、
ブロックＹ２，Ｙ４，Ｃｖを第２ＦＩＦＯメモリ１３３
に供給する。逆多重化器１３１は第１ＦＩＦＯメモリ１
３２にデータを供給する場合、書き込み制御信号に応じ
て第１書き込みイネーブル信号Ｗ ＥＮＡＢＬＥ１を発
生し、第２ＦＩＦＯメモリ１３３にデータを供給する場
合、書き込み制御信号に応じて第２書き込みイネーブル
信号Ｗ ＥＮＡＢＬＥ２を発生する。逆多重化器１３１
もインタマクロブロックで符号化されないブロックによ
りシンボルの誤分配を防ぐために前述した符号化された
ブロックパターンＣＢＰを用いる。
Ｐ信号及びＥＯＢ信号に応じて符号化されたシンボルの
ブロックを区分し、特に図３に示したマクロブロックの
構造に基づき第１及び第２ＦＩＦＯメモリ１３２，１３
３に分配する。図３は画像の４：２：０フォーマットに
関連してマクロブロックの構造を示す。このマクロブロ
ックは六つのブロックより構成され、一つのマクロブロ
ックに対する符号化はＹ１，Ｙ２，Ｙ３，Ｙ４，Ｃｕ，
Ｃｖの順になされる。ここで、Ｙ１〜Ｙ４は輝度ブロッ
クを示し、Ｃｕ及びＣｖは色差（chrominance)ブロック
を示す。従って、逆多重化器１３１は図３のブロックＹ
１，Ｙ３，Ｃｕを第１ＦＩＦＯメモリ１３２に供給し、
ブロックＹ２，Ｙ４，Ｃｖを第２ＦＩＦＯメモリ１３３
に供給する。逆多重化器１３１は第１ＦＩＦＯメモリ１
３２にデータを供給する場合、書き込み制御信号に応じ
て第１書き込みイネーブル信号Ｗ ＥＮＡＢＬＥ１を発
生し、第２ＦＩＦＯメモリ１３３にデータを供給する場
合、書き込み制御信号に応じて第２書き込みイネーブル
信号Ｗ ＥＮＡＢＬＥ２を発生する。逆多重化器１３１
もインタマクロブロックで符号化されないブロックによ
りシンボルの誤分配を防ぐために前述した符号化された
ブロックパターンＣＢＰを用いる。
【００１０】第１ＦＩＦＯメモリ１３２は逆多重化器１
３１から第１書き込みイネーブル信号Ｗ ＥＮＡＢＬＥ
１と共に印加されるシンボルを貯蔵し、第２ＦＩＦＯメ
モリ１３３は逆多重化器１３１から第２書き込みイネー
ブルＷ ＥＮＡＢＬＥ２と共に印加されるシンボルを貯
蔵する。第１及び第２ＦＩＦＯメモリ１３２，１３３は
それぞれ貯蔵されたデータが一定量を越えるとそれぞれ
そのデータ充満度を示す充満度信号ＦＩＦＯ ＦＵＬＬ
１またはＦＩＦＯ ＦＵＬＬ２をＯＲゲート１３４に出
力する。
３１から第１書き込みイネーブル信号Ｗ ＥＮＡＢＬＥ
１と共に印加されるシンボルを貯蔵し、第２ＦＩＦＯメ
モリ１３３は逆多重化器１３１から第２書き込みイネー
ブルＷ ＥＮＡＢＬＥ２と共に印加されるシンボルを貯
蔵する。第１及び第２ＦＩＦＯメモリ１３２，１３３は
それぞれ貯蔵されたデータが一定量を越えるとそれぞれ
そのデータ充満度を示す充満度信号ＦＩＦＯ ＦＵＬＬ
１またはＦＩＦＯ ＦＵＬＬ２をＯＲゲート１３４に出
力する。
【００１１】ＯＲゲート１３４は第１及び第２充満度信
号ＦＩＦＯ ＦＵＬＬ１及びＦＩＦＯ ＦＵＬＬ２を論
理和し、その結果得られた充満度信号ＦＩＦＯ ＦＵＬ
Ｌは可変長復号化部１２０に供給される。可変長復号化
部１２０は充満度信号ＦＩＦＯ ＦＵＬＬに基づき第１
ＦＩＦＯメモリ１３２及び第２ＦＩＦＯメモリ１３３の
データ充満度を判断し、それにより逆多重化器１２０に
供給されるデータ量を調節する。すなわち、可変長復号
化部１２０は充満度信号ＦＩＦＯ ＦＵＬＬが第１また
は第２ＦＩＦＯメモリ１３２，１３３にデータが一定量
以上充満することを示せば、データ分配部１３０へのデ
ータ出力を中止する。そして、充満度ＦＩＦＯ ＦＵＬ
Ｌが データが充満されていないことを示せばデ
ータ供給を行う。
号ＦＩＦＯ ＦＵＬＬ１及びＦＩＦＯ ＦＵＬＬ２を論
理和し、その結果得られた充満度信号ＦＩＦＯ ＦＵＬ
Ｌは可変長復号化部１２０に供給される。可変長復号化
部１２０は充満度信号ＦＩＦＯ ＦＵＬＬに基づき第１
ＦＩＦＯメモリ１３２及び第２ＦＩＦＯメモリ１３３の
データ充満度を判断し、それにより逆多重化器１２０に
供給されるデータ量を調節する。すなわち、可変長復号
化部１２０は充満度信号ＦＩＦＯ ＦＵＬＬが第１また
は第２ＦＩＦＯメモリ１３２，１３３にデータが一定量
以上充満することを示せば、データ分配部１３０へのデ
ータ出力を中止する。そして、充満度ＦＩＦＯ ＦＵＬ
Ｌが データが充満されていないことを示せばデ
ータ供給を行う。
【００１２】一方、第１ＦＩＦＯメモリ１３２は後述す
る第１ランレベル復号化部１４１から第１読み出しイネ
ーブル信号Ｒ ＥＮＡＢＬＥ１が印加されれば、貯蔵し
ていたデータを第１復元部１４０に出力する。第２ＦＩ
ＦＯメモリ１３３は第２ランレベル復号化部１５１から
第２読み出しイネーブル信号Ｒ ＥＮＡＢＬＥ２が印加
されれば貯蔵していたデータを第２復元部１５０に出力
する。
る第１ランレベル復号化部１４１から第１読み出しイネ
ーブル信号Ｒ ＥＮＡＢＬＥ１が印加されれば、貯蔵し
ていたデータを第１復元部１４０に出力する。第２ＦＩ
ＦＯメモリ１３３は第２ランレベル復号化部１５１から
第２読み出しイネーブル信号Ｒ ＥＮＡＢＬＥ２が印加
されれば貯蔵していたデータを第２復元部１５０に出力
する。
【００１３】図４にその詳細構成が示されたヘッダ解釈
部１７０はヘッダＦＩＦＯメモリ１７１及びヘッダ復号
部１７２を含む。ヘッダＦＩＦＯメモリ１７１は可変長
復号化部１２０から書き込み制御信号Ｗ ＣＴＬと共に
伝達されるヘッダデータを貯蔵し、ヘッダ復号化部１７
２からの読み出しイネーブルＲ ＥＮＡＢＬＥに応じて
貯蔵していたデータを出力する。ヘッダ復号部１７１は
ヘッダＦＩＦＯメモリ１７１から出力されるデータを復
号化し、符号化表示信号及び走査方式選択信号ＡＬＴ
ＳＣＡＮを含めた多数の媒介変数を発生する。ここで、
符号化表示信号ＰＡＴ ＣＯＤＥはシンボルをブロック
単位に復号化するに必要なもので、各マクロブロック内
のブロックのそれぞれに対して復号化したか否かを示
す。そして、スキャン方式選択信号ＡＬＴ ＳＣＡＮは
各ブロックに対するジグザグスキャンまたは交互（alte
rnate)スキャンを指定するための信号である。
部１７０はヘッダＦＩＦＯメモリ１７１及びヘッダ復号
部１７２を含む。ヘッダＦＩＦＯメモリ１７１は可変長
復号化部１２０から書き込み制御信号Ｗ ＣＴＬと共に
伝達されるヘッダデータを貯蔵し、ヘッダ復号化部１７
２からの読み出しイネーブルＲ ＥＮＡＢＬＥに応じて
貯蔵していたデータを出力する。ヘッダ復号部１７１は
ヘッダＦＩＦＯメモリ１７１から出力されるデータを復
号化し、符号化表示信号及び走査方式選択信号ＡＬＴ
ＳＣＡＮを含めた多数の媒介変数を発生する。ここで、
符号化表示信号ＰＡＴ ＣＯＤＥはシンボルをブロック
単位に復号化するに必要なもので、各マクロブロック内
のブロックのそれぞれに対して復号化したか否かを示
す。そして、スキャン方式選択信号ＡＬＴ ＳＣＡＮは
各ブロックに対するジグザグスキャンまたは交互（alte
rnate)スキャンを指定するための信号である。
【００１４】ヘッダ復号部１７１は図７に示したマクロ
ブロック復号化開始信号ＭＢ ＳＴＡＲＴの発生時点に
読み出しイネーブル信号Ｒ ＥＮＡＢＬＥをを発生し、
該当マクロブロックＭＢ（ｍ＋１）のヘッダデータを読
み出し始め、そのヘッダデータを全部読み終わるとイネ
ーブル信号Ｒ ＥＮＡＢＬＥの発生を中止する。ヘッダ
復号部１７２は次のマクロブロック復号化開始信号ＭＢ
ＳＴＡＲＴが発生される時点で再び読み出しイネーブ
ル信号Ｒ ＥＮＡＢＬＥを発生してそのマクロブロック
ＭＢ（ｍ＋２）のヘッダデータを読み出す。ヘッダ復号
部１７２はヘッダＦＩＦＯメモリ１７１から読み出され
たヘッダデータを復号化する。ヘッダ復号部１７２は特
に第１及び第２復元部１４０，１５０により復元される
マクロブロックのデータよりは少なくとも一つ先立った
マクロブロックのヘッダデータを復号化する。ヘッダ復
号部１７２は後述する第１ランレベル復号化部１４１か
らマクロブロック復号化開始信号ＭＢ ＳＴＡＲＴが印
加される度に復号化により得られた符号化表示信号ＰＡ
Ｔ ＣＯＤＥを第１及び第２復元部１４０，１５０に供
給する。従って、第１及び第２復元部１４０，１５０に
より復元されるマクロブロックはマクロブロック復号化
開始信号ＭＢ ＳＴＡＲＴに応ずるマクロブロックの直
前のマクロブロックとなる。
ブロック復号化開始信号ＭＢ ＳＴＡＲＴの発生時点に
読み出しイネーブル信号Ｒ ＥＮＡＢＬＥをを発生し、
該当マクロブロックＭＢ（ｍ＋１）のヘッダデータを読
み出し始め、そのヘッダデータを全部読み終わるとイネ
ーブル信号Ｒ ＥＮＡＢＬＥの発生を中止する。ヘッダ
復号部１７２は次のマクロブロック復号化開始信号ＭＢ
ＳＴＡＲＴが発生される時点で再び読み出しイネーブ
ル信号Ｒ ＥＮＡＢＬＥを発生してそのマクロブロック
ＭＢ（ｍ＋２）のヘッダデータを読み出す。ヘッダ復号
部１７２はヘッダＦＩＦＯメモリ１７１から読み出され
たヘッダデータを復号化する。ヘッダ復号部１７２は特
に第１及び第２復元部１４０，１５０により復元される
マクロブロックのデータよりは少なくとも一つ先立った
マクロブロックのヘッダデータを復号化する。ヘッダ復
号部１７２は後述する第１ランレベル復号化部１４１か
らマクロブロック復号化開始信号ＭＢ ＳＴＡＲＴが印
加される度に復号化により得られた符号化表示信号ＰＡ
Ｔ ＣＯＤＥを第１及び第２復元部１４０，１５０に供
給する。従って、第１及び第２復元部１４０，１５０に
より復元されるマクロブロックはマクロブロック復号化
開始信号ＭＢ ＳＴＡＲＴに応ずるマクロブロックの直
前のマクロブロックとなる。
【００１５】図５は図１に示した第１ランレベル復号化
部１４１及び第２ランレベル復号化部１５１をさらに詳
細に示す。第１及び第２ランレベル復号化部１４１，１
５１はヘッダ解釈部１７２からの符号化表示信号ＰＡＴ
ＣＯＤＥが符号化されたブロックであることを示せ
ば、そのブロックに対するランレベル復号化を行う。符
号化表示信号ＰＡＴ ＣＯＤＥはブロックの属したマク
ロブロックがイントラマクロブロック、インターマクロ
ブロック、スキップされたマクロブロック及び符号化さ
れないマクロブロックのうちどれかを示す情報であっ
て、各マクロブロックに属したブロックが符号化された
か否かがわかる。この符号化表示信号ＰＡＴ ＣＯＤＥは
符号化されたブロックについてはビット値を“１”に
し、符号化されていないブロックについてはビット値を
“０”にする。この符号化表示信号ＰＡＴ ＣＯＤＥは
ヘッダ復号部１７２からＮ本のバスラインを介して受信
され、マクロブロックのデータフォーマットによりバス
幅は相違する。例えば、４：２：０フォーマットでは６
ビット、４：２：２フォーマットでは８ビット、４：
４：４フォーマットでは１２ビットとなる。従って、第
１ランレベル復号化部１４１と第２ランレベル復号化部
１５１はそれぞれ３本のバスラインを介して符号化表示
信号ＡＲＴ ＣＯＤＥ１、ＰＡＴ ＣＯＤＥ２を受信す
る。
部１４１及び第２ランレベル復号化部１５１をさらに詳
細に示す。第１及び第２ランレベル復号化部１４１，１
５１はヘッダ解釈部１７２からの符号化表示信号ＰＡＴ
ＣＯＤＥが符号化されたブロックであることを示せ
ば、そのブロックに対するランレベル復号化を行う。符
号化表示信号ＰＡＴ ＣＯＤＥはブロックの属したマク
ロブロックがイントラマクロブロック、インターマクロ
ブロック、スキップされたマクロブロック及び符号化さ
れないマクロブロックのうちどれかを示す情報であっ
て、各マクロブロックに属したブロックが符号化された
か否かがわかる。この符号化表示信号ＰＡＴ ＣＯＤＥは
符号化されたブロックについてはビット値を“１”に
し、符号化されていないブロックについてはビット値を
“０”にする。この符号化表示信号ＰＡＴ ＣＯＤＥは
ヘッダ復号部１７２からＮ本のバスラインを介して受信
され、マクロブロックのデータフォーマットによりバス
幅は相違する。例えば、４：２：０フォーマットでは６
ビット、４：２：２フォーマットでは８ビット、４：
４：４フォーマットでは１２ビットとなる。従って、第
１ランレベル復号化部１４１と第２ランレベル復号化部
１５１はそれぞれ３本のバスラインを介して符号化表示
信号ＡＲＴ ＣＯＤＥ１、ＰＡＴ ＣＯＤＥ２を受信す
る。
【００１６】第１ランレベル復号化部１４１と第２ラン
レベル復号化部１５１は第１ＦＩＦＯメモリ１３２と第
２ＦＩＦＯメモリ１３３から受信されたデータに基づき
自体的にブロック開始信号を発生し、ブロック開始信号
に基づき各ブロックに対するランレベル復号化を開始す
る。第１ランレベル復号化部１４１と第２ランレベル復
号化部１５１は基本的に図７に示したブロック開始信号
発生時点から各ブロックのシンボルのランレベル復号化
を開始する。しかし、実際に各ブロックに対する復号化
開始時点は第１ＦＩＦＯメモリ１３２または第２ＦＩＦ
Ｏメモリ１３３のデータ貯蔵程度により可変的である。
一例として、第２ＦＩＦＯメモリ１３３が空いている場
合、第２ランレベル復号化部１５１はブロック開始信号
に合わせてランレベル復号化を開始せず第２ＦＩＦＯメ
モリ１３３に１ブロックのシンボルが充満されるまで待
った後ランレベル復号化を開始する。従って、第１及び
第２ランレベル復号化部１４１，１５１がランレベル復
号化を完了する時点は相違する。このため、第１ランレ
ベル復号化部１４１及び第２ランレベル復号化部１５１
は入力されたシンボルのブロックに対するランレベル復
号化が完了されれば、これを知らせるブロック復号化端
信号ＢＬＯＣＫ ＥＮＤ１、ＢＬＯＣＫ ＥＮＤ２をそ
れぞれ発生し、発生されたブロック復号化端信号をやり
取る。第１及び第２ランレベル復号化部１４１，１５１
がブロック開始信号の発生時点を互いに一致させること
により、図７からわかるように、スキャン変換部出力に
関連した有効データ区間が互いに一致される。相異なる
ランレベル復号化完了時点の例は図７においてランレベ
ル復号化に関連したブロック復号化端信号ＢＬＯＣＫ Ｅ
ＮＤ１、ＢＬＯＣＫ ＥＮＤ２の発生時点が相異なるこ
とを示した。第１ランレベル復号化部１４１及び第２ラ
ンレベル復号化部１５１は自体が発生したブロック復号
化端信号と相手から受信したブロック復号化端信号とを
比較して相対的に後の時点のブロック復号化端信号に基
づき次のブロックのためのブロック開始信号を発生す
る。第１ランレベル復号化部１４１は各マクロブロック
に対する最終ブロック開始信号の発生時点に基づきヘッ
ダ解釈部１７０に供給されるマクロブロック復号化開始
信号ＭＢ ＳＴＡＲＴを発生する。
レベル復号化部１５１は第１ＦＩＦＯメモリ１３２と第
２ＦＩＦＯメモリ１３３から受信されたデータに基づき
自体的にブロック開始信号を発生し、ブロック開始信号
に基づき各ブロックに対するランレベル復号化を開始す
る。第１ランレベル復号化部１４１と第２ランレベル復
号化部１５１は基本的に図７に示したブロック開始信号
発生時点から各ブロックのシンボルのランレベル復号化
を開始する。しかし、実際に各ブロックに対する復号化
開始時点は第１ＦＩＦＯメモリ１３２または第２ＦＩＦ
Ｏメモリ１３３のデータ貯蔵程度により可変的である。
一例として、第２ＦＩＦＯメモリ１３３が空いている場
合、第２ランレベル復号化部１５１はブロック開始信号
に合わせてランレベル復号化を開始せず第２ＦＩＦＯメ
モリ１３３に１ブロックのシンボルが充満されるまで待
った後ランレベル復号化を開始する。従って、第１及び
第２ランレベル復号化部１４１，１５１がランレベル復
号化を完了する時点は相違する。このため、第１ランレ
ベル復号化部１４１及び第２ランレベル復号化部１５１
は入力されたシンボルのブロックに対するランレベル復
号化が完了されれば、これを知らせるブロック復号化端
信号ＢＬＯＣＫ ＥＮＤ１、ＢＬＯＣＫ ＥＮＤ２をそ
れぞれ発生し、発生されたブロック復号化端信号をやり
取る。第１及び第２ランレベル復号化部１４１，１５１
がブロック開始信号の発生時点を互いに一致させること
により、図７からわかるように、スキャン変換部出力に
関連した有効データ区間が互いに一致される。相異なる
ランレベル復号化完了時点の例は図７においてランレベ
ル復号化に関連したブロック復号化端信号ＢＬＯＣＫ Ｅ
ＮＤ１、ＢＬＯＣＫ ＥＮＤ２の発生時点が相異なるこ
とを示した。第１ランレベル復号化部１４１及び第２ラ
ンレベル復号化部１５１は自体が発生したブロック復号
化端信号と相手から受信したブロック復号化端信号とを
比較して相対的に後の時点のブロック復号化端信号に基
づき次のブロックのためのブロック開始信号を発生す
る。第１ランレベル復号化部１４１は各マクロブロック
に対する最終ブロック開始信号の発生時点に基づきヘッ
ダ解釈部１７０に供給されるマクロブロック復号化開始
信号ＭＢ ＳＴＡＲＴを発生する。
【００１７】一方、ランレベル復号化に関連して第１ラ
ンレベル復号化部１４１の動作を説明すれば次の通りで
ある。第１ランレベル復号化部１４１はランレベル復号
化によるデータが出力される区間の間ハイレベル状態の
第１データ有効信号ＶＡＬＩＤ ＤＡＴＡ１を発生し、
各シンボルのランデータをダウンカウントする。第１ラ
ンレベル復号化部１４１はダウンカウントが行われる間
カウントされた直ＣＯＥＦ ＣＮＴ１を出力し、ダウン
カウントが完了されたランデータに応ずるレベルデータ
を第１スキャン変換部１４２に出力する。第１ランレベ
ル復号化部１４１も各ランデータに対するダウンカウン
トが完了される度に第１読み出しイネーブル信号Ｒ Ｅ
ＮＡＢＬＥ１を発生し、これに応ずる第１ＦＩＦＯメモ
リ１３２は次のシンボルのデータを第１ランレベル復号
化部１４１に供給する。ランレベル復号化に関連したこ
の動作は第２ランレベル復号化部１５１でも同様に行わ
れ、それにより生ずる第２データ有効信号ＶＡＬＩＤ
ＤＡＴＡ２、カウントされた値ＣＯＥＦ ＣＮＴ１及び
レベルデータを第２スキャン変換部１５２に出力する。
第２読み出しイネーブル信号Ｒ ＥＮＡＢＬＥ２は第２
ＦＩＦＯメモリ１３３に伝達される。
ンレベル復号化部１４１の動作を説明すれば次の通りで
ある。第１ランレベル復号化部１４１はランレベル復号
化によるデータが出力される区間の間ハイレベル状態の
第１データ有効信号ＶＡＬＩＤ ＤＡＴＡ１を発生し、
各シンボルのランデータをダウンカウントする。第１ラ
ンレベル復号化部１４１はダウンカウントが行われる間
カウントされた直ＣＯＥＦ ＣＮＴ１を出力し、ダウン
カウントが完了されたランデータに応ずるレベルデータ
を第１スキャン変換部１４２に出力する。第１ランレベ
ル復号化部１４１も各ランデータに対するダウンカウン
トが完了される度に第１読み出しイネーブル信号Ｒ Ｅ
ＮＡＢＬＥ１を発生し、これに応ずる第１ＦＩＦＯメモ
リ１３２は次のシンボルのデータを第１ランレベル復号
化部１４１に供給する。ランレベル復号化に関連したこ
の動作は第２ランレベル復号化部１５１でも同様に行わ
れ、それにより生ずる第２データ有効信号ＶＡＬＩＤ
ＤＡＴＡ２、カウントされた値ＣＯＥＦ ＣＮＴ１及び
レベルデータを第２スキャン変換部１５２に出力する。
第２読み出しイネーブル信号Ｒ ＥＮＡＢＬＥ２は第２
ＦＩＦＯメモリ１３３に伝達される。
【００１８】第１ランレベル復号化部１４１の出力を受
信する第１スキャン変換部１４２の詳細構成は図６に示
した。図６に示した構成は第１及び第２スキャン変換部
１４２，１５２が同様に有するもので、第１スキャン変
換部１４２に関連してその構成及び動作を詳述する。図
６において、交互スキャンアドレス発生部８１及びジグ
ザグスキャンアドレス発生部８２は図４のヘッダ復号部
１７２の走査方式選択信号ＡＬＴ ＳＣＡＮを受信し、
走査方式選択信号ＡＬＴ ＳＣＡＮの値により活性化さ
れる。第１データ有効信号ＶＡＬＩＤ ＤＡＴＡ１が交
互スキャンアドレス発生部８１、ジグザグスキャンアド
レス発生部８２及びイネーブル信号発生部８４に印加さ
れれば、交互スキャンアドレス発生部８１またはジグザ
グスキャンアドレス発生部８２は第１データ有効信号Ｖ
ＡＬＩＤ ＤＡＴＡ１が印加される間、スキャンアドレ
スを発生する。一例として、走査方式選択信号ＡＬＴ
ＳＣＡＮの値が“１”ならジグザグスキャンアドレス発
生部８２がスキャンアドレスを発生し、その値が“０”
なら交互スキャンアドレス発生部８１がスキャンアドレ
スを発生する。イネーブル信号発生部８４は書き込みイ
ネーブル信号Ｗ ＥＮＡＢＬＥを発生してメモリバンク
８６に供給する。ブロック開始信号はラスター（raste
r) スキャンアドレス発生部８３及び選択信号発生部８
７に印加される。選択信号発生部８７は受信されるブロ
ック開始信号に基づきメモリ交換信号ＣＨＡＮＧＥを発
生する。メモリバンク８６の第１メモリ８６ａまたは第
２メモリ８６ｂはメモリ交換信号ＣＨＡＮＧＥの値によ
りデータを貯蔵したり貯蔵されたデータを出力するもの
で、第１メモリ８６ａが入力データを貯蔵する場合、第
２メモリ８６ｂは貯蔵されたデータを出力する。そし
て、メモリ交換信号ＣＨＡＮＧＥの値が変わるとその逆
に動作する。この第１及び第２メモリ８６ａ，８６ｂは
それぞれランレベル復号化されたデータの１ブロックず
つ貯蔵できる容量を有するように設計される。
信する第１スキャン変換部１４２の詳細構成は図６に示
した。図６に示した構成は第１及び第２スキャン変換部
１４２，１５２が同様に有するもので、第１スキャン変
換部１４２に関連してその構成及び動作を詳述する。図
６において、交互スキャンアドレス発生部８１及びジグ
ザグスキャンアドレス発生部８２は図４のヘッダ復号部
１７２の走査方式選択信号ＡＬＴ ＳＣＡＮを受信し、
走査方式選択信号ＡＬＴ ＳＣＡＮの値により活性化さ
れる。第１データ有効信号ＶＡＬＩＤ ＤＡＴＡ１が交
互スキャンアドレス発生部８１、ジグザグスキャンアド
レス発生部８２及びイネーブル信号発生部８４に印加さ
れれば、交互スキャンアドレス発生部８１またはジグザ
グスキャンアドレス発生部８２は第１データ有効信号Ｖ
ＡＬＩＤ ＤＡＴＡ１が印加される間、スキャンアドレ
スを発生する。一例として、走査方式選択信号ＡＬＴ
ＳＣＡＮの値が“１”ならジグザグスキャンアドレス発
生部８２がスキャンアドレスを発生し、その値が“０”
なら交互スキャンアドレス発生部８１がスキャンアドレ
スを発生する。イネーブル信号発生部８４は書き込みイ
ネーブル信号Ｗ ＥＮＡＢＬＥを発生してメモリバンク
８６に供給する。ブロック開始信号はラスター（raste
r) スキャンアドレス発生部８３及び選択信号発生部８
７に印加される。選択信号発生部８７は受信されるブロ
ック開始信号に基づきメモリ交換信号ＣＨＡＮＧＥを発
生する。メモリバンク８６の第１メモリ８６ａまたは第
２メモリ８６ｂはメモリ交換信号ＣＨＡＮＧＥの値によ
りデータを貯蔵したり貯蔵されたデータを出力するもの
で、第１メモリ８６ａが入力データを貯蔵する場合、第
２メモリ８６ｂは貯蔵されたデータを出力する。そし
て、メモリ交換信号ＣＨＡＮＧＥの値が変わるとその逆
に動作する。この第１及び第２メモリ８６ａ，８６ｂは
それぞれランレベル復号化されたデータの１ブロックず
つ貯蔵できる容量を有するように設計される。
【００１９】交互スキャンアドレス発生部８１またはジ
グザグスキャンアドレス発生部８２は走査方式選択信号
ＡＬＴ ＳＣＡＮ及びカウントされた値ＣＯＥＦ ＣＮ
Ｔ１により１ブロックサイズ、すなわち８×８画素サイ
ズのためのメモリ書き込みアドレスを発生する。第１ま
たは第２メモリ８６ａまたは８６ｂは選択信号発生部８
７のメモリ交換信号により書き込み動作を行うように選
択され、アドレス発生部８１または８２から印加される
メモリ書き込みアドレスにより第１ランレベル復号化部
１４１から供給されるレベルデータを貯蔵する。結局、
第１または第２メモリ８６ａ，８６ｂはカウント値ＣＯ
ＥＦ ＣＮＴ１ほどの貯蔵位置に“０”を貯蔵し、その
次の貯蔵位置にレベルデータを貯蔵することになる。
グザグスキャンアドレス発生部８２は走査方式選択信号
ＡＬＴ ＳＣＡＮ及びカウントされた値ＣＯＥＦ ＣＮ
Ｔ１により１ブロックサイズ、すなわち８×８画素サイ
ズのためのメモリ書き込みアドレスを発生する。第１ま
たは第２メモリ８６ａまたは８６ｂは選択信号発生部８
７のメモリ交換信号により書き込み動作を行うように選
択され、アドレス発生部８１または８２から印加される
メモリ書き込みアドレスにより第１ランレベル復号化部
１４１から供給されるレベルデータを貯蔵する。結局、
第１または第２メモリ８６ａ，８６ｂはカウント値ＣＯ
ＥＦ ＣＮＴ１ほどの貯蔵位置に“０”を貯蔵し、その
次の貯蔵位置にレベルデータを貯蔵することになる。
【００２０】ラスタースキャンアドレス発生部８３はブ
ロック開始信号に応答して内部のカウンターを０から６
３まで増加させながら読み出しアドレスを発生し、カウ
ントされた値が６３となれば再び０からアップカウント
及び読み出しアドレス発生を繰り返す。読み出しアドレ
スを受信する第１または第２メモリ８６ａまたは８６ｂ
は貯蔵されたデータを第１逆量子化部１４３に出力す
る。
ロック開始信号に応答して内部のカウンターを０から６
３まで増加させながら読み出しアドレスを発生し、カウ
ントされた値が６３となれば再び０からアップカウント
及び読み出しアドレス発生を繰り返す。読み出しアドレ
スを受信する第１または第２メモリ８６ａまたは８６ｂ
は貯蔵されたデータを第１逆量子化部１４３に出力す
る。
【００２１】第１逆量子化部１４３及び第１ＩＤＣＴ部
１４４は第１スキャン変換部１４２の出力について順に
逆量子化及び逆離散余弦変換を行い、その結果のデータ
はマクロブロック形成部１６０に供給される。また、第
２逆量子化部１５３及び第２ＩＤＣＴ部１５４は第２ス
キャン変換部１５２の出力について順に逆量子化及び逆
離散余弦変換を行い、その結果のデータはマクロブロッ
ク形成部１６０に供給される。逆量子化部１４３，１５
３及びＩＤＣＴ部１４４，１５４の動作は当業者にとっ
て公知なので、その具体的な説明は省く。図１の端部に
位置したマクロブロック形成部１６０は第１及び第２Ｉ
ＤＣＴ部１４４，１５４から供給されるデータを符号化
される前のビデオマクロブロックで再構成する。
１４４は第１スキャン変換部１４２の出力について順に
逆量子化及び逆離散余弦変換を行い、その結果のデータ
はマクロブロック形成部１６０に供給される。また、第
２逆量子化部１５３及び第２ＩＤＣＴ部１５４は第２ス
キャン変換部１５２の出力について順に逆量子化及び逆
離散余弦変換を行い、その結果のデータはマクロブロッ
ク形成部１６０に供給される。逆量子化部１４３，１５
３及びＩＤＣＴ部１４４，１５４の動作は当業者にとっ
て公知なので、その具体的な説明は省く。図１の端部に
位置したマクロブロック形成部１６０は第１及び第２Ｉ
ＤＣＴ部１４４，１５４から供給されるデータを符号化
される前のビデオマクロブロックで再構成する。
【００２２】
【発明の効果】以上述べたように、本発明による複数経
路を介してＭＰＥＧビデオビットストリームを復号化す
る装置は、ＭＰＥＧ標準によるビデオビットストリーム
に入っているヘッダデータを用いて各マクロブロックを
構成するブロックを相異なる復号経路を介して復元して
からマクロブロックサイズで再構成する。
路を介してＭＰＥＧビデオビットストリームを復号化す
る装置は、ＭＰＥＧ標準によるビデオビットストリーム
に入っているヘッダデータを用いて各マクロブロックを
構成するブロックを相異なる復号経路を介して復元して
からマクロブロックサイズで再構成する。
【００２３】従って、高速処理を求めるＨＤＴＶのよう
なシステムにおいて実時間処理を可能にする。また、有
効データに基づき二つの経路に分岐されたデータ間にデ
ータ復元のための同期を合わせられハードウェアで具現
しやすい。
なシステムにおいて実時間処理を可能にする。また、有
効データに基づき二つの経路に分岐されたデータ間にデ
ータ復元のための同期を合わせられハードウェアで具現
しやすい。
【図１】本発明の望ましい一実施例による復号化装置を
示すブロック図である。
示すブロック図である。
【図２】図１のデータ分配部の詳細構成図である。
【図３】マクロブロックを説明するための図である。
【図４】図１のヘッダ解釈部の詳細構成図である。
【図５】図１のランベル復号化部の詳細構成図である。
【図６】図１のスキャン変換部の詳細構成図である。
【図７】図１の装置の動作説明に関連したタイミング図
である。
である。
１２０ 可変長復号化部 １３０ データ分配部 １４１，１５１ ランベル復号化部 １４２ スキャン変換部 １６０ マクロブロック形成部 １７０ ヘッダ解釈部
Claims (7)
- 【請求項１】 ＭＰＥＧ標準によるビデオビットストリ
ームを復号化する装置において、 ビデオビットストリームを可変長復号化し、ヘッダデー
タ及び可変長復号化により得られたシンボルを出力する
可変長復号化手段と、 前記可変長復号化手段の出力を受信し、シンボルをブロ
ック単位に二つの出力端を介して交代に出力するデータ
分配部と、 前記データ分配部の二つの出力端にそれぞれ連なり、各
ブロックが符号化したか否かを示す符号化表示信号に応
じて入力シンボルを復元する第１復元手段及び第２復元
手段と、 前記可変長復号化手段からヘッダデータを受信し、受信
されたヘッダデータを解釈して前記符号化表示信号を出
力するヘッダ解釈部と、 前記第１復元手段及び第２復元手段により復元されたデ
ータのブロックをマクロブロックより再構成するマクロ
ブロック形成手段とを含む復号化装置。 - 【請求項２】 前記可変長復号化手段はシンボルと共に
ブロック端信号を出力し、 前記データ分配部は前記ブロック端信号に基づき入力さ
れるシンボルをブロック単位に前記第１復元手段及び第
２復元手段に交代に供給する逆多重化器を含む請求項１
に記載の復号化装置。 - 【請求項３】 前記データ分配部は前記逆多重化器の出
力と前記第１復元手段の入力との間に介し、可変長復号
化手段から供給されるシンボルを貯蔵し第１データ充満
度信号を発生する第１ＦＩＦＯメモリと、 前記逆多重化器の出力と前記第２復元手段の入力との間
に介し、可変長復号化手段から供給されるシンボルを貯
蔵し、第２データ充満度信号を発生する第２ＦＩＦＯメ
モリと、 前記第１及び第２データ充満度信号を論理和するＯＲゲ
ートとを含み、前記可変長復号化手段は前記ＯＲゲート
で論理和された結果が第１及び第２ＦＩＦＯメモリのう
ちいずれか一つが充満することを示せば前記データ分配
部へのデータ供給を一時中止することを特徴とする請求
項２記載の復号化装置。 - 【請求項４】 前記第１復元手段は符号化表示信号に基
づき前記第１ＦＩＦＯメモリに貯蔵されたシンボルを復
号化し、前記第２復元手段は符号化表示信号に基づき前
記第２ＦＩＦＯメモリが貯蔵されたシンボルを復号化
し、 前記第１復元手段と前記第２復元手段のうちいずれか一
つは各マクロブロック内の最終ブロックに対するランレ
ベル復号化の終了時点に基づき次のマクロブロックのた
めのマクロブロック復号化開始信号を発生する請求項３
に記載の復号化装置。 - 【請求項５】 前記各復元手段はシンボルを構成するラ
ンデータをダウンカウントし、ダウンカウントが完了さ
れる度に対応レベルデータを出力すると共に、対応ＦＩ
ＦＯメモリから次のシンボルを読み出し、各ブロックに
対する復号化開始を示すブロック開始信号を発生するラ
ンレベル復号化部と、 前記ランレベル復号化部のダウンカウント結果に応答し
て書き込みアドレスを発生する書き込みアドレス発生部
と、 前記ランレベル復号化部のブロック開始信号に応答して
読み出しアドレスを発生する読み出しアドレス発生部
と、 前記書き込みアドレス発生部の書き込みアドレスに応じ
て前記ランレベル復号化部からのレベルデータを記録
し、前記読み出しアドレス発生部の読み出しアドレスに
より記録されたレベルデータを出力するメモリとを含む
請求項４に記載の復号化装置。 - 【請求項６】 前記読み出しアドレス発生部はブロック
開始信号に応答して前記メモリに貯蔵されたデータを１
ブロックサイズだけ読み出すための読み出しアドレスを
発生し、前記メモリは前記ダウンカウント結果がダウン
カウント中であることを示す場合データ値“０”を貯蔵
し、前記ダウンカウント結果がダウンカウント完了を示
す場合、前記ランレベル復号化部から供給されるレベル
データを貯蔵することを特徴とする請求項５に記載の復
号化装置。 - 【請求項７】 前記ヘッダ解釈部は前記可変長復号化手
段から出力されるヘッダデータを貯蔵するＦＩＦＯメモ
リと、 前記マクロブロック復号化開始信号に応じて前記ＦＩＦ
Ｏメモリから該当マクロブロックのヘッダデータを読み
出し、読み出されたヘッダデータを出力する手段とを含
む請求項４に記載の復号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043583A KR0157570B1 (ko) | 1995-11-24 | 1995-11-24 | 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치 |
| KR43583/1995 | 1995-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200751A JPH09200751A (ja) | 1997-07-31 |
| JP2824425B2 true JP2824425B2 (ja) | 1998-11-11 |
Family
ID=19435632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31246396A Expired - Fee Related JP2824425B2 (ja) | 1995-11-24 | 1996-11-22 | 複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5828425A (ja) |
| JP (1) | JP2824425B2 (ja) |
| KR (1) | KR0157570B1 (ja) |
| CN (1) | CN1096188C (ja) |
| GB (1) | GB2307616B (ja) |
| MY (1) | MY116689A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613978B2 (en) * | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| KR100219144B1 (ko) * | 1996-05-14 | 1999-09-01 | 김광호 | 비디오데이타 복호화장치 |
| EP0945001B1 (en) * | 1996-12-18 | 2003-04-23 | Thomson Consumer Electronics, Inc. | A multiple format video signal processor |
| US6970504B1 (en) | 1996-12-18 | 2005-11-29 | Thomson Licensing | Parallel decoding of interleaved data streams within an MPEG decoder |
| GB9704027D0 (en) * | 1997-02-26 | 1997-04-16 | Discovision Ass | Memory manager for mpeg decoder |
| KR100487988B1 (ko) * | 1997-10-23 | 2005-05-09 | 미쓰비시덴키 가부시키가이샤 | 부호화 비트 스트림 변환 장치 |
| US6961474B1 (en) * | 1998-02-27 | 2005-11-01 | Shikino High-Tech Co., Ltd. | Huffman encoder for encoding/decoding DCT coefficients |
| US6717620B1 (en) * | 1998-06-12 | 2004-04-06 | Ati Technologies, Inc. | Method and apparatus for decompressing compressed data |
| EP1292152B1 (en) * | 2000-06-02 | 2011-03-16 | Panasonic Corporation | Image processing apparatus, and image processing method |
| DE10109441A1 (de) * | 2001-02-27 | 2002-09-12 | Mayah Comm Gmbh | Verfahren zum Erkennen audio-visueller Daten in Übertragungsnetzen, insbesondere dem Internet |
| CN100362868C (zh) * | 2001-07-04 | 2008-01-16 | 矽统科技股份有限公司 | 分散式视频数据流解码系统与方法 |
| US7382043B2 (en) | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7191516B2 (en) | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
| US7262718B2 (en) * | 2004-03-30 | 2007-08-28 | Matsushita Electric Industrial Co., Ltd. | Variable length decoder and variable length decoding method |
| KR100657268B1 (ko) * | 2004-07-15 | 2006-12-14 | 학교법인 대양학원 | 컬러 영상의 신축적 부호화, 복호화 방법 및 장치 |
| EP2228994A3 (en) * | 2005-09-20 | 2012-07-25 | Mitsubishi Electric Corporation | Image encoding method and image decoding method, image encoder and image decoder, and image encoded bit stream and recording medium |
| JP2009135836A (ja) * | 2007-11-30 | 2009-06-18 | Victor Co Of Japan Ltd | ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム |
| TWI378654B (en) * | 2009-02-04 | 2012-12-01 | Novatek Microelectronics Corp | Adaptive canonical huffman decoder and method thereof and video decoder |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2240231B (en) * | 1990-01-19 | 1994-03-30 | British Broadcasting Corp | High definition television coder/decoder |
| US5349070A (en) * | 1991-06-21 | 1994-09-20 | Han Byung H | Salicylic acid-maltol conjugates |
| US5289276A (en) * | 1992-06-19 | 1994-02-22 | General Electric Company | Method and apparatus for conveying compressed video data over a noisy communication channel |
| US5440345A (en) * | 1992-07-17 | 1995-08-08 | Kabushiki Kaisha Toshiba | High efficient encoding/decoding system |
| US5363097A (en) * | 1992-09-14 | 1994-11-08 | Industrial Technology Research Institute | Direct sequential-bit variable length decoder |
| KR950005621B1 (ko) * | 1992-09-30 | 1995-05-27 | 주식회사금성사 | 영상 디코더 |
| EP0614317A3 (en) * | 1993-03-05 | 1995-01-25 | Sony Corp | Decoding video signals. |
| US5557538A (en) * | 1994-05-18 | 1996-09-17 | Zoran Microelectronics Ltd. | MPEG decoder |
-
1995
- 1995-11-24 KR KR1019950043583A patent/KR0157570B1/ko not_active IP Right Cessation
-
1996
- 1996-11-22 JP JP31246396A patent/JP2824425B2/ja not_active Expired - Fee Related
- 1996-11-22 MY MYPI9604883 patent/MY116689A/en unknown
- 1996-11-24 CN CN96123414A patent/CN1096188C/zh not_active Expired - Fee Related
- 1996-11-25 US US08/755,910 patent/US5828425A/en not_active Expired - Fee Related
- 1996-11-25 GB GB9624471A patent/GB2307616B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9624471D0 (en) | 1997-01-15 |
| CN1159713A (zh) | 1997-09-17 |
| MY116689A (en) | 2004-03-31 |
| GB2307616B (en) | 1997-10-15 |
| KR970031367A (ko) | 1997-06-26 |
| US5828425A (en) | 1998-10-27 |
| JPH09200751A (ja) | 1997-07-31 |
| CN1096188C (zh) | 2002-12-11 |
| GB2307616A (en) | 1997-05-28 |
| KR0157570B1 (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2824425B2 (ja) | 複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置 | |
| JP3623980B2 (ja) | 圧縮されたフレームの復号方法及び装置 | |
| US6219381B1 (en) | Image processing apparatus and method for realizing trick play | |
| US20020114388A1 (en) | Decoder and decoding method, recorded medium, and program | |
| CN100508585C (zh) | 用于控制数字视频比特流逆向播放的装置和方法 | |
| US9509992B2 (en) | Video image compression/decompression device | |
| CN101341757A (zh) | 本地宏块信息缓冲器 | |
| JP3356078B2 (ja) | 圧縮ストリーム復号装置および圧縮ストリーム復号方法 | |
| JPH07226917A (ja) | 画像再生方式及び装置 | |
| JP4702967B2 (ja) | 画像復号化方法および画像処理装置 | |
| JP3869038B2 (ja) | 復号化方法及び受信装置 | |
| JP3825888B2 (ja) | 信号処理装置／方法及びメモリ記憶方法 | |
| JP2002112268A (ja) | 圧縮画像データ復号装置 | |
| US5666115A (en) | Shifter stage for variable-length digital code decoder | |
| US6970642B1 (en) | Method and electronic device for decoding compressed image data and auxiliary recording device | |
| JPH09261589A (ja) | 画像データ復号表示方法および装置 | |
| TWI512675B (zh) | 影像處理裝置與方法 | |
| JPH09275563A (ja) | Ｏｓｄ機能を有する圧縮画像データの復号装置、及びこれに用いるｏｓｄデータの圧縮方法 | |
| JP5269063B2 (ja) | ビデオサーバ及びシームレス再生方法 | |
| JPH0823514A (ja) | ディジタル映像信号復号装置 | |
| JP3297309B2 (ja) | 符号化画像データの復号および表示装置 | |
| JPH08205147A (ja) | 画像復号化方法及び画像復号化装置 | |
| JP3884830B2 (ja) | 画像信号処理装置 | |
| JP3890338B2 (ja) | 画像信号処理装置 | |
| JPH11308620A (ja) | 画像復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |