JP2002112268A

JP2002112268A - 圧縮画像データ復号装置

Info

Publication number: JP2002112268A
Application number: JP2000300433A
Authority: JP
Inventors: Yoshiharu Kamiya; 義治上谷
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-29
Filing date: 2000-09-29
Publication date: 2002-04-12
Also published as: US20050013361A1; US7092446B2; US20050025238A1; US6928115B2; US20020041630A1; US7170939B2

Abstract

(57)【要約】【課題】零ラン再生以降の処理の高速化を不要として、
回路規模の縮小と低消費電力化を図りつつ符号化レート
の高い圧縮画像データの復号処理を可能とする。【解決手段】入力端子１０１への圧縮画像データに含ま
れる可変長符号を可変長復号部１０２及び逆量子化部１
０３で処理して生成した零ランレングス及び非零係数を
１マクロブロックブロックに含まれる非零係数を記憶可
能なＦＩＦＯメモリ部１０４を介して零ラン再生出力処
理部１０５に入力することにより、零ランレングスに応
じた数の零係数を生成して各ブロック毎に逆量子化結果
に含まれる非零係数及び零係数を所定の順序で出力し、
この零ラン再生後のＤＣＴ係数を逆離散コサイン変換部
１０８で逆離散コサイン変換して動き補償部１０９で動
き補償を行い、復号再生された画像信号をフレームメモ
リ１１１を通して出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、離散コサイン変換
（ＤＣＴ）を用いたＭＰＥＧ方式に代表されるような画
像符号化方式により圧縮符号化された画像データを低遅
延で高速に復号処理する圧縮画像データ復号装置に関す
る。

【０００２】

【従来の技術】動画像符号化の国際標準規格であるＭＰ
ＥＧ (Moving Picture Experts Group)方式により圧縮
符号化された画像データを比較的低遅延で復号する圧縮
画像データ復号処理装置の例として、特開平９−１３５
４４６に記載されたＭＰＥＧ用ビデオデコーダがある。

【０００３】この従来の圧縮画像データ復号処理装置で
は、入力された圧縮画像データは構文解読器、可変長復
号器、逆量子化器、零ラン再生器、ブロックバッファ、
逆離散コサイン変換器、マクロブロックバッファ及び動
き補償器を経て復号される。ブロックバッファは零ラン
再生器の再生結果を一時記憶し、それをブロック毎に後
段の逆離散コサイン変換器での処理に適した係数順序で
出力するために用いられ、マクロブロックバッファは動
き補償器の処理を複数のブロック単位で行うために用い
られる。可変長復号器の復号結果はパラメータデコーダ
にも入力され、ブロックバッファで必要なパラメータが
抽出される。

【０００４】しかし、この圧縮画像データ処理装置で
は、零ラン再生器での処理がブロック単位であり、非零
係数の少ないブロックでは１ブロック毎の復号処理が短
時間で終了する。このため零ラン再生器の前段の可変長
復号器の処理がブロック毎に頻繁に停止し、構文解読器
やパラメータデコーダで次の処理が可能となるまでの待
機時間が長くなり、処理速度が低下するという問題点が
ある。

【０００５】従って、特に高精細ディジタルＴＶ放送信
号のような符号化レートの高い圧縮符号化データを復号
しようとする場合は、ブロック単位の処理を短時間で終
了させる必要から、この可変長復号器の処理効率の低下
を補うために、圧縮画像データ復号処理装置の大部分の
処理回路を高速化する必要があり、結果的に装置全体の
回路規模が大きくなってしまい、消費電力も増大する。

【０００６】

【発明が解決しようとする課題】上述したように、従来
の圧縮画像データ復号処理装置では、可変長復号器の処
理効率の低下により全体として処理速度が遅くなる。従
って、符号化レートの高い圧縮画像データを復号しよう
とする場合には、装置の大部分の処理回路を高速化する
必要があるため、回路規模の増大と消費電力の増大を招
くという問題点があった。

【０００７】本発明は、可変長復号処理の処理効率を効
果的に高めることで、零ラン再生以降の処理の高速化を
不要として、回路規模の縮小と低消費電力化を図りつつ
符号化レートの高い圧縮画像データの復号処理を可能と
した圧縮画像データ復号装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は画像信号または該画像信号と予測信号との
誤差である予測誤差信号を複数の画素からなるブロック
毎に離散コサイン変換して得られたＤＣＴ係数を量子化
し、所定のスキャンパターンに従ってスキャン変換した
後に、零ランレングスとこれに続く非零係数の組を可変
長符号化して得られた可変長符号を含む圧縮画像データ
を復号するために、可変長符号を復号して量子化された
零ランレングス及び非零係数を出力する可変長復号部
と、この可変長復号部から出力される量子化された零ラ
ンレングス及び非零係数を逆量子化する逆量子化部と、
逆量子化結果を受けて零ランレングスに応じた数の零係
数を生成し、各ブロック毎に逆量子化結果に含まれる非
零係数及び生成した零係数をスキャンパターンに従った
順序で出力する零ラン再生出力部と、零ラン再生出力部
から出力されるＤＣＴ係数を逆離散コサイン変換する逆
離散コサイン変換部と、この逆離散コサイン変換部から
の変換結果に対して動き補償を施して復号再生された画
像信号を生成する動き補償部とから構成される圧縮画像
データ復号装置において、可変長復号部と零ラン再生出
力部との間に、複数のブロックに含まれる非零係数を記
憶可能なＦＩＦＯメモリ部を設けたことを特徴とする。

【０００９】また、このような基本構成を拡張して、上
述した可変長復号部、逆量子化部、零ラン再生出力部及
びＦＩＦＯメモリ部からそれぞれ構成される第１、第２
の伸張部を設け、これら第１、第２の伸張部内の零ラン
再生出力部からそれぞれ出力されるＤＣＴ係数を１ブロ
ック毎に交互に一つの逆離散コサイン変換部で逆離散コ
サイン変換し、この逆離散コサイン変換結果に対して共
通の動き補償部で動き補償を施すことにより、復号再生
された画像信号を生成するようにしてもよい。

【００１０】このように本発明では、可変長復号部から
零ラン再生出力部までの間に、複数のブロックに含まれ
る非零係数を記憶可能な容量を有するＦＩＦＯメモリ部
を設けたことによって、ＦＩＦＯメモリより前段の可変
長復号部において複数のブロック、例えば所定の複数の
ブロックからなる１マクロブロック以上にわたって連続
的に連続的に処理を行うことができ、零ラン再生処理中
にも零ラン再生に関係ないヘッダ情報等のマクロブロッ
クパラメータの復号が可能となるため、装置全体の処理
効率が向上し、小規模かつ消費電力の少ない構成で高速
の圧縮画像データ復号処理を実現することができる。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。（第１の実施形態）図１は、本発明の第１の実施形態に
係る圧縮画像データ復号装置の構成を示している。入力
端子１０１には、図示しない画像データ符号化装置によ
って画像データを例えばＭＰＥＧ２方式により圧縮符号
化して得られた圧縮画像データ（符号化ビットストリー
ム）が伝送系または蓄積媒体を介して入力される。この
圧縮画像データは、符号化方式がＭＰＥＧ２方式の場合
を例にとると、次のようにして生成される。

【００１２】まず、符号化すべき動画像の画像信号を複
数の画素（例えば８画素×８画素）で構成されるブロッ
クに分割した後、各ブロック毎に画像信号または画像信
号と予測信号との誤差である予測誤差信号を離散コサイ
ン変換（ＤＣＴ）する。次に、ＤＣＴによって得られた
係数（ＤＣＴ係数）を所定の量子化幅で量子化し、さら
にＤＣＴ係数のうち値が零である零係数ができるだけ連
続するように所定のスキャンパターンに従ってスキャン
変換した後に、零ランレングスを用いた可変長符号化
（ＶＬＣ）を行うことにより、圧縮画像データである符
号化ビットストリームが得られる。

【００１３】この圧縮画像データは、まず可変長復号
（ＶＬＤ）部１０２に入力され、量子化されたＤＣＴ係
数に関する可変長符号と各種のパラメータに関する可変
長符号が復号される。量子化されたＤＣＴ係数に関する
可変長符号は、量子化されかつスキャン変換された零係
数（値が零のＤＣＴ係数）の連続長を示す零ランレング
スと、これに続く非零係数（値が非零のＤＣＴ係数）の
組を可変長符号化したものである。可変長復号部１０２
は、可変長符号を復号する毎に復号結果を出力し、ＤＣ
Ｔ係数に関する可変長符号の復号時には可変長符号を一
つ復号する毎に、量子化された零ランレングスと非零係
数を復号結果として出力する。

【００１４】可変長復号部１０２から出力される復号結
果のうち、ＤＣＴ係数に関する可変長符号の復号結果で
ある量子化された零ランレングス及び非零係数は、逆量
子化（ＩＱ）部１０４によって逆量子化される。可変長
復号部１０２は、逆量子化部１０３が復号結果の受け取
りを許可しないときは、その出力を１係数単位で停止す
る。

【００１５】逆量子化部１０３では、可変長復号部１０
２から零ランレングスを受け取る毎にその零ランレング
スを累算すると共に“１”を加算して非零係数の係数位
置を示すスキャンアドレス情報を生成し、そのスキャン
アドレス情報と画像データ符号化装置におけるスキャン
変換時のスキャンパターンを示すスキャンパターン情報
に基づき、非零係数の係数位置毎に対応する量子化幅デ
ータを生成する。そして、この量子化幅データと可変長
復号部１０２から零ランレングスに続いて受け取った非
零係数との乗算により、逆量子化処理を行う。量子化幅
データは、画像データ符号化装置においてＤＣＴ係数を
量子化した際の量子化幅を示すデータである。逆量子化
部１０３内のスキャンアドレス生成回路については、後
に詳しく説明する。

【００１６】また、逆量子化部１０３では可変長復号部
１０２からブロックの終了を示すブロック終了信号を受
け取った時点で、ブロックの最終位置のＤＣＴ係数が存
在しない場合は、ブロックの最終ＤＣＴ係数として零係
数を生成することで、いわゆるＩＤＣＴミスマッチコン
トロール処理を行う。そして、逆量子化部１０３は逆量
子化結果であるＩＤＣＴミスマッチコントロール処理を
行った後のＤＣＴ係数とそのＤＣＴ係数の位置を示すス
キャンアドレス情報及びスキャンパターン情報の各デー
タを次段のＦＩＦＯ(first-in first-out；先入れ先出
し）メモリ部１０４に出力する。なお、逆量子化部１０
３はＦＩＦＯメモリ部１０４がこれらのデータの受け取
りを許可しない場合は、その出力を１係数単位で停止す
る。

【００１７】ＦＩＦＯメモリ部１０４は、本発明に基づ
いて新たに設けられたものであり、画像データの１ブロ
ック毎に可変長復号部１０２に対して停止要求が出され
るのを緩和し、可変長復号部１０２が１マクロブロック
（６ブロック）にわたり連続して可変長復号処理動作を
可能にするために、１２８個程度のＤＣＴ係数データを
記憶可能な容量を有し、逆量子化部１０３からの逆量子
化結果（ＩＤＣＴミスマッチコントロール処理後のＤＣ
Ｔ係数）とスキャンアドレス情報及びスキャンパターン
情報の各データを記憶する。より具体的には、ＦＩＦＯ
メモリ部１０４はＤＣＴ係数のうちの有効係数（非零係
数及び最高周波数成分の係数）とスキャンアドレスのデ
ータを逆量子化部１０３から受け取る毎に、これら有効
係数とスキャンアドレス情報を組にしてスキャンパター
ン情報と共に記憶し、その空き容量が所定値（例えば、
零）に達すると、逆量子化部１０３からの出力データの
受け取りを拒否するように、図示しない制御部により制
御される。

【００１８】また、ＦＩＦＯメモリ部１０４においては
１ブロック分の有効係数が書き込まれた後に、書き込ま
れた順序で有効係数の読み出しが開始され、記憶された
有効係数が零になった時点、または後段の零ラン再生出
力処理部１０５がデータの受け取りを許可しないときに
読み出しが停止される。

【００１９】零ラン再生処理部１０５は、零ラン再生部
１０６とブロックバッファ１０７で構成される。零ラン
再生部１０６は、後に詳しく説明するように、１クロッ
ク毎に内部のスキャンアドレスカウンタを１つずつイン
クリメントさせ、ＦＩＦＯメモリ部１０４から受け取っ
たスキャンアドレスと内部のスキャンアドレスカウンタ
の出力値が一致するまでＦＩＦＯメモリ部１０４から次
のデータ入力を拒否し、その間は出力を零にすること
で、零ランレングスに応じた個数の零係数を生成する。
そして、生成した零係数とＦＩＦＯメモリ部１０４から
受け取った有効係数をスキャンパターン情報及びスキャ
ンアドレスカウンタの出力値と共に出力する。

【００２０】ブロックバッファ１０７はＤＣＴ係数記憶
部であり、１ブロック分のＤＣＴ係数（非零係数）を記
憶可能な係数メモリ（ＲＡＭ）を有し、零ラン再生部１
０６から受け取った１ブロックの全てのＤＣＴ係数を該
係数メモリの所定のアドレスに書き込み、１ブロックの
全てのＤＣＴ係数の約６０％（５８〜６２％）の書き込
み終了後に、１ブロック毎に２個ずつＤＣＴ係数を係数
メモリから読み出す。例えば、ＭＰＥＧ２方式に基づく
圧縮画像データでは１ブロックに６４個のＤＣＴ係数が
含まれるので、係数メモリに３９〜４２個程度の数のＤ
ＣＴ係数の書き込みを行った後、２個ずつＤＣＴ係数を
係数メモリから読み出すことになる。これによりＭＰＥ
Ｇ２方式に基づく圧縮画像データの復号においては、
［表１］に示す第１のスキャンパターン（ジグザグパタ
ーン）及び［表２］に示す第２のスキャンパターンのい
ずれにおいても、図３に示す順序で１ブロックの全ての
ＤＣＴ係数を２個ずつ連続して読み出すことが可能とな
る。

【００２１】

【表１】

【００２２】

【表２】

【００２３】

【表３】

【００２４】ここで、１ブロックの有効係数がスキャン
順序の後半に集中してＤＣＴ係数の読み出し開始が遅れ
る最悪ケースにおいて、可変長復号部１０２が１マクロ
ブロック（６ブロック）連続して処理を行うのに必要な
ＦＩＦＯメモリ部１０４の記憶容量を調べると、［表
４］に示すようにその必要な容量の最大値は１ブロック
当たりの有効係数（非零係数＋ＥＯＢ）が３２個の場合
の１２８ワード（２ブロック分の容量）となる。

【００２５】

【表４】

【００２６】但し、実際には逆量子化部１０３にも複数
のパイプラインレジスタが存在するので、ＦＩＦＯメモ
リ部１０４のメモリ容量は１２８ワードより若干少なく
ともよい。また、［表５］に示すように１マクロブロッ
クが８ブロックで構成される場合は、ＦＩＦＯメモリ部
１０４の容量を１６０ワード（２．５ブロック分の容
量）程度にすることにより、可変長復号部１０２は１マ
クロブロック分の圧縮画像データを連続的に可変長復号
処理することが可能となる。

【００２７】

【表５】

【００２８】零ラン再生出力部１０５内のブロックバッ
ファ１０７から出力されるＤＣＴ係数は、逆離散コサイ
ン変換（ＩＤＣＴ）部１０８により逆離散コサイン変換
された後、動き補償（ＭＣ）部１０９に入力される。動
き補償部１０９は、パラメータ抽出部１１０から入力さ
れる動きベクトル及び予測モード情報といったパラメー
タを受け、フレームメモリ１１１に格納されている既に
復号された画像信号を参照画像信号として動き補償を行
い、予測信号を生成する。この予測信号はフレームメモ
リ１１１に書き込まれ、このフレームメモリ１１１から
復号画像信号が出力端子１１２を介して出力される。

【００２９】なお、本実施形態ではＦＩＦＯメモリ部１
０４を逆量子化部１０３の後段に配置したが、可変長復
号部１０２と逆量子化部１０３との間に配置してもよ
い。要するに、ＦＩＦＯメモリ部１０４の位置は可変長
復号部１０２と零ラン再生出力処理部１０５との間であ
ればよい。

【００３０】次に、図２を参照して図１の逆量子化部１
０３内のスキャンアドレス生成回路について説明する。
入力端子２０１にはＤＣＴ係数(DCTcoefin)、入力端子
２０２には有効／無効情報(VLDVAL)、入力端子２０３に
は各ブロックの終了を示すブロック終了情報(EOB)、入
力端子２０４には零ランレングス(RUN)、入力端子２０
５にはスキャンパターン情報(ALTSCAN)が可変長復号部
１０２からそれぞれ入力される。有効／無効情報(VLDVA
L)は、ＤＣＴ係数(DCTcoefin)と零ランレングス(RUN)及
びスキャンパターン情報(ALTSCAN)が有効か無効かを表
す情報であり、この例では“１”のとき有効を示す。ブ
ロック終了信号(EOB)は、“１”のときブロックの終了
を示す１クロック幅の信号である。

【００３１】スキャンアドレス生成回路はＡＮＤゲート
２０６，２０７、ＯＲゲート２０８，２０９、加算器２
１０、ＮＡＮＤゲート２１１、レジスタ２１２〜２１５
及び係数位置変換テーブル２１６から構成される。

【００３２】初期状態では、レジスタ２１２の全出力ビ
ット（６ビット）が“１”となっている。レジスタ２１
２は、有効／無効情報(VLDVAL)とブロック終了情報(EO
B)との論理和が“１”のときにのみ、入力データを取り
込む。すなわち、この場合は加算器２１０により零ラン
レングス(RUN)の有効な値に“１”を累算した値がＯＲ
ゲート２０９を介してレジスタ２１２に取り込まれ、出
力端子２２３よりスキャンアドレス(scanadr)として出
力される。

【００３３】ブロック終了情報(EOB)が入力されると、
ＡＮＤゲート２０６はＤＣＴ係数(DCTcoefin)に関わら
ず出力を“０”にし、レジスタ２１３を介してＤＣＴ係
数(DCTcoefout)として出力端子２２１へ出力する。ま
た、ブロック終了信号(EOB)が入力されると、ＯＲゲー
ト２０９は加算器２１０の全出力ビット（６ビット）を
“１”に変換してレジスタ２１２に出力し、レジスタ２
１２はＯＲゲート２０９の出力をブロック終了信号(EO
B)と共に取りこむ。これにより出力端子２２３からは、
初期状態と同じく最終スキャンアドレスを示すスキャン
アドレス情報(scanadr)が出力される。この場合、レジ
スタ２１２が取り込んだブロック終了情報(EOB)に対す
る出力データは（１ビット）は、初期状態を示すフラグ
となる。

【００３４】係数位置変換テーブル２１６は、レジスタ
２１２から出力されるスキャンアドレス情報(scanadr)
及びレジスタ２１５を介して入力されるスキャンパター
ン情報(ALTSCAN)に基づいて、係数位置に対応する量子
化幅データ読み出し用アドレス情報(IQADR)を生成す
る。量子化幅データ読み出し用アドレス情報(IQADR)
は、出力端子２２４を介して逆量子化部１０３内の図示
しない量子化幅データメモリに供給され、量子化幅デー
タの読み出しに用いられる。

【００３５】ＮＡＮＤゲート２１１は、レジスタ２１２
から出力されるスキャンアドレス情報(scanadr)の全ビ
ットが“１”で、かつブロック終了情報(EOB)が“１”
のときのみ、“０”を出力する。ＡＮＤゲート２０７
は、ＯＲゲート２０８の出力とＮＡＮＤゲート２１１の
出力の論理積を出力する。ＡＮＤゲート２０７の出力
は、レジスタ２１４を介して出力端子２２２より有効／
無効情報(valid)として出力される。

【００３６】有効／無効情報(valid)は、出力端子２２
１より出力されるＤＣＴ係数(DCTcoefout)、出力端子２
２３より出力されるスキャンアドレス情報(scanadr)、
出力端子２２４より出力される量子化幅データ読み出し
用アドレス情報(IQADR)及び出力端子２２５より出力さ
れるスキャンパターン情報(altscan)が有効か無効かを
示す情報である。すなわち、ブロック終了情報(EOB)が
入力されたとき、初期状態を含んでスキャンアドレス情
報(scanadr)の最終位置に非零係数が存在しない場合
は、出力端子２２１へ出力するＤＣＴ係数(DCTcoefout)
の値零が有効となり、スキャンアドレス情報(scanadr)
の最終位置に非零係数が存在する場合は、出力端子２２
１へ出力されるＤＣＴ係数(DCTcoefout)の値零が無効と
なる。

【００３７】逆量子化部１０３では、こうして図２のス
キャンアドレス生成回路の出力端子２２１から出力され
るＤＣＴ係数(DCTcoefout)（非零係数）に、出力端子２
２４から出力される量子化幅データ読み出しアドレス情
報(IQADR)に従って量子化幅データメモリから読み出さ
れた量子化幅データが乗じられることにより、逆量子化
処理が行われる。

【００３８】次に、図３を参照して零ラン再生出力処理
部１０５の具体的な構成例について説明する。入力端子
３０１には有効／無効情報(validin)、入力端子３０２
にはスキャンアドレス情報(scanadr)、入力端子３０３
にはスキャンパターン情報(altscan)、入力端子３０４
にはＤＣＴ係数(DCTcoefin)がそれぞれ図１の逆量子化
部１０３からＦＩＦＯメモリ部１０４を介して入力され
る。有効／無効情報(validin)は、レジスタ３０５に保
持される。このレジスタ３０５に保持された有効／無効
情報(validin)が有効のとき、カウンタ制御部３０９は
スキャンアドレスカウンタ３１０を１クロック毎にカウ
ントアップさせる。

【００３９】スキャンアドレス情報(scanadr)はレジス
タ３０６に保持され、このレジスタ３０６に保持された
スキャンアドレス情報(scanadr)の値とスキャンアドレ
スカウンタ３１０の出力値が不一致検出回路３１１で比
較され、不一致のとき“１”、一致のとき“０”がそれ
ぞれ出力される。不一致検出回路３１１の出力は、ＮＡ
ＮＤゲート３１２に入力される。ＮＡＮＤゲート３１２
は、レジスタ３０５に保持された有効／無効情報(valid
in)が有効の状態で、スキャンアドレス情報(scanadr)の
値とスキャンアドレスカウンタ３１０の出力値が不一致
かどうかを調べ、不一致のとき“０”、一致のとき
“１”をそれぞれ出力する。ＮＡＮＤゲート３１２の出
力は、ＡＮＤゲート３１３に入力される。

【００４０】ＡＮＤゲート３１３は、カウンタ制御部３
０９によるデータ要求停止時、またはレジスタ３０５を
介して入力される有効／無効情報(validin)が有効の状
態で、スキャンアドレス情報(scanadr)の値とスキャン
アドレスカウンタ３１０の出力値が不一致のとき、その
出力すなわち出力端子３２１から図１のＦＩＦＯメモリ
部１０４へ出力するデータ要求(datareqout)を“０”と
する。これによりＦＩＦＯメモリ部１０４からのデータ
入力を中断すると共に、入力端子３０４からレジスタ３
０８を介して入力されたＤＣＴ係数(DCTcoefin)の値を
ＡＮＤゲート３１４の出力では零とする。

【００４１】アドレス変換テーブル３１５は、入力端子
３０３からレジスタ３０７を介して入力されるスキャン
パターン情報(altscan)とスキャンアドレスカウンタ３
１０の出力値に基づいて、それぞれ半ブロック分の記憶
容量を有するＲＡＭ（半ブロック係数メモリという）３
１６，３１７のいずれか一方を選択する書き込みメモリ
選択信号と書き込みアドレスを出力する。ここでは書き
込みイネーブル信号については図示を省略しているが、
有効／無効情報(validin)が有効であるときのみカウン
タ制御部３０９から出力される書き込み制御信号とアド
レス変換テーブル３１５から出力される書き込みメモリ
選択信号に基づいて、書き込みイネーブル信号が生成さ
れる。この書き込みアドレスイネーブル信号に従って、
入力端子３０４からレジスタ３０８を介してＡＮＤゲー
ト３１４に入力されたＤＣＴ係数(DCTcoefin)が書き込
みメモリ選択信号に従って選択された半ブロックメモリ
３１６，３１７のいずれかに書き込まれる。半ブロック
メモリ３１６，３１７の書き込みアドレスは、アドレス
変換テーブル３１５によって与えられる。

【００４２】半ブロックメモリ３１６，３１７はも図１
のブロックバッファ１０７内の前述した係数メモリであ
り、それぞれの半ブロック分の記憶容量は、具体的には
それぞれＤＣＴ係数３２個分に相当する。カウンタ制御
部３０９は、入力端子３２３を介して図１の逆離散コサ
イン変換部１０８からのデータ要求(datareqin)を受け
取ると、読み出しカウンタ３１８を１クロック毎にカウ
ントアップさせ、半ブロックメモリ３１６，３１７にそ
れぞれ書き込まれたＤＣＴ係数の読み出しを３２クロッ
クで完了させる。

【００４３】また、カウンタ制御部３０９は半ブロック
メモリ３１６，３１７の合計の空き容量がＤＣＴ係数４
個分以上であれば、ＤＣＴ係数１５個程度までの新しい
ブロックのＤＣＴ係数の書き込みを許可し、直前のブロ
ックのＤＣＴ係数の読み出しが完了したときに書き込み
制限を解除し、新しいブロックのＤＣＴ係数の読み出し
開始は、そのブロックの４０個のＤＣＴ係数の書き込み
完了後に行う。

【００４４】このように本実施形態によると、可変長復
号部１０２と零ラン再生出力処理部１０５の間に複数の
ブロック（例えば１マクロブロックを構成する６ブロッ
ク＝１２８ワード）に含まれる非零係数を記憶可能なＦ
ＩＦＯメモリ部１０４を設けることによって、ＦＩＦＯ
メモリ部１０４の前段の可変長復号部１０２及び逆量子
化部１０３において１マクロブロックあるいはそれ以上
にわたって連続的に、可変長符号の復号処理及び可変長
復号結果の逆量子化処理を行うことができる。

【００４５】すなわち、従来のように非零係数の少ない
ブロックで１ブロック毎の復号処理が短時間で終了した
場合のように、可変長復号処理がブロック毎に頻繁に中
断することがなく、圧縮画像データ復号装置全体の処理
効率が向上する。従って、回路規模の増大や消費電力の
増大を伴うことなく高速化を達成できる。

【００４６】また、本実施形態では零ラン再生出力処理
部１０５に複数のＤＣＴ係数、例えば１ブロックに含ま
れる６４個のＤＣＴ係数（非零係数）を記憶可能な容量
を持つブロックバッファ１０７（ＤＣＴ係数記憶部）を
設け、逆量子化部１０３からＦＩＦＯ部１０４を介して
零ラン再生出力処理部１０５に入力された逆量子化結果
に含まれる非零係数及び零ラン再生処理部１０６で生成
された零係数をブロックバッファ１０７に書き込み、ス
キャンパターンに応じた所定の順序で書き込み時より高
速で例えば２係数ずつ読み出してレート変換を行うこと
により、零ラン再生後のＤＣＴ係数を処理速度の速い逆
離散コサイン変換部１０８に直接入力することができ
る。

【００４７】この場合、特に本実施形態ではブロックバ
ッファ１０７に例えば１ブロックを構成する６４個のＤ
ＣＴ係数のうちの約６０％（５８〜６２％）の書き込み
終了後に、書き込み速度の約２倍の速度で読み出すこと
によって、２種類のスキャンパターンのいずれのパター
ンでも１ブロックのＤＣＴ係数を連続して出力できるた
め、出力遅延が小さく、制御系の構成も簡単となる。

【００４８】また、本実施形態によれば、逆量子化部１
０３では可変長復号部１０２からブロック終了情報(EO
B)を受けたときにブロックの最終係数位置に非零係数が
存在しない場合にのみ、最終係数位置に零係数を挿入し
て出力するようにしており、有効係数として挿入する零
係数はスキャン順序で最終係数が存在しない場合のみで
あるため、出力される有効係数はＭＰＥＧ２方式でのＩ
ＤＣＴミスマッチコントロール処理に必要な最小限の個
数となる。

【００４９】しかも、逆量子化部１０３からの出力のう
ち最終係数位置のスキャンアドレス情報(altscan)がブ
ロック終了情報を示すため、逆量子化部１０３からブロ
ック終了情報を特別にＦＩＦＯメモリ部１０４に出力す
る必要がなく、ＦＩＦＯメモリ部１０４に書き込むデー
タの個数、すなわちＦＩＦＯメモリ部１０４の記憶容量
を必要最小限に止めることができる。

【００５０】さらに、零ラン再生出力処理部１０５にお
いては、ブロックバッファ１０７内の１ブロック分のデ
ータを予め零に書き換えてから有効係数のみを上書きす
るのではなく、スキャンアドレスカウンタ３１０の出力
値とＦＩＦＯメモリ部１０４から受け取るスキャンアド
レス情報(scanadr)との不一致により零係数を生成する
ため、ブロックバッファ１０７への書き込み回数が必要
最小限で済み、ブロックバッファ１０７にポート数の少
ないメモリを使用することが可能となる。

【００５１】（第２の実施形態）図４に、本発明の第２
の実施形態に係る圧縮画像データ復号装置の構成を示し
ている。本実施形態は、イントラブロックのＤＣ成分の
再生にＤＰＣＭ（差分ＰＣＭ符号化）の復号が必要な場
合に適する例である。図１と同一の部分に同一符号を付
して説明すると、本実施形態では図１に示した第１の実
施形態の構成にイントラＤＣ再生部１１３が追加されて
いる。

【００５２】このイントラＤＣ再生部１１３は、逆量子
化部１０３での逆量子化処理と並行してイントラブロッ
クのＤＣＴ係数のＤＣ成分の再生を行い、その結果を逆
量子化部１０３からの逆量子化結果と共にＦＩＦＯメモ
リ部１０４に出力する。このような構成とすることによ
り、ＤＣ成分の再生による逆量子化部１０３の処理遅延
の増加を回避することができるという利点がある。

【００５３】（第３の実施形態）図５は、本発明の第３
の実施形態に係る圧縮画像データ復号装置の構成を示す
図である。本実施形態は、特に高精細ディジタルＴＶ放
送信号の圧縮画像データの復号に適した構成であり、二
組の伸張処理部１２０ａ，１２０ｂと二組のパラメータ
抽出部１１０ａ，１１０ｂを有する。

【００５４】伸張処理部１２０ａ，１２０ｂは、それぞ
れ図１に示した可変長復号部１０２、逆量子化部１０
３、ＦＩＦＯメモリ部１０４及び零ラン再生出力処理部
１０５（零ラン再生部１０６及びブロックバッファ１０
７）を含んで構成され、場合によっては図４に示したイ
ントラＤＣ再生部１１３をさらに含んでいてもよい。

【００５５】これらの伸張処理部１２０ａ，１２０ｂ
は、一つの圧縮画像データ（符号化ビットストリーム）
をスライス単位またはピクチャ単位で２分割したデータ
が入力端子１０１ａ，１０１ｂを介してそれぞれ入力さ
れることにより、第１、第２の実施形態と同様に零ラン
再生出力処理部１０５における零ラン再生部１０６の出
力速度の２倍で係数メモリであるブロックバッファ１０
７からＤＣＴ係数を出力する。

【００５６】一方、伸張処理部１２０ａ，１２０ｂにそ
れぞれ対応して設けられたパラメータ抽出部１１０ａ，
１１０ｂは、伸張処理部１２０ａ，１２０ｂ内の可変長
復号部１０２が１マクロブロック分の復号処理を完了す
る毎に、そのマクロブロックに関するパラメータを動き
補償部１１１に出力する。

【００５７】伸張処理部１２０ａ，１２０ｂからブロッ
ク毎に交互に出力されるＤＣＴ係数は逆離散コサイン変
換部１０９により逆離散コサイン変換された後、動き補
償部１１１に入力される。なお、逆離散コサイン変換部
１０９がＤＣＴ係数を受け取る予定の伸張処理部１２０
ａ，１２０ｂからＤＣＴ係数が出力されない場合は、逆
離散コサイン変換部１０９は出力開始がより早く可能と
なった方の伸張処理部からＤＣＴ係数を受け取って逆離
散コサイン変換を行う。また、動き補償部１１１が逆離
散コサイン変換結果の受け取りを許可しない場合は、逆
離散コサイン変換部１０９は受け取りが許可されたとき
直ちにブロック単位で出力可能な状態で停止する。

【００５８】動き補償部１１１は、二つのパラメータ抽
出部１１０ａ，１１０ｂからマクロブロック毎にマクロ
ブロックパラメータを受け取り、マクロブロック毎に交
互にマクロブロックパラメータを選択して、逆離散コサ
イン変換部１０９からの逆離散コサイン変換結果に対し
てマクロブロックパラメータに応じた動き補償処理（参
照画像信号を用いた予測信号の生成処理）を行い、１マ
クロブロック分の予測信号用メモリに一時記憶する。

【００５９】また、動き補償部１１１はパラメータ抽出
部１１０ａ，１１０ｂのいずれからもマクロブロックパ
ラメータの受け取りが完了していない場合は、逆離散コ
サイン変換部１０９からの逆離散コサイン変換結果のう
ち、先にマクロブロックパラメータの受け取りが完了し
た方について動き補償処理を行う。

【００６０】そして、動き補償部１１１は２マクロブロ
ック分以上の逆離散コサイン変換結果を記憶可能なＩＤ
ＣＴ用メモリを有し、輝度信号または色差信号の逆離散
コサイン変換結果が揃う毎に、その逆離散コサイン変換
結果と予測信号用メモリに一次記憶された予測信号を加
算して、フレームメモリ１１２に出力する。

【００６１】フレームメモリ１１２は、復号再生された
複数の画面の画像信号を記憶するメモリであり、動き補
償部１１１で使用する参照画像信号を一次記憶すると共
に、符号化画面順序で復号再生した画像信号を表示画面
順序で読み出されることにより出力端子１１３へ出力す
る。

【００６２】このように本実施形態によると、高速化が
困難な可変長復号部、逆量子化部、零ラン再生部をそれ
ぞれ含む二つの伸張処理部１２０ａ，１２０ｂを設け、
高速化が容易な逆離散コサイン変換部１０９及び動き補
償部１１１についてはそれぞれ一つだけ設けることによ
って、より小規模な構成で高精細ディジタルＴＶ放送信
号の圧縮画像データのような高速の圧縮画像データ復号
処理を実現することが可能となる。

【００６３】また、本実施形態によると逆離散コサイン
変換部１０９が二つの伸張処理部１２０ａ，１２０ｂか
ら出力されるＤＣＴ係数をブロック単位で切り替えて逆
離散コサイン変換処理を行い、直接出力するため、逆離
散コサイン変換部１０９での処理遅延も小さく、単純な
回路構成とすることができる。

【００６４】

【発明の効果】以上説明したように、本発明によれば可
変長復号処理部と零ラン再生出力処理部との間に、複数
のブロックに含まれる非零係数を記憶可能なＦＩＦＯメ
モリ部を介在させることにより、可変長復号処理の処理
効率を効果的に高めることができ、零ラン再生以降の処
理の高速化を不要として、回路規模の縮小と低消費電力
化を図りつつ符号化レートの高い圧縮画像データの復号
処理が可能な圧縮画像データ復号処理装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る圧縮画像データ
復号装置の構成を示すブロック図

【図２】同実施形態における逆量子化処理部内のスキャ
ンアドレス生成回路の具体的な構成を示す回路図

【図３】同実施形態における零ラン再生出力処理部の具
体的な構成を示す回路図

【図４】本発明の第２の実施形態に係る圧縮画像データ
復号装置の構成を示すブロック図

【図５】本発明の第３の実施形態に係る圧縮画像データ
復号装置の構成を示すブロック図

【符号の説明】

１０１…圧縮画像データ（符号化ビットストリーム）入
力端子１０２…可変長復号部１０３…逆量子化部１０４…ＦＩＦＯメモリ部１０５…零ラン再生出力処理部１０６…零ラン再生部１０７…ブロックバッファ（ＤＣＴ係数記憶部）１０８…逆離散コサイン変換部１０９…動き補償部１１０，１１０ａ，１１０ｂ…パラメータ抽出部１１１…フレームメモリ１１２…復号画像信号出力端子１１３…イントラＤＣ再生部１２０ａ，１２０ｂ…伸張処理部

Claims

【特許請求の範囲】

【請求項１】画像信号または該画像信号と予測信号との
誤差である予測誤差信号を複数の画素からなるブロック
毎に離散コサイン変換して得られた非零係数及び零係数
からなるＤＣＴ係数を量子化し、所定のスキャンパター
ンに従ってスキャン変換した後に、零係数の連続長を示
す零ランレングスとこれに続く非零係数の組を可変長符
号化して得られた可変長符号を含む圧縮画像データを復
号する圧縮画像データ復号装置において、前記可変長符号を復号して量子化された前記零ランレン
グス及び非零係数を出力する可変長復号部と、前記可変長復号部から出力される量子化された零ランレ
ングス及び非零係数を逆量子化する逆量子化部と、前記逆量子化部からの逆量子化結果を受けて前記零ラン
レングスに応じた数の零係数を生成すると共に、各ブロ
ック毎に該逆量子化結果に含まれる非零係数及び該生成
した零係数を前記スキャンパターンに従った順序で出力
する零ラン再生出力部と、前記可変長復号部と前記零ラン再生出力部との間に設け
られ、複数のブロックに含まれる非零係数を記憶可能な
ＦＩＦＯメモリ部と、前記零ラン再生出力部から出力される非零係数及び零係
数を逆離散コサイン変換する逆離散コサイン変換部と、前記逆離散コサイン変換部からの変換結果に対して動き
補償を施して復号画像信号を生成する動き補償部とを備
えたことを特徴とする圧縮画像データ復号装置。
【請求項２】画像信号または該画像信号と予測信号との
誤差である予測誤差信号を複数の画素からなるブロック
毎に離散コサイン変換して得られた非零係数及び零係数
からなるＤＣＴ係数を量子化し、所定のスキャンパター
ンに従ってスキャン変換した後に、零係数の連続長を示
す零ランレングスとこれに続く非零係数の組を可変長符
号化して得られた可変長符号を含む圧縮画像データを復
号する圧縮画像データ復号装置において、前記可変長符号を復号して量子化された前記零ランレン
グス及び非零係数を出力する可変長復号部、前記可変長
復号部から出力される量子化された零ランレングス及び
非零係数を逆量子化する逆量子化部、前記逆量子化部か
らの逆量子化結果を受けて前記零ランレングスに応じた
数の零係数を生成すると共に、各ブロック毎に該逆量子
化結果に含まれる非零係数及び該生成した零係数を前記
スキャンパターンに従った順序で出力する零ラン再生出
力部、前記可変長復号部と前記零ラン再生出力部との間
に設けられ、複数のブロックに含まれる非零係数を記憶
可能なＦＩＦＯメモリ部、前記零ラン再生出力部から出
力される非零係数及び零係数を逆離散コサイン変換する
逆離散コサイン変換部、及び前記逆離散コサイン変換部
からの変換結果に対して動き補償を施して復号画像信号
を生成する動き補償部からそれぞれ構成される第１、第
２の伸張処理部と、前記第１の伸張処理部内の前記零ラン再生出力部から出
力される非零係数及び零係数と前記第２の伸張処理部内
の前記零ラン再生出力部から出力される非零係数及び零
係数を１ブロック毎に交互に逆離散コサイン変換する逆
離散コサイン変換部と、前記逆離散コサイン変換部からの変換結果に対して動き
補償を施して復号画像信号を生成する動き補償部とを備
えたことを特徴とする圧縮画像データ復号装置。
【請求項３】前記可変長復号部は、所定の複数のブロッ
クからなる１マクロブロック以上にわたって連続的に前
記可変長符号を復号することを特徴とする請求項１また
は２記載の圧縮画像データ復号装置。
【請求項４】前記零ラン再生出力部は、複数の非零係数
及び零係数を記憶可能な容量を持つＤＣＴ係数記憶部を
有し、前記逆量子化結果に含まれる非零係数及び生成し
た前記零係数を該ＤＣＴ係数記憶部に書き込み、前記ス
キャンパターンに従った順序で書き込み時よりも高速で
読み出して出力することを特徴とする請求項１または２
記載の圧縮画像データ復号装置。
【請求項５】前記逆量子化部は、前記可変長復号部から
の零ランレングスを累算することにより前記非零係数の
位置を示すスキャンアドレス情報を再生して該スキャン
アドレス情報と前記スキャンパターンを示すスキャンパ
ターン情報により対応付けられた量子化幅データを前記
可変長復号部からの非零係数に乗じることにより前記逆
量子化結果を生成し、前記ＦＩＦＯメモリ部は、前記逆量子化部からの前記ス
キャンアドレス情報とスキャンパターン情報及び前記逆
量子化結果を含むデータを記憶し、前記零ラン再生出力部は、複数の非零係数及び零係数を
記憶可能な容量を持つＤＣＴ係数記憶部と、前記量子化
結果が有効のとき１クロック毎にカウントアップするス
キャンアドレスカウンタと、該スキャンアドレスカウン
タの出力値と前記ＦＩＦＯメモリ部から読み出されたス
キャンアドレス情報の値が一致するまで前記零係数を生
成する零係数生成部とを有し、前記逆量子化結果に含ま
れる非零係数及び前記零係数生成部で生成した前記零係
数を該ＤＣＴ係数記憶部に書き込み、前記スキャンパタ
ーン情報で示されるスキャンパターンに従った順序で書
き込み時よりも高速で読み出して出力することを特徴と
する請求項１または２記載の圧縮画像データ復号装置。
【請求項６】前記逆量子化部は、前記可変長復号部から
ブロックの終了信号を受けたときに当該ブロックの最終
係数位置に非零係数が存在しない場合に該最終係数位置
に零係数を挿入して出力することを特徴とする請求項１
または２記載の圧縮画像データ復号装置。