KR100396971B1 - 인코드된비디오데이터의에러검출및처리기능을구비한비디오디코더 - Google Patents

인코드된비디오데이터의에러검출및처리기능을구비한비디오디코더 Download PDF

Info

Publication number
KR100396971B1
KR100396971B1 KR1019950043213A KR19950043213A KR100396971B1 KR 100396971 B1 KR100396971 B1 KR 100396971B1 KR 1019950043213 A KR1019950043213 A KR 1019950043213A KR 19950043213 A KR19950043213 A KR 19950043213A KR 100396971 B1 KR100396971 B1 KR 100396971B1
Authority
KR
South Korea
Prior art keywords
error
slice
error detection
motion vector
picture
Prior art date
Application number
KR1019950043213A
Other languages
English (en)
Other versions
KR960020540A (ko
Inventor
오까다시게유끼
다나하시나오끼
나까시마하야또
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR960020540A publication Critical patent/KR960020540A/ko
Application granted granted Critical
Publication of KR100396971B1 publication Critical patent/KR100396971B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Abstract

MPEG 비디오 디코더(1)은 비트 버퍼(2), 프레임 버퍼(3), 픽쳐 헤더 검출 회로(4), 슬라이스 헤더 검출 회로(5), 가변 길이 디코더(6), 역양자화 회로(7), 역 이산 코사인 변환(IDCT) 회로(8), 움직임 보상 예측(MC) 회로(9), 제1 및 제2의 ROM(10, 11), 제어 코어 회로(12), 허프만 에러 검출 회로(13), DC(직류) 에러 검출 회로(41) 및 움직임 영역 에러 검출 회로(42)를 구비하고 있다.

Description

인코드된 비디오 데이터의 에러 검출 및 처리 기능을 구비한 비디오 디코더{VIDEO DECODER HAVING ERROR DETECTION AND PROCESSING FUNCTION OF ENCODED VIDED DATA}
본 발명은 인코드된 비디오 데이터를 디코드하는 디코더에 관한 것으로서, 상세하게 말하면, 비디오 데이터를 디코드할 때에 그 비디오 데이터에 포함되어 있는 에러의 검출 및 처리 기능을 구비한 비디오 디코더에 관한 것이다.
방대하고 또한 다종다양한 멀티미디어 정보를 취급하는 개인용 컴퓨터, 사업 및 가정용 오락 시스템은 디지탈적으로 기록된 비디오 및 오디오 정보의 처리의 고속화를 필요로 한다. 이 고속화는 처리 속도에 직접 영향을 미치는 데이터의 압축·신장 기술의 하나이다. 현재의 MPEG 규격은 ISO(국제 표준화 기구)/IEC(국제 전기 표준 위원회) 산하의 MPEG 위원회(ISO/IEC JTC1/SC29/WG11)에 의해 표준화되고 있는 중이다.
MPEG는 3개의 파트로 구성되어 있다. 파트 1 (ISO/IEC IS 11172-1)에서, MPEG은 시스템 즉 비디오 데이터와 오디오 데이터의 다중 및 동기 방식을 정의하고 있다. 파트 2 (ISO/IEC IS 11172-3)에서, MPEG은 오디오 데이터의 고능률 부호화 방식 및 오디오 데이터의 포맷을 정의하고 있다.
MPEG 비디오 파트에서는 동화상에 관련하는 비디오 데이터가 취급되고, 그 동화상은 1초간에 수십개(예를 들면, 30개)의 프레임으로 구성되어 있다. 이 비디오 데이터의 포맷은 복수의 화상군(GOP)(Group of Pictures)을 포함하는 시퀀스(Sequence), 복수의 픽쳐를 포함하는 개개의 GOP, 각 픽쳐내의 복수의 슬라이스(Slice), 각 슬라이스내의 복수의 매크로블럭(Macroblock), 각 매크로블럭내의 복수의 블럭의 6층의 계층 구조로 이루어져 있다. 픽쳐는 프레임 또는 2개의 필드와 대응시키는 것이 가능하다. 또한, 1장의 픽쳐에 포함되어 있는 슬라이스의 갯수는 일정하지 않고, 1개의 슬라이스에 포함되어 있는 매크로블럭의 갯수도 일정하지 않다.
MPEG에서는, 프레임간 예측 부호화라고 불리우는 압축 기술이 사용된다. 프레임간 예측 부호화는 프레임간 데이터를 프레임(복수)의 시간적인 상관에 근거하여 부호화한다. 프레임간 예측은 쌍방향 예측을 포함한다. 쌍방향 예측은 과거의 재생 화상(또는, 픽쳐)에서 현재의 재생 화상을 예측하기 위한 순방향 예측 부호화와, 미래의 재생 화상에서 현재의 재생 화상을 예측하는 역방향 예측 부호화를 겸용한다. 쌍방향 예측 부호화는 I (Intra-coded) 픽쳐, P (Predictive-coded) 픽쳐 및 B (Bidirectionally-coded) 픽쳐를 이용한다.
I 픽쳐는 과거 및 미래의 재생 화상(픽쳐)와는 무관계로, 독립하여 생성된다. 환언하면, I 픽쳐는 과거 및 미래의 픽쳐없이 생성된다. P 픽쳐는 순방향 예측(과거의 디코드된 I 또는 P 픽쳐로부터의 예측)에 의해 생성된다. 바꾸어 말하면, P 픽쳐는 과거의 픽쳐가 없으면 생성되지 않는다.
B 픽쳐는 쌍방향 예측에 의해 생성된다. 쌍방향 예측에서, B 픽쳐는 이하의 3개의 예측중 1개에 의해 생성된다. ① 순방향 예측 : 과거의 디코드된 I 또는 P 픽쳐로부터의 예측, ② 역방향 예측 : 미래의 디코드된 I 또는 P 픽쳐로부터의 예측, ③ 쌍방향 예측 : 과거 및 미래의 디코드된 I 또는 P 픽쳐로부터의 예측. 이와 같이 모든 B 픽쳐는 과거 또는 미래의 픽쳐의 참조에 의해 생성된다. 바꾸어 말하면, B 픽쳐는 과거 또는 미래의 픽쳐가 없으면 생성되지 않는다.
프레임간 예측에서, 우선 먼저 I 픽쳐가 주기적으로 생성된다. 다음에, I 픽쳐 보다도 수 프레임전의 프레임이 P 픽쳐로서 생성된다. 이 P 픽쳐는 과거로부터 현재로의 일방향(순방향)의 예측에 의해 생성된다. 계속하여, I 픽쳐의 전 및 P 픽쳐의 후에 위치하는 프레임이 B 픽쳐로서 생성된다. 이 B 픽쳐가 생성될 때, 순방향 예측, 역방향 예측, 쌍방향 예측 중 가장 최적한 예측 방법이 선택된다.
일반적으로, 연속한 동화상에서, 현재의 화상은 그 전후의 화상과는 거의 유사하고, 그 일부분만이 다르게 되어 있다. 전의 프레임(예를 들면, I 픽쳐)와 다음프레임(예를 들면, P 픽쳐)와 거의 같다고 가정한다. 양 프레임간에 약간의 차(B 픽쳐의 데이터)가 있는 때, 그 차분이 추출되어 압축된다. 따라서, 연속적인 프레임의 시간적인 상관에 근거하여 프레임간의 데이터를 압축할 수 있다. 이와 같이, MPEG 비디오 규격에 준거하여 인코드된 비디오 데이터의 시리즈는 MPEG 비디오·비트 스트림(이하, 비디오 스트림이라 함)이라고 칭한다.
현재로서는, 주로 비디오 및 오디오 데이터가 인코드된 때의 각각의 레이트가 다른 MPEG-1 및 MPEG-2의 2가지의 MPEG 규격이 있다. MPEG-1은 주로 비디오 CD(콤팩트 디스크)나 CD-ROM(CD-판독 전용 메모리) 등의 기록 매체에 관련하여 있다. MPEG-2는 전달 매체 전반에 관련되어 있다. 전달 매체는 비디오 CD, CD-ROM, DVD(디지탈 비디오 디스크), VTR(비디오 테이프 레코더) 등의 기록 매체(또는 저장 매체) 뿐만 아니라 LAN(근거리 통신망) 등의 통신 매체, 지상파 방송이나 위성 방송 및 CATV(Community Antenna Television) 등의 방송 매체를 포함한다.
제1도는 종래예의 MPEG 비디오 디코더(101)을 도시한 블럭 회로도이다. MPEG 비디오 디코더(101)은 비트 버퍼(102), 프레임 버퍼(103), 픽쳐 헤더 검출 회로(104), 슬라이스 헤더 검출 회로(105), 가변 길이 디코더(106), 역양자화 회로(107), 역 이산 코사인 변환(IDCT) 회로(108), 움직임 보상 예측(MC) 회로(109), 제1 및 제2 ROM(판독 전용 메모리)(110, 111), 제어 코어 회로(112), 허프만 에러 검출 회로(113)을 구비하고 있다. 프레임 버퍼(103)은 비트 버퍼(102)와 함께 1개의 RAM을 공유하고 있고, 전방 참조 영역(103a), 후방 참조 영역(103b), B 픽쳐 저장 영역(103c)의 3개의 기억 영역을 갖고 있다. MC회로(109)는 움직임 벡터 복원 회로(114)를 구비하고 있다. 제어 코어 회로(112)는 각 회로(102∼111, 113)을 제어한다.
비트 버퍼(102)는 전달 매체(120)으로부터 전송되어 온 비디오 스트림을 수신하고, 그 비디오 스트림을 저장한다. 픽쳐 헤더 검출 회로(104)는 비트 버퍼(102)에 저장된 비디오 스트림에 포함되어 있는 각 픽쳐의 선두에 붙여진 픽쳐 헤더를 검출하여 각 픽쳐의 타입(I, P, B)를 판정한다. 이 판정에 근거하여, 제어 코어 회로(112)는 비트 버퍼(102)로부터 1장의 픽쳐의 비디오 스트림을 1 프레임 기간마다 판독해낸다. 슬라이스 헤더 검출 회로(105)는 비디오 스트림에 포함되어 있는 각 슬라이스의 선두에 붙여진 슬라이스 헤더를 검출한다.
가변 길이 디코더(106)은 제1의 ROM(110)에 기억된 허프만 테이블이 가지고 있는 허프만 코드에 근거하여 픽쳐마다 비디오 스트림의 가변 길이 디코드를 행한다. 역양자화 회로(107)은 제2의 ROM(111)에 기억된 양자화 테이블이 가지고 있는 양자화 임계값에 근거하여 가변 길이 디코드된 데이터의 역양자화를 행하고, DCT(이산 코사인 변환) 계수 데이터를 산출한다. IDCT 회로(108)은 IDCT를 행하여 DCT 계수 데이터를 변환한다.
MC 회로(109)는 IDCT 회로(108)의 처리 결과에 근거하여 움직임 보상 예측(MC)을 행한다. 움직임 벡터 복원 회로(114)는 IDCT 회로(108)의 처리 결과에 근거하여 움직임 벡터 복원을 행한다. MC 회로(109)의 처리 결과는 프레임 버퍼(103)의 각 영역 (103a∼103c)에 선택적으로 저장된다. 그리고, 각 영역 (103a∼103c) 중 어느 한 영역에 저장된 픽쳐의 디코드된 데이터가 MC 회로(109)를 거쳐비디오 신호로서 MPEG 비디오 디코더(101)에 접속된 디스플레이(121)로 출력된다.
허프만 에러 검출 회로(113)은 가변 길이 디코더(106)의 디코드 처리를 감시하여 슬라이스마다 비디오 스트림의 에러를 검출한다. 즉, 슬라이스에 대응하는 데이터가 허프만 테이블에 저장되어 있지 않은 경우나 슬라이스에 대응하는 데이터와 과거의 디코드 데이터가 일치하지 않는 경우, 그 슬라이스내에 에러가 포함되어 있다고 판정된다.
제어 코어 회로(112)는 그 판정에 근거하여, (1) 에러가 포함되어 있다고 판정된 제1의 슬라이스에 대한 가변 길이 디코더(106)의 디코드 처리를 정지시키고, 그 제1의 슬라이스의 디코드 처리 결과를 무효로 되게 한다. (2) 검출된 슬라이스 헤더에 근거하여, 제1의 슬라이스의 다음에 디코드되어야 할 제2의 슬라이스를 비트버퍼(102)로부터 판독해내어 가변 길이 디코더(106)에 그 제2의 슬라이스의 가변 길이 디코드를 행하도록 한다. (3) MC 회로(107) 및 프레임 버퍼(103)을 제어하여 프레임 버퍼(103)에 저장되어야 할 제1의 슬라이스를 그 제1의 슬라이스를 포함하는 픽쳐의 1개 전에 디스플레이(121)로 출력되는 픽쳐에 포함되어 있는 제3의 슬라이스로 치환한다. 이 제3의 슬라이스는 제1의 슬라이스와 데이터 구조적으로 대응하고 있다. 이에 따라, 에러를 포함하는 슬라이스의 디코드 데이터 뿐만 아니라 1개 전의 픽쳐 중의 에러 슬라이스와 대응하는 슬라이스의 디코드 데이터가 출력된다. 이에 의해, 슬라이스의 에러가 은폐된다. 최근에, MPEG 비디오 디코더에 있어서는, 높은 정밀도를 갖는 에러 검출 및 에러 처리를 행함으로써 에러 내성의 강화를 도모하는 것이 요구되고 있다.
본 발명의 주된 목적은 에러 검출 및 에러 처리를 높은 정밀도로 행할 수 있는 비디오 디코더를 제공하는 것에 있다.
본 발명의 주요 특징들은 첨부된 특허 청구 범위에 구체적으로 기재되어 있다. 또한, 본 발명의 다른 목적 및 이점들은 첨부된 도면과 함께 이하에 설명한 양호한 실시예들의 기술 내용을 참조하면 잘 이해될 것이다.
본 발명에 따른 일실시예의 MPEG 비디오 디코더를 도면을 참조하면서 설명한다. 제2도는 본 실시예의 MPEG 비디오 디코더(1)은 비트 버퍼(2), 프레임 버퍼(3), 픽쳐 헤더 검출 회로(4), 슬라이스 헤더 검출 회로(5), 가변 길이 디코더(6), 역 양자화 회로(7), 역 이산 코사인 변환(IDCT) 회로(8), 움직임 보상 예측(MC) 회로(9), 제1 및 제2의 ROM(10, 11), 제어 코어 회로(12), 허프만 에러 검출 회로(13), DC(직류) 에러 검출 회로(41) 및 움직임 영역 에러 검출 회로(42)를 구비하고 있다. 각 회로 4∼13, 41, 42는 1칩의 LSI에 실장되어 있다. 프레임 버퍼(3)은 비트 버퍼(2)와 함께 1개의 RAM을 공유하고 있고, 전방 참조 영역(3a), 후방 참조 영역(3b), B 픽쳐 저장 영역(3c)의 3개의 기억 영역을 가지고 있다. 이것은 부품 갯수를 작게 하여 MPEG 비디오 디코더(1)의 부품 단가의 경감에 기여한다. MC 회로(9)는 움직임 벡터 복원 회로(43)을 구비하고 있다.
제어 코어 회로(12)는 각 회로 2∼11, 13, 41, 42를 제어한다. 전달 매체(20)으로부터 전송되어 온 비디오 스트림은 비트 버퍼(2)로 입력된다. 비트 버퍼(2)는 FIFO(First-In-First-Out) 구성의 RAM(랜덤 억세스 메모리)로 이루어지는 링 버퍼이고, 전달 매체로부터 전송되어 오는 비디오 스트림을 순차 저장한다. 전달 매체(20)은 비디오 CD, CD-ROM, DVD, VTR 등의 기록 매체와, LAN 등의 통신 매체와, 지상파 방송, 위성 방송, CATV 등의 방송 매체를 포함한다.
비트 버퍼(2)는 각각 데이터량이 다른 I, P, B의 각 픽쳐를 일시적으로 저장하기 위하여 설치되어 있다. I 픽쳐의 데이터량은 약 30 K바이트, P 픽쳐의 데이터량은 약 10∼15 K바이트, B 픽쳐의 데이터량은 약 0∼6 K바이트이다. 이에 대해서, 전달 매체(20)으로부터 전송되어 오는 비디오 스트림의 비트 레이트는 일정하다. 후술하는 바와 같이 각 회로(6∼9)는 픽쳐마다 처리를 행하기 때문에, 각각의 처리 시간은 픽쳐의 데이터량에 따라 다르다. 만약 비디오 스트림이 각 회로(6∼9)에 직접 전송된 경우, 각 회로(6∼9)가 처리할 수 없는 픽쳐가 발생할 수도 있다. 따라서, 비트 버퍼(2)가 비디오 스트림을 저장하는 버퍼 메모리로서의 역할을 가지게 됨으로써, 각 회로(6∼9)는 I, P, B의 각 픽쳐의 다른 데이터량에 대응하여 처리를 행할 수 있다.
픽쳐 헤더 검출 회로(4)는 비디오 스트림의 각 픽쳐의 선두에 붙여진 픽쳐 헤더를 검출하여 그 각 픽쳐 헤더에 규정되어 있는 픽쳐의 타입(I, P, B)를 판정한다. 슬라이스 헤더 검출 회로(5)는 비디오 스트림의 각 슬라이스의 선두에 붙여진 슬라이스 헤더를 검출한다. 제어 코어 회로(12)는 픽쳐 헤더 검출 회로(4)의 검출결과에 근거하여 비트 버퍼(2)로부터 1 프레임 기간마다 1장의 픽쳐의 비디오 스트림을 판독해낸다.
가변 길이 디코더(6)은 제1의 ROM(10)에 기억된 허프만 테이블이 갖고 있는 허프만 코드에 근거하여 픽쳐마다 비디오 스트림의 가변 길이 디코더를 행한다. 역양자화 회로(7)은 제2의 ROM(11)에 기억된 양자화 테이블이 갖고 있는 양자화 임계치에 근거하여 가변 길이 디코드된 데이터의 역양자화를 행하고, DCT 계수 데이터를 산출한다. IDCT 회로(8)은 IDCT를 행하여 DCT 계수를 변환한다.
MC 회로(9)는 IDCT 회로(8)의 처리 결과에 근거하여 움직임 보상 예측(MC)을 행한다, 움직임 벡터 복원 회로(43)은 IDCT 회로(8)의 처리 결과에 근거하여 움직임 벡터를 복원한다. MC 회로(9)의 처리 결과는 프레임 버퍼(3)의 각 영역(3a∼3c)에 선택적으로 저장된다. MC 회로(9)가 역방향 예측을 행하기 위하여, 전방 참조 영역(3a)에는 미래의 디코드된 I 픽쳐 또는 P 픽쳐가 저장된다. MC 회로(9)가 순방향 예측을 행하기 위하여, 후방 참조 영역(3b)에는 과거의 디코드된 I 픽쳐 또는 P 픽쳐가 저장된다. B 픽쳐 저장 영역(3c)에는 디코드된 B 픽쳐가 저장된다. 그리고, 각 영역(3a∼3c)중 어느 하나에 저장된 픽쳐의 디코드된 데이터가 MC 회로(9)를 거쳐 비디오 신호로서 MPEG 비디오 디코더(1)에 접속된 디스플레이(21)로 출력된다.
전방 참조 영역(3a) 및 후방 참조 영역(3b)에 저장되는 I 픽쳐 또는 P 픽쳐는 순방향 예측 또는 역방향 예측을 행하기 위한 근본이 되는 데이터로서 사용되기 때문에, 필요없게 될 때까지 각 영역(3a∼3c)에 저장되어 있다. B 픽쳐 저장 영역(3c)에 저장되는 B 픽쳐에 대해서는 근본 데이터로서 취급하지 않기 때문에, 디스플레이(21)로 출력되면 필요없게 된다. 또한, 각 영역(3a∼3c)은 플레인이라고 한다.
MPEG 비디오 디코더는 제3도에 도시한 바와 같이 원화상의 각 픽쳐의 순서를 뒤바꾸어 인코드를 행한다. 전달 매체(20)은 뒤바뀐 순서로 각 픽쳐를 전달한다.
MPEG 비디오 디코더(1)은 디스플레이(21)의 재생 화상의 각 픽쳐의 순서가 원화상의 순서와 동일하게 되도록 각 픽쳐의 순서를 뒤바꾼다. 이 각 픽쳐의 순서를 뒤바꿀 때에, 프레임 버퍼(3)이 이용된다.
예를 들면, B 픽처 B3의 디코드 데이터가 B 픽쳐 저장 영역(3c)로 전송되고 있는 때 후방 참조 영역(3b)에 저장되어 있는 I 픽쳐 I2의 디코드 데이터가 디스플레이(21)로 출력된다. B 픽쳐 B4의 디코드 데이터가 B 픽쳐 저장 영역(3c)로 전송되고 있는 때에 B 픽쳐 저장 영역(3c)에 저장되어 있는 B 픽쳐 B3가 출력된다. 따라서, B 픽쳐 B3의 데이터위에 B 픽쳐 B4의 데이터가 쓰여지게 된다. 게다가, P 픽쳐 P8의 디코드 데이터가 후방 참조 영역(3b)로 전송되고 있는 때, 디스플레이(21)로는 B 픽쳐 저장 영역(3c)에 저장되어 있는 B 픽쳐 B4가 출력된다.
허프만 에러 검출 회로(13)는 가변 길이 디코더(6)의 디코드 처리를 감시하고, 슬라이스마다 비디오 스트림의 에러를 검출한다. 즉 슬라이스에 대응하는 데이터가 허프만 테이블에 저장되어 있지 않은 경우나 슬라이스에 대응하는 데이터와 과거의 디코드 데이터가 일치하지 않는 경우, 그 슬라이스내에 에러가 포함되어 있다고 판정된다. 제어 코어 회로(12)는 판정 결과에 근거하여 이하에 도시하는 에러 처리를 행한다. 여기에서는, 제4도에 도시하는 비디오 스트림의 데이터 구조에 있어서, n개의 매크로블럭 MB1∼MBn을 갖는 슬라이스 S1이 에러를 포함하고 있는 것으로 하여 설명한다. 또한, 동도면에서는 각 매크로블럭이 갖는 블럭에 대해서는 생략되어 있다.
처리 A-(1) : 에러가 포함되어 있다고 판정된 슬라이스 S1에 대한 가변 길이디코더(6)의 디코드 처리를 정지시켜 그 슬라이스 S1의 디코드 처리 결과를 무효화한다.
처리 A-(2) : 검출된 슬라이스 헤더에 근거하여, 비트 버퍼(2)로부터 슬라이스 S1의 다음의 슬라이스 S2를 판독해내어 가변 길이 디코더(6)에 슬라이스 S2의 가변 길이 디코드를 행하도록 한다.
처리 A-(3) : MC 회로(9) 및 프레임 버퍼(3)을 제어하여 프레임 버퍼(3)에 저장되는 슬라이스 S1을 그 슬라이스 S1을 포함하는 픽쳐의 1개 이전에 디스플레이(21)로 출력되는 픽쳐가 갖는 슬라이스로 치환한다. 치환되는 슬라이스가 갖는 매크로블럭 MB1'∼MBn'은 슬라이스 S1의 매크로블럭 MB1∼MBn과 대응하고 있다. 에러를 포함하는 슬라이스 S1을 대응하는 매크로블럭 MB1'∼MBn'에 의해 치환하는 것은 슬라이스 S1과 매크로블럭 MB1'∼MBn'과 거의 동일한 데이터 내용일 가능성이 높기 때문이다. 디스플레이(21)로 연속하여 출력되는 픽쳐간에 있어서, 어느 픽쳐와 그 전후의 픽쳐와는 거의 유사하고, 다른 점은 그의 극히 일부에 지나지 않는다. 이에 따라, 대부분의 경우에 에러를 은폐할 수 있다. 이 처리 A∼(3)을 제3도에 도시한 바와 같은 순서로 디코드되는 B 픽쳐 B3, B4, P 픽쳐 P5 중 어느 하나가 슬라이스 S1을 포함하고 있는 것으로 하여 설명한다.
경우 A1 (B 픽쳐 B3) : B 픽쳐 B3의 한개 이전에 디스플레이(21)로 출력되어야 하는 픽쳐는 후방 참조 영역(3b)에 저장된 I 픽쳐 I2이다. B 픽쳐 B3는 B 픽쳐 저장 영역(3c)로 전송된다. 제5도에 도시한 바와 같이, B 픽쳐 B3의 슬라이스 S1에 대응하는 I 픽쳐 I2의 매크로블럭 MB1'∼MBn'이 영역(3b)로부터 판독되어 나온다.매크로블럭 MB1'∼MBn'는 영역(3c)에 기록되어 들어가고, 그 결과, B 픽쳐 B3의 슬라이스 S1가 매크로블럭 MB1'∼MBn'으로 치환된다.
경우 A2 (B 픽쳐 B4) : B 픽쳐 B4의 한개 이전에 출력되는 픽쳐는 B 픽쳐 저장 영역(3c)에 저장된 B 픽쳐 B3이다. B 픽쳐 B4는 그 영역(3c)로 전송된다. 제6도에 도시한 바와 같이, B 픽쳐 B4의 슬라이스 S1에 대응하는 B 픽쳐 B3의 매크로블럭 MB1'∼MBn'은 B 픽쳐 B4의 데이터위에 쓰여지지 않고 그 영역(3c)에 남아있게 된다. 그 결과, 슬라이스 S1은 매크로블럭 MB1'∼MBn'으로 치환된다.
경우 A3 (P 픽쳐 P5) : P 픽쳐 P5의 한개 이전에 디스플레이(21)로 출력되는 픽쳐는 B 픽쳐 저장 영역(3c)에 저장된 B 픽쳐 B4이다. P 픽쳐 P5는 전방 참조 영역(3a)에 저장되어 있다. 제7도에 도시되어 있는 바와 같이, P 픽쳐 P5의 슬라이스 S1에 대응하는 B 픽쳐 B4의 매크로블럭 MB1'∼MBn'이 판독되어 나온다. 그리고, 매크로블럭 MB1'∼MBn'이 영역(3c)에 기록되어 들어가고 슬라이스 S1이 매크로블럭 MB1'∼MBn'으로 치환된다.
DC 에러 검출 회로(41)은 역양자화 회로(7)에서의 역양자화 처리를 감시하고, 매크로블럭마다 에러 검출을 행한다. 상세하게 설명하면, DC 에러 검출 회로(41)은 역양자화 회로(7)이 산출한 DCT 계수에 포함되는 직류(DC) 계수가 소정값내에 들어가는지 여부를 매크로블럭마다 검출한다. 그 검출 결과에 근거하여, DC 계수가 소정값내로 들어가지 않는 경우에, 그 매크로블럭내에 에러가 포함되어 있는 것으로 판정한다. DC 계수는 DCT 계수에 포함되는 (0, 0) 성분이다.
움직임 영역 에러 검출 회로(42)는 움직임 벡터 복원 회로(43)이 복원한 움직임 벡터를 감시하여 매크로블럭마다 에러 검출을 행한다. 예를 들면, 제8도에 도시한 바와 같이, 움직임 벡터 복원 회로(43)은 픽처 51에 포함되는 슬라이스 S3가 갖는 각 매크로블럭 MB11∼MB15에 대해서 움직임 벡터(52∼56)을 각각 복원한다. 움직임 영역 에러 검출 회로(42)는 각 움직임 벡터(52∼56)이 픽쳐 51의 안쪽을 나타내고 있는지 여부를 검출한다. 각 움직임 벡터(52∼56)이 픽쳐 51의 바깥쪽을 나타내고 있는 경우, 그 움직임 벡터에 대응하는 매크로블럭내에 에러가 포함되어 있다고 판정한다. 이 예에서는, 움직임 벡터(52∼55)는 픽쳐 51의 안쪽을 나타내고 있지만, 움직임 벡터 56은 픽쳐 51의 바깥쪽을 나타내고 있다. 따라서, 움직임 벡터 56에 대응하는 매크로블럭 MB15안에 에러가 포함되어 있다고 판정된다.
DC 에러 검출 회로(41) 또는 움직임 영역 에러 검출 회로(42)에 의해 검출되는 에러의 원인에는 이하의 것이 있다.
① 전달 매체(20)으로부터 전송되어 온 비디오 스트림의 인코드가 MPEG 비디오 파트의 규격대로 행해지지 않는 경우.
② 전달 매체(20)내에서 생긴 어떤 사고에 의해서 전달 매체(20)으로부터 전송되어 온 비디오 스트림의 임의의 비트에 오류가 있는 경우, 예를 들면, 전달 매체(20)로 하여 비디오 CD나 DVD에서 디스크에 있는 손상이나 통신 매체나 방송 매체에서의 노이즈가 원인이고, 비디오 스트림의 임의의 비트에 오류가 생기게 된다. 본 실시예에 의하면, 허프만 에러 검출 뿐만 아니라 DC 에러 검출 및 움직임 영역 에러 검출도 행하기 때문에, 에러 검출의 정밀도를 높일 수 있으며, 에러 내성의 강화를 도모할 수 있다.
제어 코어 회로(12)는 검출 회로(41 또는 42)에 의해 매크로블럭내에 에러가 포함되어 있다고 판정된 때, 이하의 에러 처리를 행한다. 여기에서는, 제4도에 도시한 비디오 스트림의 데이터 구조에서, 슬라이스(S1)내의 매크로블럭 MBm이 에러를 포함하고 있는 것으로 하여 설명한다.
처리 B-(1) : 에러를 포함하는 매크로블럭 MBm이하의 모든 매크로블럭 MBm∼MBn에 대해서의 각 회로(6∼8)의 처리를 정지시키고, 그 각 매크로블럭 MBm∼MBn의 처리 결과를 무효로 시킨다.
처리 B-(2) : 검출된 슬라이스 헤더에 근거하여, 비트 버퍼(2)로부터 슬라이스(S1)의 다음의 슬라이스(S2)를 판독해내어 각 회로(6∼8)에 슬라이스(S2)의 처리를 행하도록 시킨다.
처리 B-(3) : MC 회로(9) 및 프레임 버퍼(3)을 제어하여, 프레임 버퍼(3)에 저장되는 각 매크로블럭 MBm∼MBn을 그 매크로블럭 MBm∼MBn을 포함하는 픽쳐의 1개 이전에 디스플레이(21)로 출력되는 픽쳐가 가지는 매크로블럭 MBm'∼MBn'으로 치환한다. 이 매크로블럭 MBm'∼MBn'은 매크로블럭 MBm∼MBn과 대응하고 있다. 매크로블럭 MBm∼MBn과 매크로블럭 MBm'∼MBn'과는 거의 동일한 데이터 내용일 가능성이 높다. 따라서, 슬라이스(S1)내의 매크로블럭 MBm∼MBn을 매크로블럭 MBm'∼MBn'에 의해 치환함으로써 대부분의 경우에 에러를 은폐할 수 있다.
이 처리 B-(3)을 B 픽쳐 B3, B4, P 픽쳐 P5 중 어느 1개가 에러 매크로블럭 MBm을 포함하고 있는 것으로 하여 설명한다.
경우 B1(B 픽쳐 B3) : 제9도에 도시하고 있는 바와 같이, B 픽쳐 B3의 매크로블럭 MBm∼MBn에 대응하는 I 픽쳐 I2의 매크로블럭 MBm'∼MBn'이 B 픽쳐 저장 영역(3c)에 기록되어진다. 이에 따라, B 픽쳐 B3의 매크로블럭 MBm∼MBn이 I 픽쳐 I2의 매크로블럭 MBm'∼MBn'으로 치환되어진다.
경우 B2(B 픽쳐 B4) : 제10도에 도시된 바와 같이, B 픽쳐 저장 영역(3c)에 있어서, 매크로블럭 MBm∼MBn에 대응하는 B 픽쳐 B3의 매크로블럭 MBm'∼MBn'은 B 픽쳐 B4의 데이터상에 기록되지 않고 그 영역(3c)에 남아있다. 그 결과, B 픽쳐 B4의 매크로블럭 MBm∼MBn은 B 픽쳐 B3의 매크로블럭 MBm'∼MBn'으로 치환된다.
경우 B1(P 픽쳐 P5) : 제11도에 도시한 바와 같이, P 픽쳐 P5의 매크로블럭 MBm∼MBn에 대응하는 B 픽쳐 B4의 매크로블럭 MBm'∼MBn'이 판독되어 나온다. 그리고, 매크로블럭 MBm'∼MBn'가 전방 참조 영역(3a)에 기록되어 넣어지고, P 픽쳐 P5의 매크로블럭 MBm∼MBn이 B 픽쳐 B4의 매크로블럭 MBm'∼MBn'로 치환되어진다.
상기 에러 처리 B-(3)에 있어서, 에러를 포함하는 매크로블럭 MBm 뿐만 아니라, 매크로블럭 MBm∼MBn에 대해서 에러 처리를 행하는 것은 각 에러 검출 회로(41, 42)에 의해 에러가 검출되지 않았던 다음의 매크로블럭 MBm+1은 에러를 포함하고 있을 가능성을 가지고 있기 때문이다.
전달 매체(20)내에서 발생한 어떤 사고에 의해, 전송된 비디오 스트림 중의 임의의 비트에 오류가 있는 때, 슬라이스의 도중에서 에러 상태가 해제되는 일은 거의 없다. 예를 들어, 제12도에 도시한 바와 같이, (a) : 「000100101101001…」에 나타나 있는 비디오 스트림의 코드가, (b) : 「000110101101001…」와 같이 선두로부터 5 비트째에 오류가 있는 예로 설명한다. 우선, 허프만 테이블의 허프만코드는 「11」:A, 「10」:B, 「01」:C, 「001」:D, 「0001」:E, 그 이외의 코드: NG인 것으로 한다. 정확한 비디오 스트림(a)는 허프만 코드에서 「EDCBBC…」로 표현된다. 틀린 비디오 스트림 (b) 는 「EBBACD…」로 표현된다. 이것은 비디오 스트림이 오류 비트를 가지고 있는 것에도 무관하게 어느 허프만 코드와 일치하는 것을 허용한다.
이 경우, 허프만 에러 검출 회로(13)은 에러를 검출할 수 없고, 가변 길이 디코더(6)은 엉터리 디코드 데이터를 연속하여 출력하는 것으로 된다. 디코드 데이터에는 DC 계수나 움직임 벡터에 관한 정보도 포함되어 있다. 그렇지만, 이 디코드 데이터가 틀려있어도 DC 에러 검출 회로(41) 및 움직임 벡터 에러 검출 회로(42)는 그 에러를 검출할 수 없다. 따라서, 에러를 포함하는 매크로블럭 MBm 뿐만 아니라 슬라이스(S1)내의 그 이하의 모든 매크로블럭 MBm+1∼MBn에 대해서도 에러 처리를 행함으로써, 확실한 에러 검출을 할 수 있다.
제13도는 MC 회로(9)를 나타내는 블럭도이다. MC 회로(9)는 역 방향 예측 메모리(31), 순방향 예측 메모리(32), 평균화 회로(33), 가산 회로(34), 스위치(SW1∼SW6), 움직임 벡터 복원 회로(43)을 구비하고 있다.
스위치(SW6)은 IDCT 회로(8)의 출력 단자에 접속된 접점(T6a)과, 저전위 전원으로서의 접지에 접속된 접점(T6b)를 가지며, 접점(T6a, T6b) 중 어느 한쪽과 가산 회로(34)의 제1의 입력 단자와의 접속을 선택적으로 절환한다. 스위치(SW1)은 역방향 예측 메모리(31)의 출력 단자에 접속된 접점(T1a)와, 평균 회로(33)의 출력 단자에 접속된 접전(T1b)와, 순방향 예측 메모리(32)의 출력 단자에 접속된접점(T1c)와, 접지에 접속된 접점(T1d)를 가지며, 접점(T1a∼T1d)중 어느 하나와 가산 회로(34)의 제2의 입력 단자와의 접속을 선택적으로 절환한다. 스위치(SW2)는 역방향 예측 메모리(31)의 입력 단자에 접속된 접점(T2a)와, 순방향 예측 메모리(32)의 입력에 접속된 접점(T2b)를 가지며, 접점(T2a, T2b)중 어느 한쪽과 스위치(SW3)와의 접속을 선택적으로 절환한다.
스위치(SW3)는 전방 참조 영역(3a)의 출력 단자 및 스위치(SW5)가 갖는 접점(T5a)에 접속된 접점(T3a)와, 후방 참조 영역(3b)의 출력 단자 및 스위치(SW5)가 갖는 접점(T5b)에 접속된 접점(T3b)와, B 픽쳐 저장 영역(3c)의 출력 단자 및 스위치(SW5)가 갖는 접점(T5c)에 접속된 접점(T3c)를 갖고 있다. 스위치(SW5)는 접점(T5a∼T5c)중 어느 하나와 디스플레이(21)과의 접속을 선택적으로 절환한다. 스위치(SW4)는 전방 참조 영역(3a)의 입력 단자에 접속된 접점(T4a)와, 후방 참조 영역(3b)의 입력 단자에 접속된 접점(T4b)오, B 픽쳐 저장 영역(3c)의 입력 단자에 접속된 접점(T4c)를 가지며, 접점(T4a∼T4c)중 어느 하나와 가산 회로(34)의 출력 단자와의 접속을 선택적으로 절환한다.
역방향 예측 메모리(31) 및 순방향 예측 메모리(32)는 1개의 매크로블럭분의 데이터를 저장한다. 평균화 회로(33)은 역방향 예측 메모리(31) 및 순방향 예측 메모리(32)로부터 판독해낸 데이터를 평균화한다. 움직임 벡터 복원 회로(43)은 각 영역(3a∼3c)중 어느 하나로부터 판독해낸 1개의 매크로블럭의 데이터를 스위치(SW3) 을 거쳐 입력하여 그 매크로블럭의 움직임 벡터를 복원한다.
통상 동작
각 에러 검출 회로(13, 41, 42)중 어느 것도 에러를 검출하지 않는 경우의 통상 동작에 대해서 설명한다. 제어 코어 회로(12)는 접점(T6a)측으로 절환되도록 스위치(SW6)의 절환을 제어하고, 또한 IDCT 회로(8)로부터 출력된 I, P, B중 어느 것인가의 픽쳐의 디코드 데이터에 따라서 각 스위치(SW1∼SW5)의 절환을 제어한다.
경우 C1(I 픽쳐) : 가산 회로(34)는 IDCT 회로(8)과 동일한 데이터를 그곳으로부터 출력하고, 스위치(SW4)를 거쳐 전방 참조 영역(3a) 또는 후방 참조 영역(3b)에 저장한다.
이 때, 스위치(SW1)은 접점(T1d)로 절환되고, 스위치(SW4)는 접점(T4a) 또는 접점(T4b)로 절환된다. 스위치(SW5)는 스위치(SW4)가 절환한 접점에 관련하여 접점(T5a∼T5c)를 선택적으로 절환한다. 예를 들면, 스위치(SW4)가 접점(T4a)로 절환되는 경우, 스위치(SW5)는 접점(T5b) 또는 접점(T5c)로 절환한다. 스위치(SW2, SW3)는 어느 접점으로 절환되어도 좋다.
경우 C2 (P 픽쳐) : 스위치(SW1)은 매크로블럭 타입에 따라서 접점(T1c) 및 접점(T1d)를 선택적으로 절환한다. P 픽쳐내의 매크로블럭 타입은 프레임내 예측화면 매트로블럭(intra macroblock)과, 순방향 예측 화면 매크로블럭(forward inter macroblock)의 2개가 있다.
경우 C2 - <1> (프레임내 예측 화면 매크로블럭) : 상기 경우 C1과 동일하다.
경우 C2 - <2> (순방향 예측 화면 매크로블럭) : 영역(3b)로부터 판독되어 나온 1개의 매크로블럭의 데이터가 순방향 예측 메모리(32)로 저장되고, 가산회로(34)는 그 매크로블럭의 데이터와 IDCT 회로(8)의 출력 데이터를 가산한다. 그 가산 데이터는 스위치(SW4)를 거쳐 영역(3a) 또는 영역(3b)로 저장된다. 이 때, 스위치(SW2, SW3)는 접점(T2b, T3b)로 각각 절환하고, 스위치(SW1)은 접점(T1c)로 절환하며, 스위치(SW4)는 접점(T4a) 또는 접점(T4b)로 절환한다. 스위치(SW5)는 스위치(SW4)가 절환한 접점에 관련하여 접점(T5a∼T5c)를 선택적으로 절환한다.
경우 C3 (B 픽쳐) : 가산 회로(34)의 출력 데이터는 스위치(SW4)를 거쳐 B 픽쳐 저장 영역(3c)에 저장된다. 이 때, 스위치(SW1)은 매크로블럭 타입에 따라서 접점(T1a∼T1d)을 선택적으로 절환한다. 또한, 스위치(SW4, SW5)는 각각 접점(T4c, T5c)로 절환한다. B 픽쳐내의 매크로블럭 타입은 프레임내 예측 화면 매크로블럭 및 순방향 예측 화면 매크로블럭 외에 역방향 예측 화면 매크로블럭(backward inter macroblock)과, 보간적 예측 화면 매크로블럭(interpolative macroblock)이 있다.
경우 C3 - <1> (프레임내 예측 화면 매크로블럭) : 가산 회로(34)는 IDCT 회로(8)과 동일한 데이터를 그곳으로부터 출력한다. 이 때, 스위치(SW1)은 접점(T1d)로 절환한다. 스위치(SW2, SW3)는 어느 접점으로 절환되어도 좋다.
경우 C3 - <2> (순방향 예측 화면 매크로블럭): 경우 C2 - <2>와 마찬가지로, 영역(3b)로부터 판독되어 나온 1개의 매크로블럭의 데이터가 순방향 예측 메모리(32)에 저장된다. 가산 회로(34)는 그 메모리(32)로부터 판독되어 나온 매크로블럭의 데이터와 IDCT 회로(8)로부터의 출력 데이터를 가산한다. 이 때, 스위치(SW1)은 접점(T1c)로 절환한다.
경우 C3 - <3> (역방향 예측 화면 매크로블럭): 영역(3a)로부터 판독되어 나온 1개의 매크로블럭의 데이터가 역방향 예측 메모리(31)로 저장된다. 가산 회로(34)는 그 메모리(31)로부터 판독되어 나온 매크로블럭의 데이터와 IDCT 회로(8)로부터의 출력 데이터를 가산한다. 이 때, 스위치(SW2, SW3)는 각각 접점(T2a, T3a)로 절환하고, 스위치(SW1)은 접점(T1a)로 절환한다.
경우 C3 - <4> (보간적 예측 화면 매크로블럭) : 영역(3b)로부터 판독되어 나온 1개의 매크로블력의 데이터가 순방향 예측 메모리(32)로 저장되고, 이어서 영역(3a)로부터 판독되어 나온 1개의 매크로블럭의 데이터가 역방향 예측 메모리(31)로 저장된다. 평균 회로(33)은 메모리(31 및 32)로부터 판독되어 나온 데이터를 평균화한다. 가산 회로(34)는 평균 회로(33)으로부터의 출력과 IDCT 회로(8)로부터의 출력 데이터를 가산한다. 이 때, 최초에 스위치(SW2, SW3)는 접점(T2b, T3b)로 각각 절환한 후, 접점(T2a, T3a)로 각각 절환한다, 스위치(SW1)은 접점(T1b)로 절환한다.
에러 처리 동작
각 에러 검출 회로(13, 41, 42)의 어느 한 개가 에러를 검출한 경우의 에러 처리 동작에 대하여 설명한다. 제어 코어 회로(12)는 각 영역(3a∼3c)중 어느 한개로부터 1개의 매크로블럭의 데이터를 판독해내어 역방향 메모리(31)에 저장하기 위하여, 스위치(SW2, SW3)를 제어한다. 또한, 제어 코어 회로(12)는 가산 회로(34)가 메모리(31)로부터 판독해낸 매크로블럭의 데이터와 동일한 데이터를 그곳으로부터 출력하고, 영역(3a∼3c)중 어느 하나에 선택적으로 전송하기 위해 스위치(SW1, SW5∼SW6)을 제어한다. 더우기, 역방향 예측 메모리(31)의 대신에 순방향 예측 메모리(32)를 사용하여도 좋다.
(I) 허프만 에러 검출 회로(13)의 에러 검출에 의한 처리 동작
제4도에 도시한 비디오 스트림의 데이터 구조에 있어서, n 개의 매크로블럭 MB1∼MBn을 갖는 슬라이스(S1)이 에러를 포함하고 있는 것으로 하여 상기 경우 A1∼A3에 근거하여 설명한다. 이 경우, 스위치(SW6)은 접점(76b)로 절환한다.
경우 A1 (B 픽쳐 B3(제5도 참조)) :후방 참조 영역(3b)로부터 판독되어 나온 매크로블럭 MB1'의 데이터가 스위치(SW2, SW3)를 거쳐 역방향 예측 메모리(31)로 저장된다. 메모리(31)로부터 판독되어 나온 매크로블럭(MB1')의 데이터는 가산 회로(34)를 거쳐 B 픽쳐 저장 영역(3c)으로 전송된다. 이 에러의 처리는 각 매크로블럭 MB2'∼MBn'에 대해서 반복하여 행함으로써 B 픽쳐(B3)의 슬라이스(S1)이 I 픽쳐(I2)의 매크로블럭 MB1'∼MBn'으로 절환된다. 이 때, 스위치(SW4)는 영역(3c)에 대응하는 접점(T4c)로 절환하고, 스위치(SW3)는 영역(3b)에 대응하는 접점(T3b)로 절환한다. 또한, 메모리(31)의 대신에 메모리(32)를 사용하는 경우에는, 스위치(SW2)는 접점(T2b)로 절환하고, 스위치(SW1)은 접점(T1c)로 절환한다.
경우 A2 (B 픽쳐(B4)(제6도 참조)) : 영역(3c)로부터 판독해낸 매크로블럭 MB1'의 데이터는 스위치(SW2, SW3)를 거쳐 메모리(31)에 저장된다. 메모리(31)로부터 판독해낸 매크로블럭 MB1'의 데이터는 가산 회로(34)를 거쳐 영역(3c)로 전송된다. 이에 따라, 매크로블럭 MB1'의 데이터는 B 픽쳐(B4)의 데이터상에 기록되지 않고, 그 영역(3c)에 남게 된다. 이 에러 처리를 각 매크로블럭 MB2'∼MBn'에 대해서반복하여 행함으로써 B 픽쳐(B4)의 슬라이스(S1)이 B 픽쳐(B3)의 매크로블럭 MB1'∼MBn'으로 절환된다. 이 때, 스위치(SW4)는 영역(3c)에 대응하는 접점(T4c)로 절환하고, 스위치(SW3)는 영역(3c)에 대응하는 접점(T4)로 절환한다.
경우 A3 (P 픽쳐(P5)(제7도 참조)) : 영역(3c)로부터 판독해낸 매크로블럭 MB1'의 데이터가 스위치(SW2, SW3)를 거쳐 메모리(31)로 저장된다. 메모리(31)로부터 판독되어 나온 매크로블럭 MB1'의 데이터는 가산 회로(34)를 거쳐 영역(3a)로 전송된다. 이 에러 처리를 각 매크로블럭 MB2'∼MBn'에 대해서 반복하여 행함으로써, P 픽쳐 P5의 슬라이스(S1)이 B 픽쳐 B4의 매크로블럭 MB1'∼MBn'로 치환된다. 이 때, 스위치(SW4)는 영역(3a)에 대응하는 접점(T4a)로 절환하고, 스위치(SW3)는 영역(3c)에 대응하는 접점(T3c)로 절환한다.
(II) DC 에러 검출 회로(41) 또는 움직임 영역 에러 검출 회로(42)의 에러 검출에 의한 처리 동작
제4도에 도시한 비디오 스트림의 데이터 구조에 대해서, 슬라이스(S1)내의 매크로블럭 MBm이 에러를 포함하고 있는 것으로 하여 상기 경우 B1∼B3에 근거하여 설명한다.
경우 B1 (B 픽쳐(B3)(제9도 참조)) : 영역(3c)로부터 판독해낸 매크로블럭 MBm'의 데이터가 스위치(SW2, SW3)를 거쳐 메모리(31)로 저장된다. 메모리(31)로부터 판독해낸 매크로블럭 MBm'의 데이터는 가산 회로(34)를 거쳐 영역(3c)로 전송된다. 이 에러 처리를 각 매크로블럭 MBm+1'∼MBn'에 대해서 반복하여 행함으로써, B 픽쳐(B3)의 매크로블럭 MBm∼MBn이 I 픽쳐(12)의 매크로블럭 MBm'∼MBn'으로 치환된다. 이 때, 스위치(SW4)는 영역(3c)에 대응하는 접점(T4c)로 절환하고, 스위치(SW3)는 영역(3b)에 대응하는 접점(T3b)로 절환된다.
경우 B2 (B 픽쳐(B4)(제10도 참조)) :영역(3c)로부터 판독해낸 매크로블럭 MBm'의 데이터는 스위치(SW2, SW3)를 거쳐 메모리(31)로 저장된다. 메모리(31)로부터 판독해낸 매크로블럭 MBm'의 데이터는 가산 회로(34)를 거쳐 영역(3c)로 전송된다. 이에 의해, 매크로블럭 MBm'은 B 픽쳐(B4)의 데이터위에 기록되지 않고 그 영역(3c)에 남는다. 이 에러 처리 동작은 각 매크로블럭 MBm+1'∼MBn'에 대해서 반복하여 행함으로써, B 픽쳐(B4)의 매크로블럭 MBm∼MBn이 B 픽쳐(B3)의 매크로블럭 MBm'~Mbn'로 치환된다. 이 때, 스위치(SW4)는 영역(3c)에 대응하는 접점(T4c)로 절환하고, 스위치(SW3)는 영역(3c)에 대응하는 접점(T3c)로 절환한다.
경우 B3 (P 픽쳐(P5)(제11도 참조)) : 영역(3c)로부터 판독해낸 매크로블럭 MBm'의 데이터는 스위치(SW2, SW3)를 거쳐 메모리(31)로 저장된다. 메모리(31)로부터 판독해낸 매크로블럭 MBm'의 데이터는 가산 회로(34)를 거쳐 영역(3a)로 전송된다. 이 에러 처리를 각 매크로블럭 MBm+1'∼MBn'에 대해서 반복하여 행함으로써, P 픽쳐(P5)의 매크로블럭 MBm∼MBn이 B 픽쳐(B4)의 매크로블럭 MBm'∼MBn'로 치환된다. 이 때, 스위치(SW4)는 영역(3a)에 대응하는 접점(T4a)로 절환하고, 스위치(SW3)는 영역(3c)에 대응하는 접점(T3c)로 절환한다.
본 발명의 단지 한 실시예만을 기술하고 있지만, 본 발명은 본 발명의 정신 및 범위를 벗어나지 않고 다른 특정 형태로 실시할 수도 있음은 당업자에게는 분명하다는 것을 알아야 한다. 특히, 본 발명은 다음의 태양으로 실시되어도 좋다는 것을 이해해야만 한다.
각 에러 검출 회로(13, 41, 42)중 어느 하나가 생략되어도 좋다. 또한, 허프만 에러 검출 회로(13)이 생략되는 것과 함께, 각 에러 검출 회로(41, 42)중 어느 한쪽만이 설치되어 있어도 좋다.
각 회로(4∼9, 12, 13, 41, 42)에 있어서의 신호 처리가 CPU를 사용한 소프트웨어적인 신호 처리로 치환되어도 좋다.
그러므로, 본 발명의 예 및 실시예들은 단지 설명을 위한 것으로서 이에 한정되는 것은 아니며, 본 발명은 이상의 상세한 설명에 한정되는 것도 아니고, 첨부된 특허 청구 범위의 범위내에서 수정될 수도 있음을 알아야 한다.
제1도는 종래예의 비디오 디코더를 도시한 블럭도.
제2도는 본 실시예의 비디오 디코더를 도시한 블럭도.
제3도는 인코더 및 디코드 처리에서의 픽쳐의 배열을 설명하기 위한 도면.
제4도는 비디오 스트림의 데이터 구조를 도시한 도면.
제5도∼제7도는 허프만 에러 검출시에 있어서의 처리를 설명하는 도면.
제8도는 각 매크로블럭에 대해 복원된 움직임 벡터를 도시한 도면.
제9도∼제11도는 DC 에러 및 움직임 영역 에러 검출시에 있어서의 처리를 설명하는 도면.
제12도는 비디오 스트림과 허프만 코드와의 관계를 도시한 도면.
제13도는 MC 회로를 도시한 블럭도.
도면의 주요 부분에 대한 부호의 설명
1 : 비디오 디코더
2 : 비트 버퍼
3 : 프레임 버퍼
4 : 픽쳐 헤더 검출 회로
5 : 슬라이스 헤더 검출 회로
6 : 가변 길이 디코더
7 : 역양자화 회로
8 : IDCT 회로
9 : MC 회로
10, 11 : ROM
12 : 제어 코어 회로
13 : 허프만 에러 검출 회로
41 : DC 에러 검출 회로
42 : 움직임 영역 에러 검출회로

Claims (21)

  1. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행했을 때, 복원한 움직임 벡터가 나타내는 위치를 바탕으로 매크로 블록마다 에러 검출을 행하는 것을 특징으로 하는 MPEG 비디오 디코더.
  2. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은,
    허프만 코드에 기초를 둔 가변 길이 디코드를 행했을 때, 상기 디코드 처리의 결과를 바탕으로 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    양자화 임계치에 기초를 둔 역양자화를 행했을 때, 상기 역양자화 처리의 결과를 바탕으로 매크로 블록마다 에러 검출을 행하는 제2 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행했을 때, 복원한 움직임 벡터가 나타내는 위치를 바탕으로 매크로 블록마다 에러 검출을 행하는 제3 에러 검출 회로
    를 포함하는 것을 특징으로 하는 MPEG 비디오 디코더.
  3. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은,
    허프만 코드에 기초한 가변 길이 디코드를 행했을 때, 그 디코드 처리의 결과를 바탕으로 슬라이스마다 에러 검출을 행하는 신호 처리부와,
    매크로 블록마다 움직임 벡터의 복원을 행했을 때, 복원한 움직임 벡터가 나타내는 위치를 바탕으로 매크로 블록마다 에러 검출을 행하는 신호 처리부
    를 포함하는 것을 특징으로 하는 MPEG 비디오 디코더.
  4. 제3항에 있어서, 상기 슬라이스마다 에러 검출을 행하는 신호 처리부는, 가변 길이 디코드의 결과로서 얻어진 슬라이스에 대응하는 데이터에 주목하여 에러를 검출하는 것을 특징으로 하는 MPEG 비디오 디코더.
  5. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은,
    양자화 임계치에 기초를 둔 역양자화를 행했을 때, 그 역양자화 처리의 결과를 바탕으로 매크로 블록마다 에러 검출을 행하는 신호 처리부와,
    매크로 블록마다 움직임 벡터의 복원을 행했을 때, 복원한 움직임 벡터가 나타내는 위치를 바탕으로 매크로 블록마다 에러 검출을 행하는 신호 처리부
    를 포함하는 것을 특징으로 하는 MPEG 비디오 디코더.
  6. 제5항에 있어서, 상기 역양자화 처리의 결과를 바탕으로 매크로블록마다 에러 검출을 행하는 신호 처리부는, 역양자화에 따라서 얻어진 이산 코사인 변환 계수에 주목하여 에러를 검출하는 것을 특징으로 하는 MPEG 비디오 디코더.
  7. 제3 내지 제6항 중 어느 한 항에 있어서, 슬라이스 내의 제m 매크로블록에 에러가 검출되었을 때, 상기 매크로 블록마다의 에러 검출을 정지함으로써, 그 슬라이스 내에서 제m 매크로 블록 이후의 모든 매크로 블록에 관한 에러 검출결과를 무효화시키는 것을 특징으로 하는 MPEG 비디오 디코더.
  8. 제7항에 있어서, 상기 제m 매크로 블록 이후의 모든 매크로 블록을, 이들 매크로 블록이 포함되는 픽쳐의 하나 전에 표시되는 픽쳐에 각각 대응하는 매크로 블록으로 치환하는 것을 특징으로 하는 MPEG 비디오 디코더.
  9. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 것을 특징으로 하는 MPEG 비디오 디코더.
  10. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단을 포함하고,
    해당 에러 검출 수단은,
    허프만 테이블에 저장되어 있는 허프만 코드에 기초를 둔 가변 길이 디코드를 행할 때, 슬라이스에 대응하는 데이터가 허프만 테이블에 저장되어 있지 않은경우나, 슬라이스에 대응하는 데이터가 과거의 디코드 결과와 모순하는 경우에, 그 슬라이스 내에 에러가 포함되어 있다고 판정하는 것으로써 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    양자화 임계치에 기초를 둔 역양자화를 행할 때, 이산 코사인 변환 계수 중 직류 계수가 소정치 내에 포함되어 있는지 여부를 매크로 블록마다 검출하여, 포함되어 있지 않은 경우, 그 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제2 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제3 에러 검출 회로
    를 포함하는 것을 특징으로 하는 MPEG 비디오 디코더.
  11. MPEG 비디오 스트림에 포함된 에러를 검출하는 에러 검출 수단과,
    에러 검출 수단의 검출 결과에 따라, 에러가 포함된 데이터를 에러가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 데이터로 치환하는 것으로 에러를 숨기는 에러 처리 수단을 포함하고,
    상기 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 MPEG 비디오 디코더.
  12. MPEG 비디오 스트림에 포함된 에러를 슬라이스마다 또는 매크로 블록마다 검출하는 에러 검출 수단과,
    상기 에러 검출 수단의 검출 결과에 따라, 에러가 포함된 슬라이스 또는 매크로 블록을 에러가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 슬라이스 또는 매크로 블록으로 치환하는 것으로써 에러를 숨기는 에러 처리 수단을 포함하고,
    상기 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 MPEG 비디오 디코더.
  13. MPEG 비디오 스트림에 포함된 에러를 슬라이스마다 또는 매크로 블록마다 검출하는 에러 검출 수단과,
    상기 에러 검출 수단이 어떤 슬라이스 내에 에러가 포함되어 있다고 검출한 경우에는, 그 에러가 포함된 슬라이스를 그 슬라이스가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 슬라이스로 치환하고, 상기 에러 검출 수단이 어떤 슬라이스(S1) 내에 있는 매크로 블록(MBm) 내에 에러가 포함되어 있다고 검출한 경우에는, 그 슬라이스(S1) 내의 매크로 블록(MBm) 이후의 모든 매크로 블록(MBm∼MBn)을 그 슬라이스(S1)가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 매크로 블록(MBm'∼MBn')으로 치환하는 것으로에러를 숨기는 에러 처리 수단을 포함하고,
    상기 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 MPEG 비디오 디코더.
  14. MPEG 비디오 스트림의 각 슬라이스의 선두에 대한 슬라이스 헤더를 검출하는 슬라이스 헤더 검출 회로와,
    MPEG 비디오 스트림에 대하여 허프만 테이블에 저장되어 있는 허프만 코드에 기초를 둔 가변 길이 디코드를 행하는 가변 길이 디코더와,
    가변 길이 디코더의 디코드 결과에 대하여 양자화 테이블에 저장되어 있는 양자화 임계치에 기초를 둔 역양자화를 행하여 이산 코사인 변환 계수를 구하는 역양자화 회로와, 역양자화 회로가 구한 이산 코사인 변환 계수에 대하여 이산 코사인 역변환을 행하는 이산 코사인 역변환 회로와,
    이산 코사인 역변환 회로의 처리 결과에 대하여 움직임 보상 예측을 행하는 움직임 보상 예측 회로와,
    상기 움직임 보상 예측 회로의 처리 결과의 각 픽쳐를 일시적으로 저장하고, 각 픽쳐의 순서를 움직임 보상 예측 회로를 통해 재배열하여 출력하는 프레임 버퍼와,
    매크로 블록마다 움직임 벡터를 복원하는 움직임 벡터 복원 회로와,
    MPEG 비디오 스트림에 포함되는 에러를 슬라이스마다 또는 매크로 블록마다검출하는 에러 검출 수단과,
    상기 에러 검출 수단의 검출 결과에 따라서 에러를 숨기는 에러 처리 수단
    을 포함하고,
    상기 에러 검출 수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하고,
    상기 에러 처리 수단은,
    상기 에러 검출 수단이 어떤 슬라이스 내에 에러가 포함되어 있다고 검출한 경우에는, 에러가 포함되는 슬라이스(S1)에 대한 가변 길이 디코더의 디코드 처리를 정지시켜 디코드 치리 결과를 무효로 하고, 슬라이스 헤더 검출 회로의 검출 결과에 기초하여 다음의 슬라이스(S2)의 가변 길이 디코드를 가변 길이 디코더에 행하고, 상기 프레임 버퍼에 저장되어 있는 에러가 포함된 슬라이스(S1)를, 그 슬라이스가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 슬라이스로 치환하고,
    상기 에러 검출 수단이 어떤 슬라이스(S1) 내에 있는 매크로 블록(MBm) 내에 에러가 포함되어 있다고 검출한 경우에는, 에러가 포함된 슬라이스(S1) 내의 매크로 블록(MBm) 이후의 모든 매크로 블록(MBm∼MBn)에 대한 가변 길이 디코더, 역양자화 회로, 이산 코사인 역변환 회로의 처리를 정지시켜 처리 결과를 무효로 하고, 슬라이스 헤더 검출 회로의 검출 결과에 기초하여 다음의 슬라이스(S2)의 처리를 가변 길이 디코더, 역양자화 회로, 이산 코사인 역변환 회로에 행하게 하여, 상기 프레임 버퍼에 저장된 상기 모든 매크로 블록(MBm∼MBn)을 그 슬라이스(S1)가 포함되어 있는 B 픽쳐의 하나 전에 디스플레이에 출력된 픽쳐에 대응하는 매크로 블록(MBm'∼MBn')으로 치환하는 MPEG 비디오 디코더.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 에러 검출수단은, 매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 MPEG 비디오 디코더.
  16. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    허프만 코드에 기초를 둔 가변 길이 디코드를 행할 때에, 디코드 처리를 감시함으로써 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    양자화 임계치에 기초를 둔 역양자화를 행할 때에, 역양자화 처리를 감시함으로써 매크로 블록마다 에러 검출을 행하는 제2 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 제3 에러 검출 회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
  17. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    허프만 코드에 기초를 둔 가변 길이 디코드를 행할 때에, 디코드 처리를 감시함으로써 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 제2 에러 검출 회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
  18. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    양자화 임계치에 기초를 둔 역양자화를 행할 때에, 역양자화 처리를 감시함으로써 매크로 블록마다 에러 검출을 행하는 제1 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터를 감시함으로써 매크로 블록마다 에러 검출을 행하는 제2 에러 검출 회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
  19. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    허프만 테이블에 저장되어 있는 허프만 코드에 기초를 둔 가변 길이 디코드를 행할 때에, 슬라이스에 대응하는 데이터가 허프만 테이블에 저장되어 있지 않은 경우나, 슬라이스에 대응하는 데이터가 과거의 디코드 결과와 모순하는 경우, 그 슬라이스 내에 에러가 포함되어 있다고 판정하는 것으로써 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    양자화 임계치에 기초를 둔 역양자화를 행할 때에, 이산 코사인 변환 계수 중 직류 계수가 소정치 내에 포함되어 있는지의 여부를 매크로 블록마다 검출하여, 포함되어 있지 않은 경우, 그 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제2 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제3 에러 검출 회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
  20. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    허프만 테이블에 저장되어 있는 허프만 코드에 기초를 둔 가변 길이 디코드를 행할 때에, 슬라이스에 대응하는 데이터가 허프만 테이블에 저장되어 있지 않은 경우나, 슬라이스에 대응하는 데이터가 과거의 디코드 결과와 모순하는 경우에, 그 슬라이스 내에 에러가 포함되어 있다고 판정하는 것으로써 슬라이스마다 에러 검출을 행하는 제1 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제2 에러 검출회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
  21. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 에러 검출 수단을 대신하여,
    양자화 임계치에 기초를 둔 역양자화를 행할 때에, 이산 코사인 변환 계수 중 직류 계수가 소정치 내에 포함되어 있는지의 여부를 매크로 블록마다 검출하여, 포함되어 있지 않은 경우, 그 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제1 에러 검출 회로와,
    매크로 블록마다 움직임 벡터의 복원을 행할 때에, 움직임 벡터가 픽쳐 내를 나타내고 있는지 여부를 검출하여, 픽쳐 외부를 나타내고 있는 경우, 그 움직임 벡터를 포함하는 매크로 블록 내에 에러가 포함되어 있다고 판정하는 제2 에러 검출 회로로 이루어지는 에러 검출 수단을 포함하는 MPEG 비디오 디코더.
KR1019950043213A 1994-11-29 1995-11-23 인코드된비디오데이터의에러검출및처리기능을구비한비디오디코더 KR100396971B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29501894 1994-11-29
JP94-295018 1994-11-29
JP95-297122 1995-11-15
JP29712295 1995-11-15

Publications (2)

Publication Number Publication Date
KR960020540A KR960020540A (ko) 1996-06-17
KR100396971B1 true KR100396971B1 (ko) 2003-11-03

Family

ID=26560091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043213A KR100396971B1 (ko) 1994-11-29 1995-11-23 인코드된비디오데이터의에러검출및처리기능을구비한비디오디코더

Country Status (2)

Country Link
US (1) US5854799A (ko)
KR (1) KR100396971B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772753B1 (ko) 2005-12-30 2007-11-01 주식회사 팬택앤큐리텔 화질열화 방지 비디오 디코더

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1217852A (zh) * 1997-02-13 1999-05-26 三菱电机株式会社 动态图象预测方式
CN1110963C (zh) * 1997-03-26 2003-06-04 松下电器产业株式会社 图象解码装置
JP3884172B2 (ja) * 1997-10-02 2007-02-21 株式会社東芝 可変長復号化装置および復号化方法
KR100284696B1 (ko) * 1998-06-29 2001-03-15 윤종용 Mpeg 복호 블럭에서의 수평/수직 주파수 변환장치
KR100384090B1 (ko) * 1998-11-04 2003-05-16 미쓰비시덴키 가부시키가이샤 화상 복호화 장치 및 화상 부호화 장치
US6631410B1 (en) 2000-03-16 2003-10-07 Sharp Laboratories Of America, Inc. Multimedia wired/wireless content synchronization system and method
JP2002112268A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 圧縮画像データ復号装置
JP2002271788A (ja) * 2001-03-08 2002-09-20 Monolith Co Ltd 画像符号化方法と装置および画像復号方法および装置
US7010046B2 (en) * 2002-05-02 2006-03-07 Lsi Logic Corporation Method and/or architecture for implementing MPEG frame display using four frame stores
EP1565901A2 (en) * 2002-08-19 2005-08-24 Koninklijke Philips Electronics N.V. Video circuit
KR100548316B1 (ko) * 2002-11-08 2006-02-02 엘지전자 주식회사 동영상 에러 보정 방법 및 장치
JP2006060813A (ja) * 2004-08-20 2006-03-02 Polycom Inc ビデオデコーダにおける誤り隠蔽
US20060062312A1 (en) * 2004-09-22 2006-03-23 Yen-Chi Lee Video demultiplexer and decoder with efficient data recovery
US7397871B2 (en) * 2004-10-01 2008-07-08 L-3 Communications Titan Corporation Estimation of single-to-noise ratio by processing measured error vector magnitude
EP1819170A4 (en) * 2004-12-02 2010-04-14 Sony Corp DEVICE, METHOD, AND ENCODING PROGRAM
US9357233B2 (en) * 2008-02-26 2016-05-31 Qualcomm Incorporated Video decoder error handling
JP2010226376A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 画像復号装置およびコンピュータが実行可能なプログラム
EP2486517A4 (en) * 2009-10-05 2014-06-11 Icvt Ltd APPARATUS AND METHODS FOR RECOMPRINTING DIGITAL IMAGES
TWI442778B (zh) * 2010-02-05 2014-06-21 Acer Inc 視訊解碼裝置
US9807395B2 (en) * 2011-01-18 2017-10-31 Dolby International Ab Video decoder with reduced dynamic range transform with inverse transform shifting memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243428A (en) * 1991-01-29 1993-09-07 North American Philips Corporation Method and apparatus for concealing errors in a digital television
DE69332529T2 (de) * 1992-07-21 2003-08-14 Matsushita Electric Ind Co Ltd Verschlüsselungsvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772753B1 (ko) 2005-12-30 2007-11-01 주식회사 팬택앤큐리텔 화질열화 방지 비디오 디코더

Also Published As

Publication number Publication date
KR960020540A (ko) 1996-06-17
US5854799A (en) 1998-12-29

Similar Documents

Publication Publication Date Title
KR100396971B1 (ko) 인코드된비디오데이터의에러검출및처리기능을구비한비디오디코더
US5400076A (en) Compressed motion picture signal expander with error concealment
JP3923898B2 (ja) 画像符号化方法及び装置
KR101227330B1 (ko) 화상 부호화 장치 및 화상 복호화 장치
US5786858A (en) Method of encoding image signal, apparatus for encoding image signal, method of decoding image signal, apparatus for decoding image signal, and image signal recording medium
US5838265A (en) Method, encoder and decoder for resynchronization to a data stream which contains errors
KR101210189B1 (ko) 디지털 비디오 부호화를 위한 가변 정확도 화상간 타이밍 지정 방법 및 장치
US5557331A (en) Image encoding method, an image encoding circuit, an image encoding apparatus, and an optical disk
KR0185932B1 (ko) 고속재생을 위한 비디오데이타 복호방법 및 그 장치
JP3245496B2 (ja) 画像符号化方法、画像符号化回路、画像符号化装置及び再生装置
JP3203172B2 (ja) Ｍｐｅｇビデオデコーダ
JP3128393B2 (ja) 圧縮動画像再生装置
JP3568504B2 (ja) Ｍｐｅｇビデオデコーダ
JP3322670B2 (ja) Ｍｐｅｇビデオデコーダ
JP3188081B2 (ja) 画像符号化方法および画像符号化装置
JPH1023415A (ja) 画像符号化復号方法および装置
KR100237307B1 (ko) 엠펙(mpeg) 비디오 신호 복호화기의 2배속 재생장치
JPH07162805A (ja) 圧縮画像用特殊再生装置
JPH07226021A (ja) 情報蓄積装置
JPH09233426A (ja) 符号化データ変換方法、符号化データ記録方法、符号化データ変換装置及び符号化データ記録装置
JP2007151163A (ja) 画像復号化方法及び装置
JPH06284375A (ja) 映像信号記録装置および再生装置
JPH10294944A (ja) 動画像符号化装置及び方法、動画像復号装置及び方法、並びに記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee